TWI672573B - 使用nmos電晶體的ldo穩壓器 - Google Patents

使用nmos電晶體的ldo穩壓器 Download PDF

Info

Publication number
TWI672573B
TWI672573B TW107142596A TW107142596A TWI672573B TW I672573 B TWI672573 B TW I672573B TW 107142596 A TW107142596 A TW 107142596A TW 107142596 A TW107142596 A TW 107142596A TW I672573 B TWI672573 B TW I672573B
Authority
TW
Taiwan
Prior art keywords
nmos transistor
coupled
voltage
control signal
terminal
Prior art date
Application number
TW107142596A
Other languages
English (en)
Other versions
TW202014828A (zh
Inventor
陳緯榮
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI672573B publication Critical patent/TWI672573B/zh
Publication of TW202014828A publication Critical patent/TW202014828A/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)
  • Semiconductor Lasers (AREA)

Abstract

一種低壓差(LDO)穩壓器，包括NMOS電晶體、電阻梯、誤差放大器和閘極升壓電路。NMOS電晶體被配置用於接收輸入電壓以產生輸出電壓。耦接於NMOS電晶體的電阻梯被配置用於根據輸出電壓的準位產生回饋訊號。耦接於電阻梯的誤差放大器被配置用於從電阻梯接收回饋訊號以產生控制訊號。耦接於NMOS電晶體與誤差放大器之間的閘極升壓電路被配置用於提升控制訊號以控制NMOS電晶體，從而將輸出電壓拉至目標準位。

Description

使用NMOS電晶體的LDO穩壓器
本發明涉及低壓差(LDO)穩壓器，更具體而言，涉及使用NMOS電晶體作為其輸出電晶體的LDO穩壓器。
低壓差(LDO)穩壓器由於其元件尺寸較小、設計更簡單、電流消耗較小和具有較佳抵抗電源雜訊能力等優點而被廣泛用於各種類型的電路系統中。LDO可以將外部電源電壓轉換為經調節的且穩定的內部電源電壓。傳統上，LDO經常在其輸出級中使用PMOS電晶體。請參考第1圖，其是傳統LDO穩壓器10的示意圖。在LDO穩壓器10中，PMOS電晶體102轉換外部輸入電源電壓VCC以產生供內部使用的輸出電源電壓VDD。LDO穩壓器10還包括電阻梯104、誤差放大器106和補償電容器C_COMP。電阻梯104和誤差放大器106形成反饋迴路。設置具有大電容的補償電容器C_COMP以補償頻率響應，從而增強穩定性並減小輸出漣波。
然而，PMOS LDO穩壓器10存在幾個缺點。具體而言，LDO穩壓器10的暫態響應取決於反饋迴路的反應速度，使得輸出電源電壓VDD的快速變化可在反饋迴路的反應時間之後進行調節；因此，在反饋迴路回應之前，需使用補償電容器C_COMP來減小輸出漣波。另外，與具有相同尺寸的NMOS電晶體相 比，PMOS電晶體102具有較小的電流輸出能力。而且，在PMOS LDO穩壓器10中，補償電容器C_COMP是必需的，並且無論是設置在外部還是在內部都佔據了大面積。在現代積體電路中，電路密度變得越來越大，並且可填入晶粒(on-die)上的補償電容空間變小。此外，當輸出電源電壓VDD保持在相同準位的同時，系統被要求在輸入電源電壓VCC的範圍上提供更高的靈活度。例如，輸出電源電壓VDD等於2.2V，而系統被要求在輸入電源電壓VCC降至2.35V時也能正常工作。所有以上因素對傳統的PMOS LDO穩壓器構成了巨大挑戰。
因此，本發明的目的是提供一種在其輸出級使用NMOS電晶體的低壓差(LDO)穩壓器的新穎結構，以解決上述問題。
本發明的實施例公開了一種LDO穩壓器，其包括NMOS電晶體、電阻梯、誤差放大器和閘極升壓電路。NMOS電晶體被配置用於接收輸入電壓以產生輸出電壓。耦接於NMOS電晶體的電阻梯被配置用於根據輸出電壓的準位產生回饋訊號。耦接於電阻梯的誤差放大器被配置用於從電阻梯接收回饋訊號以產生控制訊號。耦接於NMOS電晶體與誤差放大器之間的閘極升壓電路被配置用於提升控制訊號以控制NMOS電晶體，從而將輸出電壓拉至目標準位。
在閱讀了在各個附圖所示的較佳實施例的以下詳細描述之後，本發明的這些及其他目的無疑將對本領域具通常知識者而言變得顯而易見。
10、20、40‧‧‧LDO穩壓器
102‧‧‧PMOS電晶體
104、204‧‧‧電阻梯
106、206‧‧‧誤差放大器
C_COMP‧‧‧補償電容器
VCC‧‧‧輸入電源電壓
VDD‧‧‧輸出電源電壓
202‧‧‧NMOS電晶體
208‧‧‧閘極升壓電路
VBGR‧‧‧帶隙基準電壓
VFB‧‧‧回饋訊號
VCTRL‧‧‧控制訊號
302‧‧‧泵浦電路
304‧‧‧隔離電路
UGB1、UGB2‧‧‧增益緩衝器
C1、C2‧‧‧電容器單元
S1_1、S1_2、S2、S3_1、S3_2‧‧‧開關
VREF、VREF2‧‧‧參考電壓
VGATE‧‧‧閘極控制訊號
VREG‧‧‧調節電壓
VCHG‧‧‧電壓
C_DCAP‧‧‧去耦電容器
402‧‧‧預充電電路
404‧‧‧充電電晶體
406、408‧‧‧控制電晶體
EN、ENB‧‧‧使能訊號
第1圖是傳統LDO穩壓器的示意圖。
第2圖是根據本發明的實施例的LDO穩壓器的示意圖。
第3圖是具有閘極升壓電路的詳細實施方式的LDO穩壓器的示意圖。
第4圖是根據本發明的實施例的另一LDO穩壓器的示意圖。
請參考第2圖，第2圖是根據本發明的實施例的低壓差(LDO)穩壓器20的示意圖。如第2圖所示，LDO穩壓器20包括NMOS電晶體202、電阻梯204、誤差放大器206和閘極升壓電路(gate boosting circuit)208。NMOS電晶體202被配置為從電壓源接收輸入電源電壓VCC，以產生並輸出輸出電源電壓VDD。耦接於NMOS電晶體202的電阻梯204被配置為根據輸出電源電壓VDD的準位產生回饋訊號VFB。耦接於電阻梯204的誤差放大器206被配置為從電阻梯204接收回饋訊號VFB以產生控制訊號VCTRL。詳細地，誤差放大器206的負輸入端接收回饋訊號VFB，並且誤差放大器206的正輸入端接收帶隙(bandgap)基準電壓VBGR或從帶隙電路產生的任何電壓。因此，誤差放大器206根據回饋訊號VFB與帶隙基準電壓VBGR之間的差輸出控制訊號VCTRL。耦接於NMOS電晶體202與誤差放大器206之間的閘極升壓電路208被配置用來提升控制訊號VCTRL，以控制NMOS電晶體202的閘極端，從而將輸出電源電壓VDD拉至目標準位。
在LDO穩壓器20中，經由其汲極端接收輸入電源電壓VCC的NMOS電晶體202經由其閘極端從閘極升壓電路208接收升壓控制訊號，並經由其源極端輸出輸出電源電壓VDD，用作源極隨耦器(source follower)。因此，當輸出電源電壓VDD由於瞬態負載變化而改變時，NMOS電晶體202可以在反饋迴路的回應時間之前立即增大或減小其輸出電流。
詳細地，NMOS電晶體202的操作遵循如下所示的MOSFET方程式： 其中，ΔI是NMOS電晶體202的汲極電流的變化，K是NMOS電晶體202的轉導因數，W/L是寬度與長度的比值，Vg和Vth分別是NMOS電晶體202的閘極電壓和閾值電壓，並且ΔVDD是輸出電源電壓VDD的變化。當輸出電源電壓VDD趨於快速下降時，流過NMOS電晶體202的電流立即增大，以在反饋迴路回應之前將輸出電源電壓VDD拉高。當輸出電源電壓VDD趨於快速上升時，流過NMOS電晶體202的電流立即減小，以在反饋迴路回應之前將輸出電源電壓VDD拉低。因此，當輸出電源電壓VDD由於瞬態負載變化而趨於改變時，由NMOS電晶體202形成的源極隨耦器立即回應。這大幅減小或消除了輸出電源電壓VDD上的漣波。對於小訊號分析，由NMOS電晶體202形成的源極隨耦器提供低輸出電阻，其將輸出極點推到更高的頻率；因此，補償機制可以變得更加容易。
在這種情況下，源極隨耦器能夠在反饋迴路回應之前回應並減小輸出漣波；因此，可以省略用於輸出電源電壓VDD的補償電容器，或者僅需要較小尺寸和較小電容的補償電容器。然後，反饋迴路產生以將NMOS電晶體202的閘極端操縱到一定準位，以控制輸出電源電壓VDD達到其目標準位。
請注意，當輸入電源電壓VCC接近於輸出電源電壓VDD時，NMOS電晶體202的閘極電壓可能達不到足夠的準位以上拉輸出電源電壓VDD。在示例性實施例中，輸入電源電壓VCC等於2.35V並且輸出電源電壓VDD等於2.2V。因此，閘極升壓電路208被實現為提升控制訊號VCTRL以控制NMOS電晶體202。 較佳地，NMOS電晶體202是零伏閾值電壓(ZVT)NMOS電晶體，其被導通以利用提升的控制訊號VCTRL更容易地上拉輸出電源電壓VDD。
請參考第3圖，其是具有閘極升壓電路208的詳細實施方式的LDO穩壓器20的示意圖。如第3圖所示，閘極升壓電路208包括泵浦電路302和隔離電路304。泵浦電路302被配置用來提升控制訊號VCTRL。隔離電路304被配置用來將誤差放大器206的輸出端(此處產生控制訊號VCTRL)與寄生電容隔離。泵浦電路302包括單位增益緩衝器UGB1、電容器單元C1和開關S1_1、S1_2及S2。隔離電路304包括單位增益緩衝器UGB2、電容器單元C2和開關S3_1及S3_2。注意，儘管第3圖中的每個電容器單元C1和C2被繪示為單一電容器，但本領域技術人員應該理解，一個電容器單元可以是單一電容器或多個電容器的組合或耦接在一起的等效電容。詳細地，開關S1_1耦接於單位增益緩衝器UGB1與電容器單元C1的第一端之間。開關S1_2耦接於電容器單元C1的第二端與接地端之間。開關S2耦接於單位增益緩衝器UGB2與電容器單元C1的第二端之間。開關S3_1耦接於電容器單元C1的第一端與電容器單元C2的第一端之間。開關S3_2耦接於電容器單元C1的第二端與電容器單元C2的第二端之間。單位增益緩衝器UGB2的正輸入端和電容器單元C2的第二端進一步耦接於誤差放大器206的輸出端，單位增益緩衝器UGB2的負輸入端耦接於其輸出端。此外，單位增益緩衝器UGB1的正輸入端接收參考電壓VREF，並且單位增益緩衝器UGB1的負輸入端耦接於其輸出端。
第3圖中所示的閘極升壓電路208的結構可以將來自誤差放大器206的控制訊號VCTRL上移，以藉由電容切換的升壓機制來產生閘極控制訊號VGATE。然後，閘極升壓電路208將閘極控制訊號VGATE輸出到NMOS電晶體202的閘極端。在時脈切換的控制之下，開關S1_1、S1_2、S2、S3_1和S3_2同步 作用以透過調節電壓VREG來提升控制訊號VCTRL，從而產生閘極控制訊號VGATE。
詳細地，在第一階段中，開關S1_1和S1_2接通，並且開關S2、S3_1和S3_2斷開。因此，電容器單元C1的下板(即第二端)接地，並且電容器單元C1的上板(即第一端)被充電到由參考電壓VREF通過單位增益緩衝器UGB1產生的調節電壓VREG。在第二階段中，開關S2接通，並且開關S1_1、S1_2、S3_1和S3_2斷開。因此，電容器單元C1的下板通過單位增益緩衝器UGB2被充電到控制訊號VCTRL的電壓；因此，電容器單元C1的上板位移到由下式給出的電壓VCHG：VCHG=VCTRL+VREG。
在第三階段中，開關S3_1和S3_2接通，並且開關S1_1、S1_2和S2斷開。因此，電容器單元C1和C2的下板耦接於誤差放大器206，用於接收控制訊號VCTRL。電容器單元C1和C2的上板彼此連接以執行電荷共用。在第一階段、第二階段和第三階段之間的幾個切換迴圈之後，電容器單元C2兩端的電壓等於VREG；因此，閘極控制訊號VGATE的電壓可以由下式匯出：VGATE=VCTRL+VREG。
如此一來，誤差放大器206始終透過接收回饋訊號VFB來感測輸出電源電壓VDD，並相應地產生控制訊號VCTRL，然後提升控制訊號VCTRL以產生閘極控制訊號VGATE，以控制NMOS電晶體202的汲極電流，進而將輸出電源電壓VDD拉至其目標準位。因此，誤差放大器206可以透過操縱控制訊號VCTRL和閘極控制訊號VGATE來調節和穩定輸出電源電壓VDD。
請注意，閘極升壓電路208的切換操作可以在閘極控制訊號VGATE上產生漣波，因而在輸出電源電壓VDD上產生漣波。為解決這個問題，加入了單位增益緩衝器UGB2以降低輸出電源電壓VDD上的漣波。更具體地，電容器單元C1和C2可用於提升電壓訊號，並且這些電容器可以設置在晶片內部，例如由MOS元件形成。因此，這些電容器單元C1和C2伴隨有寄生電容。當閘極升壓電路208從第一階段切換到第二階段時，電容器單元C1的下板上的寄生電容從0充高到VCTRL。由於該寄生電容，如果單位增益緩衝器UGB2不存在，則可能在控制訊號VCTRL上產生突波。上述突波可能耦合到閘極控制訊號VGATE，同時還耦合到輸出電源電壓VDD。因此，單位增益緩衝器UGB2將電容器單元C1的寄生電容與誤差放大器206的輸出端隔離，從而減小或防止切換的漣波。
較佳地，誤差放大器206具有軌對軌輸出，其中控制訊號VCTRL的範圍在接地電壓與輸入電源電壓VCC之間。電壓VCHG和閘極控制訊號VGATE可以提升到閘極升壓電路208中的電路元件的安全工作區域的上限以下的更高準位。另外，閘極控制訊號VGATE的下限可以是誤差放大器206輸出0V作為控制訊號VCTRL時的電壓準位。此時，閘極控制訊號VGATE的電壓等於調節電壓VREG，也等於參考電壓VREF。閘極控制訊號VGATE的下限應夠低，足以使NMOS電晶體202斷開，並且可藉由參考電壓VREF的準位設定來達到良好的控制。
另外需注意的是，LDO穩壓器20的電路結構在NMOS電晶體202的閘極端處具有高阻抗。因此，NMOS電晶體202的閘極端受到電壓耦合的影響，特別是來自於輸出電源電壓VDD透過NMOS電晶體202的寄生閘極至源極電容Cgs產生的電壓耦合。為了防止或減少這個問題，可設置去耦電容器C_DCAP並使其 耦接於NMOS電晶體202的閘極端，如第3圖所示。去耦電容器C_DCAP可以減小由於負載變化或雜訊干擾而從LDO穩壓器20的輸出端耦合的漣波。然而，去耦電容器C_DCAP的設置伴隨有誤差放大器206的控制能力弱化。在這種情況下，從控制訊號VCTRL到閘極控制訊號VGATE的傳遞函數由下式給出： 其中，ΔVGATE和ΔVCTRL分別代表閘極控制訊號VGATE和控制訊號VCTRL的變化，並且Cg是NMOS電晶體202的閘極端的寄生電容。
請注意，本發明旨在提供一種使用NMOS電晶體作為其輸出電晶體的LDO穩壓器，所述電晶體可透過具有閘極升壓電路的反饋迴路由提升的控制訊號控制。本領域技術人員可以相應地進行修改和變化。例如，本發明的LDO穩壓器能夠接收寬範圍的輸入電壓以產生可行的輸出電壓，其中電壓值不限於本揭露中描述的範例。另外，閘極升壓電路208旨在提升從誤差放大器206接收的控制訊號VCTRL以產生閘極控制訊號VGATE，並且升壓機制和相關電路結構可以以其他方式實現，在本文中其不應受到限制。例如，在LDO穩壓器20中，閘極控制訊號VGATE需要幾個切換迴圈，以便在上電或啟動LDO穩壓器20時穩定達到其目標準位，並且穩定速度由電容器單元C2和C1的比率以及控制開關的時脈頻率來決定。在另一個實施例中，可以設置預充電電路以大幅增加閘極控制訊號VGATE和LDO穩壓器20的穩定速度。
請參考第4圖，其是根據本發明的實施例的另一LDO穩壓器40的示意圖。如第4圖所示，LDO穩壓器40的結構類似於第3圖中所示的LDO穩壓器20的結構；因此，具有相似功能的電路元件和模組用相同的符號表示。LDO穩壓器 40與LDO穩壓器20之間的區別在於，LDO穩壓器40還包括預充電電路402，其由充電電晶體404和兩個控制電晶體406和408組成。詳細地，預充電電路402耦接於NMOS電晶體202的閘極端，用於在啟動或啟用LDO穩壓器40時以更高的穩定速度將閘極控制訊號VGATE穩定到其目標電壓準位。控制電晶體406和408形成控制路徑，用於在控制路徑導通時接收參考電壓VREF2。由此，充電電晶體404基於參考電壓VREF2將閘極控制訊號VGATE預充電到其目標電壓準位。
在該實施例中，控制電晶體406和408分別由使能訊號EN和ENB控制。使能訊號EN指示是否已啟用或啟動LDO穩壓器40，並且使能訊號ENB是與使能訊號EN相反的訊號。詳細地，在啟動LDO穩壓器40之前，通過使能訊號EN使控制電晶體406截止，並且通過使能訊號ENB使控制電晶體408導通。在這種情況下，控制路徑導通，並且當輸入電源電壓VCC和參考電壓VREF2都準備就緒時，充電電晶體404可以開始對NMOS電晶體202的閘極端充電。因此，閘極控制訊號VGATE的電壓準位可以快速上升到其目標準位，而不必等待閘極升壓電路208的切換操作。這大幅增加了閘極控制訊號VGATE的穩定速度。較佳地，充電電晶體404可以是ZVT NMOS電晶體，其允許閘極控制訊號VGATE在預充電過程期間被上拉至基本上等於參考電壓VREF2的準位。如此一來，可透過配置參考電壓VREF2以良好控制閘極控制訊號VGATE的目標電壓準位。參考電壓VREF2可以被配置為等於提供予閘極升壓電路208的參考電壓VREF，或者等於任何其他適當的電壓準位。
綜上所述，本發明提供一種使用NMOS電晶體作為其輸出電晶體的LDO穩壓器。使用切換電容升壓機制的閘極升壓電路包含在LDO穩壓器中，以增加用於控制NMOS輸出電晶體的閘極控制訊號的電壓準位，從而適應LDO穩 壓器的輸入電壓接近LDO穩壓器的輸出電壓的情況。較佳地，NMOS電晶體為ZVT電晶體，可以使其導通以更輕易地利用提升的控制訊號來調節輸出電壓。另外，去耦電容器可設置在NMOS電晶體的閘極端，以減小由於負載變化或雜訊干擾而從LDO穩壓器的輸出端耦合的漣波。此外，亦可包括預充電電路，以增加NMOS電晶體的閘極控制訊號的穩定速度。具有NMOS輸出電晶體的LDO穩壓器可以在不使用大補償電容器的情況下減小輸出漣波，進而減小了LDO穩壓器的尺寸同時改善了調節性能。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

Claims (8)

  1. 一種低壓差(LDO)穩壓器，包括：一NMOS電晶體，用於接收一輸入電壓以產生一輸出電壓；一電阻梯，耦接於該NMOS電晶體，用於根據該輸出電壓的準位產生一回饋訊號；一誤差放大器，耦接於該電阻梯，用於從該電阻梯接收該回饋訊號以產生一控制訊號；以及一閘極升壓電路，耦接於該NMOS電晶體與該誤差放大器之間，用於提升該控制訊號以控制該NMOS電晶體，從而將該輸出電壓拉至一目標準位；其中，該閘極升壓電路包括：一泵浦電路，用於透過一調節訊號提升該控制訊號，以控制該NMOS電晶體；以及一隔離電路，耦接於該泵浦電路，用於隔離來自該誤差放大器的一輸出端的一寄生電容。
  2. 如請求項1所述的LDO穩壓器，其中該NMOS電晶體是一零伏閾值電壓電晶體。
  3. 如請求項1所述的LDO穩壓器，其中該NMOS電晶體包括：一第一端，用於從一電壓源接收該輸入電壓；一第二端，用於輸出該輸出電壓；以及一控制端，用於從該閘極升壓電路接收所提升的該控制訊號。
  4. 如請求項1所述的LDO穩壓器，其中該泵浦電路包括：一第一單位增益緩衝器；一第一電容器單元；一第一開關，耦接於該第一單位增益緩衝器與該第一電容器單元的一第一端之間；一第二開關，耦接於該第一電容器單元的一第二端與一接地端之間；以及一第三開關，耦接於一第二單位增益緩衝器與該第一電容器單元的該第二端之間；以及該隔離電路包括：該第二單位增益緩衝器；一第二電容器單元；一第四開關，耦接於該第一電容器單元的該第一端與該第二電容器單元的一第一端之間；以及一第五開關，耦接於該第一電容器單元的該第二端與該第二電容器單元的一第二端之間。
  5. 如請求項1所述的LDO穩壓器，其中該第一單位增益緩衝器被配置用來產生該調節訊號，並且所有開關被配置用來利用該調節訊號來提升該控制訊號以控制該NMOS電晶體。
  6. 如請求項1所述的LDO穩壓器，還包括：一去耦電容器，耦接於該NMOS電晶體的一控制端。
  7. 如請求項1所述的LDO穩壓器，還包括：一預充電電路，耦接於該NMOS電晶體的一控制端。
  8. 如請求項7所述的LDO穩壓器，其中該預充電電路包括：一控制路徑，於導通時用來接收一參考電壓；以及一充電電晶體，耦接於該控制路徑，用於將該NMOS電晶體的該控制端預充電到基本上等於該參考電壓的一電壓準位。
TW107142596A 2018-10-12 2018-11-29 使用nmos電晶體的ldo穩壓器 TWI672573B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/CN2018/110037 WO2020073313A1 (en) 2018-10-12 2018-10-12 Ldo regulator using nmos transistor
??PCT/CN2018/110037 2018-10-12
WOPCT/CN2018/110037 2018-10-12

Publications (2)

Publication Number Publication Date
TWI672573B true TWI672573B (zh) 2019-09-21
TW202014828A TW202014828A (zh) 2020-04-16

Family

ID=65462093

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107142596A TWI672573B (zh) 2018-10-12 2018-11-29 使用nmos電晶體的ldo穩壓器

Country Status (7)

Country Link
US (1) US10423178B1 (zh)
EP (1) EP3821523B1 (zh)
JP (1) JP7170861B2 (zh)
KR (1) KR102442392B1 (zh)
CN (1) CN109416553B (zh)
TW (1) TWI672573B (zh)
WO (1) WO2020073313A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113311895A (zh) * 2021-05-27 2021-08-27 二十一世纪（北京）微电子技术有限公司 一种基于r2r_vdac模块的ldo电路及电子设备

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109947168A (zh) * 2019-03-25 2019-06-28 厦门科塔电子有限公司 一种低噪声低压差线性稳压器电路
KR102675390B1 (ko) * 2019-12-09 2024-06-17 양쯔 메모리 테크놀로지스 씨오., 엘티디. 플래시 메모리 디바이스들에서의 감지 회로 및 감지 동작 방법
CN111801639B (zh) * 2020-04-03 2021-06-22 深圳市汇顶科技股份有限公司 低压差线性稳压电路
US11269366B2 (en) * 2020-05-29 2022-03-08 Nxp B.V. Digital low-dropout regulator and method for operating a digital low-dropout regulator
KR20210157606A (ko) 2020-06-22 2021-12-29 삼성전자주식회사 저전압 강하 레귤레이터 및 이를 포함하는 전력관리 집적회로
CN112068626B (zh) * 2020-07-30 2022-04-15 广东美的白色家电技术创新中心有限公司 一种家用电器、芯片及电压源电路
CN112152437A (zh) * 2020-11-16 2020-12-29 深圳市芯天下技术有限公司 一种用于抑制纹波的方法、电路及电荷泵
TWI787681B (zh) 2020-11-30 2022-12-21 立積電子股份有限公司 電壓調節器
US11687104B2 (en) * 2021-03-25 2023-06-27 Qualcomm Incorporated Power supply rejection enhancer
CN113110156B (zh) * 2021-04-07 2023-03-21 深圳形天半导体有限公司 Ldo芯片及智能穿戴设备
US11709515B1 (en) 2021-07-29 2023-07-25 Dialog Semiconductor (Uk) Limited Voltage regulator with n-type power switch
CN114020086B (zh) * 2021-11-11 2023-05-23 无锡迈尔斯通集成电路有限公司 一种随输入电压线性变化的ldo限流电路
CN114253333B (zh) * 2021-12-16 2023-09-29 乐鑫信息科技（上海）股份有限公司 稳压装置
US12046987B2 (en) * 2022-01-24 2024-07-23 Stmicroelectronics S.R.L. Voltage regulator circuit for a switching circuit load
CN114564063B (zh) * 2022-03-14 2023-11-10 长鑫存储技术有限公司 稳压器及其控制方法
CN114995564B (zh) * 2022-05-09 2024-06-28 上海艾为电子技术股份有限公司 启动电路、启动方法及电子设备
US11777496B1 (en) 2022-08-22 2023-10-03 International Business Machines Corporation Low voltage signal path in a radio frequency signal generator
CN117930930B (zh) * 2024-03-20 2024-05-31 成都方舟微电子有限公司 Ldo应用电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411531B1 (en) * 2000-11-21 2002-06-25 Linear Technology Corporation Charge pump DC/DC converters with reduced input noise
US20120187935A1 (en) * 2011-01-21 2012-07-26 Sven Simons Voltage Regulator with Pre-Charge Circuit
US8248150B2 (en) * 2009-12-29 2012-08-21 Texas Instruments Incorporated Passive bootstrapped charge pump for NMOS power device based regulators
TWI431452B (zh) * 2009-10-20 2014-03-21 Taiwan Semiconductor Mfg 低壓降穩壓器、直流對直流轉換器以及低壓降穩壓方法
CN103729007A (zh) * 2013-11-22 2014-04-16 三星半导体(中国)研究开发有限公司 具有软启动控制电路的线性稳压源
US9778672B1 (en) * 2016-03-31 2017-10-03 Qualcomm Incorporated Gate boosted low drop regulator
WO2018057266A1 (en) * 2016-09-23 2018-03-29 Qualcomm Incorporated Embedded charge pump voltage regulator
EP3107209B1 (en) * 2015-05-27 2018-08-29 STMicroelectronics Srl Voltage regulator with improved electrical properties and corresponding control method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833891B2 (ja) * 1991-10-31 1998-12-09 日本電気アイシーマイコンシステム株式会社 ボルテージレギュレータ
JP2009020641A (ja) * 2007-07-11 2009-01-29 Panasonic Corp 出力回路
JP5280176B2 (ja) * 2008-12-11 2013-09-04 ルネサスエレクトロニクス株式会社 ボルテージレギュレータ
CN101615046A (zh) * 2009-05-09 2009-12-30 南京微盟电子有限公司 一种超低压差以及大驱动能力的线性稳压器
CN102298407A (zh) * 2010-06-28 2011-12-28 中国人民解放军国防科学技术大学 基于电流控制环路的低输出电压快速响应ldo电路
KR101409736B1 (ko) * 2012-09-05 2014-06-20 주식회사 실리콘웍스 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법
JP6224365B2 (ja) * 2013-07-10 2017-11-01 サイプレス セミコンダクター コーポレーション 電源装置及び半導体装置
CN103455076A (zh) * 2013-09-12 2013-12-18 福建一丁芯光通信科技有限公司 一种基于native NMOS晶体管的高电源抑制LDO稳压器
CN103760943B (zh) * 2014-01-13 2016-02-24 合肥工业大学 一种应用于ldo的摆率增强电路
US9312824B2 (en) * 2014-01-14 2016-04-12 Intel Deutschland Gmbh Low noise low-dropout regulator
US10001794B2 (en) * 2014-09-30 2018-06-19 Analog Devices, Inc. Soft start circuit and method for DC-DC voltage regulator
US9665112B2 (en) * 2015-05-15 2017-05-30 Analog Devices Global Circuits and techniques including cascaded LDO regulation
CN105183067B (zh) * 2015-08-05 2017-03-29 矽恩微电子(厦门)有限公司 应用电荷泵的高压ldo
CN106295073A (zh) * 2016-08-29 2017-01-04 北京中电华大电子设计有限责任公司 一种基于电荷泵的抗电源干扰vr设计方法和电路
CN106685193B (zh) 2016-12-20 2019-03-01 宁波芯路通讯科技有限公司 基于电荷泵的高压ldo电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411531B1 (en) * 2000-11-21 2002-06-25 Linear Technology Corporation Charge pump DC/DC converters with reduced input noise
TWI431452B (zh) * 2009-10-20 2014-03-21 Taiwan Semiconductor Mfg 低壓降穩壓器、直流對直流轉換器以及低壓降穩壓方法
US8248150B2 (en) * 2009-12-29 2012-08-21 Texas Instruments Incorporated Passive bootstrapped charge pump for NMOS power device based regulators
US20120187935A1 (en) * 2011-01-21 2012-07-26 Sven Simons Voltage Regulator with Pre-Charge Circuit
CN103729007A (zh) * 2013-11-22 2014-04-16 三星半导体(中国)研究开发有限公司 具有软启动控制电路的线性稳压源
EP3107209B1 (en) * 2015-05-27 2018-08-29 STMicroelectronics Srl Voltage regulator with improved electrical properties and corresponding control method
US9778672B1 (en) * 2016-03-31 2017-10-03 Qualcomm Incorporated Gate boosted low drop regulator
WO2018057266A1 (en) * 2016-09-23 2018-03-29 Qualcomm Incorporated Embedded charge pump voltage regulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113311895A (zh) * 2021-05-27 2021-08-27 二十一世纪（北京）微电子技术有限公司 一种基于r2r_vdac模块的ldo电路及电子设备

Also Published As

Publication number Publication date
CN109416553A (zh) 2019-03-01
US10423178B1 (en) 2019-09-24
KR102442392B1 (ko) 2022-09-08
JP2022504556A (ja) 2022-01-13
EP3821523B1 (en) 2023-06-14
JP7170861B2 (ja) 2022-11-14
WO2020073313A1 (en) 2020-04-16
TW202014828A (zh) 2020-04-16
KR20210022105A (ko) 2021-03-02
EP3821523A1 (en) 2021-05-19
CN109416553B (zh) 2019-11-08
EP3821523A4 (en) 2021-08-25

Similar Documents

Publication Publication Date Title
TWI672573B (zh) 使用nmos電晶體的ldo穩壓器
US10423176B2 (en) Low-dropout regulators
CN109074110B (zh) 栅极升压的低压降调节器
US7652455B2 (en) Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit
TWI626521B (zh) 低壓差穩壓裝置及其操作方法
US9454164B2 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
US8598861B2 (en) Circuit and method for providing a reference signal
US20190044502A1 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
CN108508951B (zh) 一种无片外电容的ldo稳压器电路
TW201533558A (zh) 用於低壓降穩壓器中增強型暫態響應的半導體結構
KR101649033B1 (ko) 저 드롭-아웃 전압 레귤레이터
EP3300235B1 (en) Voltage regulator
US10768646B2 (en) Low dropout regulating device and operating method thereof
US9395730B2 (en) Voltage regulator
US9575498B2 (en) Low dropout regulator bleeding current circuits and methods
US7068024B1 (en) Voltage regulator having positive temperature coefficient for self-compensation and related method of regulating voltage
CN108459644B (zh) 低压差稳压装置及其操作方法
US10476384B1 (en) Regulated high voltage reference
Wang et al. A dynamic-biased dual-loop-feedback CMOS LDO regulator with fast transient response