CN109416553A - 使用nmos晶体管的ldo稳压器 - Google Patents

Abstract

一种低压差(LDO)稳压器，包括NMOS晶体管、电阻梯、误差放大器和栅极升压电路。NMOS晶体管被配置用于接收输入电压以产生输出电压。耦合到NMOS晶体管的电阻梯被配置用于根据输出电压的电平产生反馈信号。耦合到电阻梯的误差放大器被配置用于从电阻梯接收反馈信号以产生控制信号。耦合在NMOS晶体管与误差放大器之间的栅极升压电路被配置用于提升控制信号以控制NMOS晶体管，从而将输出电压拉至目标电平。

Description

使用NMOS晶体管的LDO稳压器

技术领域

本发明涉及低压差(LDO)稳压器，更具体而言，涉及使用NMOS晶体管作为其输出晶体管的LDO稳压器。

背景技术

低压差(LDO)稳压器由于其器件尺寸较小、设计更简单、电流消耗较小和功率噪声抗扰度更好的优点而被广泛用于各种类型的电路系统中。LDO可以将外部电源电压转换为经调节的且稳定的内部电源电压。通常，LDO经常在其输出级中使用PMOS晶体管。请参考图1，其是传统LDO稳压器10的示意图。在LDO稳压器10中，PMOS晶体管102转换外部输入电源电压VCC以产生供内部使用的输出电源电压VDD。LDO稳压器10还包括电阻梯104、误差放大器106和补偿电容器C_COMP。电阻梯104和误差放大器106形成反馈回路。设置具有大电容的补偿电容器C_COMP以补偿频率响应，从而增强稳定性并减小输出纹波。

然而，PMOS LDO稳压器10存在几个缺点。具体而言，LDO稳压器10的瞬态响应取决于反馈回路的反应速度，使得在反馈回路的响应时间之后调节输出电源电压VDD的快速变化；因此，在反馈环路响应之前，需要补偿电容器C_COMP来减小输出纹波。另外，与具有相同尺寸的NMOS晶体管相比，PMOS晶体管102具有更小的电流能力。而且，在PMOS LDO稳压器10中，补偿电容器C_COMP是必需的并且无论是设置在外部还是在内部都占据大面积。在现代集成电路中，电路密度变得越来越大，并且填充管芯上补偿电容器的空间变小。此外，要求系统在将输出电源电压VDD保持在相同电平的同时，在输入电源电压VCC的范围上提供更高的灵活性。例如，输出电源电压VDD等于2.2V，而要求系统在输入电源电压VCC降至2.35V时也正常工作。所有以上因素对传统的PMOS LDO稳压器构成了巨大挑战。

发明内容

因此，本发明的目的是提供一种在其输出级使用NMOS晶体管的低压差(LDO)稳压器的新颖结构，以解决上述问题。

本发明的实施例公开了一种LDO稳压器，其包括NMOS晶体管、电阻梯、误差放大器和栅极升压电路。NMOS晶体管被配置用于接收输入电压以产生输出电压。耦合到NMOS晶体管的电阻梯被配置用于根据输出电压的电平产生反馈信号。耦合到电阻梯的误差放大器被配置用于从电阻梯接收反馈信号以产生控制信号。耦合在NMOS晶体管与误差放大器之间的栅极升压电路被配置用于提升控制信号以控制NMOS晶体管，从而将输出电压拉至目标电平。

在阅读了在各个附图和图示中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的无疑将对本领域技术人员而言变得显而易见。

附图说明

图1是传统LDO稳压器的示意图。

图2是根据本发明的实施例的LDO稳压器的示意图。

图3是具有栅极升压电路的详细实施方式的LDO稳压器的示意图。

图4是根据本发明的实施例的另一LDO稳压器的示意图。

具体实施方式

请参考图2，图2是根据本发明的实施例的低压差(LDO)稳压器20的示意图。如图2所示，LDO稳压器20包括NMOS晶体管202、电阻梯204、误差放大器206和栅极升压电路208。NMOS晶体管202被配置为从电压源接收输入电源电压VCC，以产生并输出输出电源电压VDD。耦合到NMOS晶体管202的电阻梯204被配置为根据输出电源电压VDD的电平产生反馈信号VFB。耦合到电阻梯204的误差放大器206被配置为从电阻梯204接收反馈信号VFB以产生控制信号VCTRL。详细地，误差放大器206的负输入端接收反馈信号VFB，并且误差放大器206的正输入端接收带隙基准电压VBGR或从带隙电路产生的任何电压。因此，误差放大器206根据反馈信号VFB与带隙基准电压VBGR之间的差输出控制信号VCTRL。耦合在NMOS晶体管202与误差放大器206之间的栅极升压电路208被配置为提升控制信号VCTRL以控制NMOS晶体管202的栅极端，从而将输出电源电压VDD拉至目标电平。

在LDO稳压器20中，经由其漏极端接收输入电源电压VCC的NMOS晶体管202经由其栅极端从栅极升压电路208接收升压控制信号，并经由其源极端输出输出电源电压VDD，用作源极跟随器。因此，当输出电源电压VDD由于瞬态负载变化而改变时，NMOS晶体管202可以在反馈回路的响应时间之前立即增大或减小其输出电流。

详细地，NMOS晶体管202的操作遵循如下所示的MOSFET方程：

其中，ΔI是NMOS晶体管202的漏极电流的变化，K是NMOS晶体管202的跨导因子，W/L是宽度与长度的比值，Vg和Vth是NMOS晶体管202的栅极电压和阈值电压，并且ΔVDD是输出电源电压VDD的变化。当输出电源电压VDD趋于快速下降时，流过NMOS晶体管202的电流立即增大，以在反馈回路响应之前将输出电源电压VDD拉高。当输出电源电压VDD趋于快速上升时，流过NMOS晶体管202的电流立即减小，以在反馈环路响应之前将输出电源电压VDD拉低。因此，当输出电源电压VDD由于瞬态负载变化而趋于改变时，由NMOS晶体管202形成的源极跟随器立即响应。这显著减小或消除了输出电源电压VDD上的纹波。对于小信号分析，由NMOS晶体管202形成的源极跟随器提供低输出电阻，其将输出极点推到更高的频率；因此，补偿方案可以变得更加容易。

在这种情况下，源极跟随能够在反馈回路响应之前响应并减小输出纹波；因此，可以省略用于输出电源电压VDD的补偿电容器，或者仅需要具有小尺寸和较小电容的补偿电容器。然后，反馈回路产生以将NMOS晶体管202的栅极端操纵到一定电平，以控制输出电源电压VDD达到其目标电平。

请注意，当输入电源电压VCC接近于输出电源电压VDD时，NMOS晶体管202的栅极电压可能达不到足够的电平以上拉输出电源电压VDD。在示例性实施例中，输入电源电压VCC等于2.35V并且输出电源电压VDD等于2.2V。因此，栅极升压电路208被实现为提升控制信号VCTRL以控制NMOS晶体管202。优选地，NMOS晶体管202是零伏阈值电压(ZVT)NMOS晶体管，其被导通以利用提升的控制信号VCTRL更容易地上拉输出电源电压VDD。

请参考图3，其是具有栅极升压电路208的详细实施方式的LDO稳压器20的示意图。如图3所示，栅极升压电路208包括泵浦电路302和隔离电路304。泵浦电路302被配置为提升控制信号VCTRL。隔离电路304被配置为将误差放大器206的输出端(此处产生控制信号VCTRL)与寄生电容隔离。泵浦电路302包括单位增益缓冲器UGB1、电容器单元C1和开关S1_1、S1_2及S2。隔离电路304包括单位增益缓冲器UGB2、电容器单元C2和开关S3_1及S3_2。注意，尽管图3中的每个电容器单元C1和C2被示为单个电容器，但本领域技术人员应该理解，一个电容器单元可以是单个电容器或多个电容器的组合或耦合在一起的等效电容。详细地，开关S1_1耦合在单位增益缓冲器UGB1与电容器单元C1的第一端之间。开关S1_2耦合在电容器单元C1的第二端与接地端之间。开关S2耦合在单位增益缓冲器UGB2与电容器单元C1的第二端之间。开关S3_1耦合在电容器单元C1的第一端与电容器单元C2的第一端之间。开关S3_2耦合在电容器单元C1的第二端与电容器单元C2的第二端之间。单位增益缓冲器UGB2的正输入端和电容器单元C2的第二端进一步耦合到误差放大器206的输出端。单位增益缓冲器UGB2的负输入端耦合到其输出端。此外，单位增益缓冲器UGB1的正输入端接收参考电压VREF，并且单位增益缓冲器UGB1的负输入端耦合到其输出端。

图3中所示的栅极升压电路208的结构可以将来自误差放大器206的控制信号VCTRL上移，以通过使用开关电容器升压方案产生栅极控制信号VGATE。然后，栅极升压电路208将栅极控制信号VGATE输出到NMOS晶体管202的栅极端。在开关时钟的控制下，开关S1_1、S1_2、S2、S3_1和S3_2协作以用调节电压VREG提升控制信号VCTRL，从而产生栅极控制信号VGATE。

详细地，在第一阶段中，开关S1_1和S1_2接通，并且开关S2、S3_1和S3_2断开。因此，电容器单元C1的底板(即，第二端)接地，并且电容器单元C1的顶板(即，第一端)被充电到由参考电压VREF通过单位增益缓冲器UGB1产生的调节电压VREG。在第二阶段中，开关S2接通，并且开关S1_1、S1_2、S3_1和S3_2断开。因此，电容器单元C1的底板通过单位增益缓冲器UGB2被充电到控制信号VCTRL的电压；因此，电容器单元C1的顶板移位到由下式给出的电压VCHG：

VCHG＝VCTRL+VREG。

在第三阶段中，开关S3_1和S3_2接通，并且开关S1_1、S1_2和S2断开。因此，电容器单元C1和C2的底板耦合到误差放大器206，用于接收控制信号VCTRL。电容器单元C1和C2的顶板彼此连接以执行电荷共享。在第一阶段、第二阶段和第三阶段之间的几个切换循环之后，电容器单元C2两端的电压等于VREG；因此，栅极控制信号VGATE的电压可以由下式导出：

VGATE＝VCTRL+VREG。

结果，误差放大器206始终通过接收反馈信号VFB来感测输出电源电压VDD，并相应地产生控制信号VCTRL。然后，提升控制信号VCTRL以产生栅极控制信号VGATE，以控制NMOS晶体管202的漏极电流，进而将输出电源电压VDD拉至其目标电平。因此，误差放大器206可以通过操纵控制信号VCTRL和栅极控制信号VGATE来调节和稳定输出电源电压VDD。

请注意，栅极升压电路208的切换操作可以在栅极控制信号VGATE上产生波纹，并由此在输出电源电压VDD上产生波纹。为了解决这个问题，实施单位增益缓冲器UGB2以降低输出电源电压VDD上的纹波。更具体地，电容器单元C1和C2用于提升电压信号，并且这些电容器可以设置在芯片内部，例如由MOS器件形成。因此，这些电容器单元C1和C2伴随有寄生电容。当栅极升压电路208从第一阶段切换到第二阶段时，电容器单元C1的底板上的寄生电容从0充高到VCTRL。由于该寄生电容，如果单位增益缓冲器UGB2不存在，则可能在控制信号VCTRL上产生突然的纹波。所述突然的纹波可能耦合到栅极控制信号VGATE，并且还耦合到输出电源电压VDD。因此，单位增益缓冲器UGB2将电容器单元C1的寄生电容与误差放大器206的输出端隔离，从而减小或防止该开关纹波。

优选地，误差放大器206具有轨到轨输出，其中控制信号VCTRL的范围在接地电压与输入电源电压VCC之间。电压VCHG和栅极控制信号VGATE可以提升到栅极升压电路208中的电路元件的安全工作区域的上限以下的更高电平。另外，栅极控制信号VGATE的下限可以是误差放大器206输出0V作为控制信号VCTRL时的电压电平。此时，栅极控制信号VGATE的电压等于调节电压VREG，并且还等于参考电压VREF。栅极控制信号VGATE的下限应该足够低以切断NMOS晶体管202，并且可以通过配置参考电压VREF的电平来很好地控制。

还应该注意LDO稳压器20的电路结构在NMOS晶体管202的栅极端处具有高阻抗。因此，NMOS晶体管202的栅极端遭受电压耦合，尤其是通过NMOS晶体管202的寄生栅极-源极电容器Cgs来自输出电源电压VDD的电压耦合。为了防止或减少这个问题，设置去耦电容器C_DCAP并使其耦合到NMOS晶体管202的栅极端，如图3所示。去耦电容器C_DCAP可以减小由于负载变化或噪声干扰而从LDO稳压器20的输出端耦合的纹波。然而，去耦电容器C_DCAP的部署伴随有误差放大器206的控制能力弱化。在这种情况下，从控制信号VCTRL到栅极控制信号VGATE的传递函数由下式给出：

其中，ΔVGATE和ΔVCTRL分别指代栅极控制信号VGATE和控制信号VCTRL的变化，并且Cg是NMOS晶体管202的栅极端处的寄生电容。

请注意，本发明旨在提供一种使用NMOS晶体管作为其输出晶体管的LDO稳压器，所述晶体管通过具有栅极升压电路的反馈回路由提升的控制信号控制。本领域技术人员可以相应地进行修改和变化。例如，本发明的LDO稳压器能够接收宽范围的输入电压以产生可行的输出电压，其中电压值不限于本公开中描述的示例。另外，栅极升压电路208旨在提升从误差放大器206接收的控制信号VCTRL以产生栅极控制信号VGATE，并且升压方案和相关电路结构可以以其他方式实现，在本文中其不应受到限制。例如，在LDO稳压器20中，栅极控制信号VGATE需要几个切换循环，以便在上电或启动LDO稳压器20时稳定到其目标电平，并且稳定速度由电容器单元C2和C1的比率以及控制开关的时钟频率确定。在另一个实施例中，可以设置预充电电路以显著增加栅极控制信号VGATE和LDO稳压器20的稳定速度。

请参考图4，其是根据本发明的实施例的另一LDO稳压器40的示意图。如图4所示，LDO稳压器40的结构类似于图3中所示的LDO稳压器20的结构；因此，具有相似功能的电路元件和模块用相同的附图标记表示。LDO稳压器40与LDO稳压器20之间的区别在于，LDO稳压器40还包括预充电电路402，其由充电晶体管404和两个控制晶体管406和408组成。详细地，预充电电路402耦合到NMOS晶体管202的栅极端，用于在启动或启用LDO稳压器40时以更高的稳定速度将栅极控制信号VGATE稳定到其目标电压电平。控制晶体管406和408形成控制路径，用于在控制路径导通时接收参考电压VREF2。由此，充电晶体管404基于参考电压VREF2将栅极控制信号VGATE预充电到其目标电压电平。

在该实施例中，控制晶体管406和408分别由使能信号EN和ENB控制。使能信号EN指示是否已启用或启动LDO稳压器40，并且使能信号ENB是与使能信号EN相反的信号。详细地，在启动LDO稳压器40之前，通过使能信号EN使控制晶体管406截止，并且通过使能信号ENB使控制晶体管408导通。在这种情况下，控制路径导通，并且当输入电源电压VCC和参考电压VREF2都准备就绪时，充电晶体管404可以开始对NMOS晶体管202的栅极端充电。因此，栅极控制信号VGATE的电压电平可以快速上升到其目标电平，而不必等待栅极升压电路208的切换操作。这显著地增加了栅极控制信号VGATE的稳定速度。优选地，充电晶体管404可以是ZVT NMOS晶体管，其允许栅极控制信号VGATE在预充电过程期间被上拉至基本上等于参考电压VREF2的电平。结果，可以通过配置参考电压VREF2可以很好地控制栅极控制信号VGATE的目标电压电平。参考电压VREF2可以被配置为等于为栅极升压电路208提供的参考电压VREF，或者等于任何其他适当的电压电平。

综上所述，本发明提供一种使用NMOS晶体管作为其输出晶体管的LDO稳压器。使用开关电容器升压方案的栅极升压电路包含在LDO稳压器中，以增加用于控制NMOS输出晶体管的栅极控制信号的电压电平，从而适应LDO稳压器的输入电压接近LDO稳压器的输出电压的情况。NMOS晶体管优选为ZVT晶体管，可以使其导通以利用提升的控制信号更容易地调节输出电压。另外，去耦电容器可以设置在NMOS晶体管的栅极端处，以减小由于负载变化或噪声干扰而从LDO稳压器的输出端耦合的纹波。还可以包括预充电电路，以增加NMOS晶体管的栅极控制信号的稳定速度。具有NMOS输出晶体管的LDO稳压器的实现可以在不使用大补偿电容器的情况下减小输出纹波，这减小了LDO稳压器的尺寸并且还改善了调节性能。

本领域技术人员将容易地观察到，可以在保留本发明的教导的同时对设备和方法进行多种修改和变化。因此，上述公开应被解释为仅受所附权利要求的范围和界限的限制。

Claims (9)

1.一种低压差(LDO)稳压器，包括：

NMOS晶体管，所述NMOS晶体管用于接收输入电压以产生输出电压；

电阻梯，所述电阻梯耦合到所述NMOS晶体管，用于根据所述输出电压的电平产生反馈信号；

误差放大器，所述误差放大器耦合到所述电阻梯，用于从所述电阻梯接收所述反馈信号以产生控制信号；以及

栅极升压电路，所述栅极升压电路耦合在所述NMOS晶体管与所述误差放大器之间，用于提升所述控制信号以控制所述NMOS晶体管，从而将所述输出电压拉至目标电平。

2.根据权利要求1所述的LDO稳压器，其中，所述NMOS晶体管是零伏阈值电压晶体管。

3.根据权利要求1所述的LDO稳压器，其中，所述NMOS晶体管包括：

第一端，所述第一端用于从电压源接收所述输入电压；

第二端，所述第二端用于输出所述输出电压；以及

控制端，所述控制端用于从所述栅极升压电路接收所提升的控制信号。

4.根据权利要求1所述的LDO稳压器，其中，所述栅极升压电路包括：

泵浦电路，所述泵浦电路用于通过调节信号提升所述控制信号以控制所述NMOS晶体管；以及

隔离电路，所述隔离电路耦合到所述泵浦电路，用于隔离来自所述误差放大器的输出端的寄生电容。

5.根据权利要求4所述的LDO稳压器，其中，所述泵浦电路包括：

第一单位增益缓冲器；

第一电容器单元；

第一开关，所述第一开关耦合在所述第一单位增益缓冲器与所述第一电容器单元的第一端之间；

第二开关，所述第二开关耦合在所述第一电容器单元的第二端与接地端之间；及

第三开关，所述第三开关耦合在第二单位增益缓冲器与所述第一电容器单元的所述第二端之间；以及

所述隔离电路包括：

第二单位增益缓冲器；

第二电容器单元；

第四开关，所述第四开关耦合在所述第一电容器单元的所述第一端与所述第二电容器单元的第一端之间；以及

第五开关，所述第五开关耦合在所述第一电容器单元的所述第二端与所述第二电容器单元的第二端之间。

6.根据权利要求4所述的LDO稳压器，其中，所述第一单位增益缓冲器被配置为产生所述调节信号，并且所有开关被配置为利用所述调节信号来提升所述控制信号以控制所述NMOS晶体管。

7.根据权利要求1所述的LDO稳压器，还包括：

去耦电容器，所述去耦电容器耦合到所述NMOS晶体管的控制端。

8.根据权利要求1所述的LDO稳压器，还包括：

预充电电路，所述预充电电路耦合到所述NMOS晶体管的控制端。

9.根据权利要求8所述的LDO稳压器，其中，所述预充电电路包括：

控制路径，所述控制路径用于在所述控制路径导通时接收参考电压；以及

充电晶体管，所述充电晶体管耦合到控制电路，用于将所述NMOS晶体管的所述控制端预充电到基本上等于所述参考电压的电压电平。