CN106249794A - 动态偏置ldo电路 - Google Patents

动态偏置ldo电路 Download PDF

Info

Publication number
CN106249794A
CN106249794A CN201610795173.6A CN201610795173A CN106249794A CN 106249794 A CN106249794 A CN 106249794A CN 201610795173 A CN201610795173 A CN 201610795173A CN 106249794 A CN106249794 A CN 106249794A
Authority
CN
China
Prior art keywords
transistor
connects
voltage
drain terminal
power tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610795173.6A
Other languages
English (en)
Other versions
CN106249794B (zh
Inventor
丁
丁一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan University of Arts and Science
Original Assignee
Hunan University of Arts and Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan University of Arts and Science filed Critical Hunan University of Arts and Science
Priority to CN201610795173.6A priority Critical patent/CN106249794B/zh
Publication of CN106249794A publication Critical patent/CN106249794A/zh
Application granted granted Critical
Publication of CN106249794B publication Critical patent/CN106249794B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种动态偏置LDO电路，采用电容耦合采样输出电压瞬态变化，通过与固定偏置电压进行比较，产生两个动态偏置信号，动态偏置信号根据输出电压的变化情况来打开或关闭对功率管栅端寄生电容的充放电环路，进而调节功率管栅端电压，稳定输出电压，因此本电路具有良好的瞬态响应能力。

Description

动态偏置LDO电路
技术领域
本发明涉及芯片电源管理的技术领域，尤其涉及一种动态偏置LDO电路。
背景技术
随着集成电路的快速发展，电源管理模块广泛应用于多电压域的SoC芯片中。LDO(Low-dropout Regulator)作为电源管理模块的重要电路，可用于稳压输出，向多个电路模块供电。典型LDO通过调节主次极点、零点来实现快速负载变化响应。提高LDO瞬态响应能力通常采用增加环路带宽的方法，该方法能够在低-中频域下提高LDO小信号性能。在大信号分析下，典型方法是采用片外大耦合电容，以此降低输出超调量，或者增加偏置电流进而获得高输出变化率。
采样固定偏置电流在获得较大电路输出变化率的同时，需要较大的静态电流；采用推挽偏置方法仅在输出电流变化时产生较大的偏置电流，进而实现功率管栅电容的充放电。但是该方法是基于差分放大器，当输出电压变化速度大于放大器的带宽时，则无法做出响应。
发明内容
基于对已有LDO电路的分析，本发明的目的是提供一种动态偏置LDO电路，旨在解决现有LDO电路瞬态响应能力不够高的问题。
本发明解决其技术问题所采用的技术方案是：
一种动态偏置LDO电路，包括固定偏置电路、动态偏置电路、功率管栅端控制电路，其中：
固定偏置电路包括：参考电压(Vref)，放大器(OP1)，晶体管(M1)～(M4)，电阻(Rs)，用于产生固定偏置电压(Vb1)和(Vb2)；
动态偏置电路包括：电阻(R1)、(R2)，电容(C1)、(C2)，放大器(OP2)、(OP3)，用于产生动态偏置和固定偏置的叠加信号(Vb3)和(Vb4)；(Vb3)控制晶体管(M6)、(M7)的栅压，(Vb4)控制晶体管(M5)和(M8)的栅压；
功率管栅端控制电路包括：晶体管(M5)～(M8)，功率管(Mp)，功率管栅端和漏端寄生电容(C_int)和(C_out)；
其连接关系为：参考电压(Vref)连接放大器(OP1)的正输入端，(OP1)负输入端与输出相连构成单位增益输出，(OP1)输出与晶体管(M2)的栅端相连，(M2)的源端连接电阻(Rs)，电阻(Rs)另一端连接地，晶体管(M2)的漏端与晶体管(M1)的漏端和栅端相连，构成固定偏置电压(Vb1)，晶体管(M1)的源端与电源(VDD)相连，晶体管(M3)栅端为(Vb1)，(M3)源端连接(VDD)，(M3)漏端与晶体管(M4)的漏端和源端相连，构成固定偏置电压(Vb2)，(Vb1)连接放大器(OP2)的正输入端和电阻(R1)，(R1)的另一端连接(OP2)的负输入端和电容(C1)，(C1)的另一端连接输出电压(Vout)，(OP2)的输出端为(Vb4)连接晶体管(M5)和(M8)的栅端，固定偏置电压(Vb2)连接放大器(OP3)的正输入端和电阻(R2)，电阻(R2)的另一端连接(OP3)的负输入端和电容(C2)，电容(C2)的另一端连接(Vout)，(OP3)的输出电压为(Vb3)连接晶体管(M6)和(M7)的栅端，晶体管(M5)的源端接(VDD)，(M5)漏端连接功率管(Mp)的栅端和晶体管(M6)的漏端，晶体管(M6)的源端连接晶体管(M7)的漏端和晶体管(M8)的漏端，晶体管(M7)的源端接地，晶体管(M8)的源端连接(Vout)，功率管(Mp)的源端接(VDD)，(Mp)的漏端为(Vout)；电容(C_int)和(C_out)分别是功率管(Mp)栅端和漏端处寄生的电容。
在上述实施例的基础上，进一步地，所述晶体管(M1)～(M8)为MOS场效应晶体管。
在上述任意实施例的基础上，进一步地，所述功率管(Mp)为MOS场效应晶体管。
本发明的有益效果是：
本发明提供了一种动态偏置LDO电路，采用电容耦合采样输出电压瞬态变化，通过与固定偏置电压进行比较，产生两个动态偏置信号，动态偏置信号根据输出电压的变化情况来打开或关闭对功率管栅端寄生电容的充放电环路，进而调节功率管栅端电压，稳定输出电压，因此本电路具有良好的瞬态响应能力。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1示出了本发明实施例提供的一种动态偏置LDO电路的电路示意图；
图2示出了本发明实施例提供的一种动态偏置LDO电路的仿真结果。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不限定本发明。
如图1所示，本发明实施例提供了一种动态偏置LDO电路，包括固定偏置电路、动态偏置电路、功率管栅端控制电路，其中：
固定偏置电路包括：参考电压Vref，放大器OP1，晶体管M1～M4，电阻Rs，用于产生固定偏置电压Vb1和Vb2；
动态偏置电路包括：电阻R1、R2，电容C1、C2，放大器OP2、OP3，用于产生动态偏置和固定偏置的叠加信号Vb3和Vb4；Vb3控制晶体管M6、M7的栅压，Vb4控制晶体管M5和M8的栅压；
功率管栅端控制电路包括：晶体管M5～M8，功率管Mp，功率管栅端和漏端寄生电容C_int和C_out；
其连接关系为：参考电压Vref连接放大器OP1的正输入端，OP1负输入端与输出相连构成单位增益输出，OP1输出与晶体管M2的栅端相连，M2的源端连接电阻Rs，电阻Rs另一端连接地，晶体管M2的漏端与晶体管M1的漏端和栅端相连，构成固定偏置电压Vb1，晶体管M1的源端与电源VDD相连，晶体管M3栅端为Vb1，M3源端连接VDD，M3漏端与晶体管M4的漏端和源端相连，构成固定偏置电压Vb2，Vb1连接放大器OP2的正输入端和电阻R1，R1的另一端连接OP2的负输入端和电容C1，C1的另一端连接输出电压Vout，OP2的输出端为Vb4连接晶体管M5和M8的栅端，固定偏置电压Vb2连接放大器OP3的正输入端和电阻R2，电阻R2的另一端连接OP3的负输入端和电容C2，电容C2的另一端连接Vout，OP3的输出电压为Vb3连接晶体管M6和M7的栅端，晶体管M5的源端接VDD，M5漏端连接功率管Mp的栅端和晶体管M6的漏端，晶体管M6的源端连接晶体管M7的漏端和晶体管M8的漏端，晶体管M7的源端接地，晶体管M8的源端连接Vout，功率管Mp的源端接VDD，Mp的漏端为Vout；电容C_int和C_out分别是功率管Mp栅端和漏端处寄生的电容。
本发明的动态偏置LDO电路的工作原理如下：
稳态时，参考电压控制固定偏置电压(此时稳态Vout没有变化)，进而控制晶体管M5～M8的栅端电压，调节功率管Mp栅压稳定，实现LDO的稳定输出；
当LDO输出电压发生上骤变时(即Vout电压突然增加)，电容C1和C2采样Vout的骤变量分别输入到比较放大器OP2和OP3的负端，OP2输出低电压，进而提高晶体管M5和M8的导电能力，加快向电容C_int进行充电，提高功率管栅压，进而降低LDO输出电压Vout；同时OP3输出低电压，将晶体管M6接近关闭，同时降低M7的导通能力，M8通过M7继续对Vout进行泄流，降低Vout，维持LDO输出电压的稳定；
当LDO输出电压发生下骤变时(即Vout电压突然降低)，电容C1和C2采样Vout的骤变量分别输入到比较放大器OP2和OP3的负端，OP3输出高电压，进而提高晶体管M6和M7的导电能力，加快向电容C_int进行放电，降低功率管栅压，进而升高LDO输出电压Vout；同时OP2输出高电压，将晶体管M5和M8接近关闭，维持LDO输出电压的稳定。
本发明实施例采用电容耦合采样输出电压瞬态变化，通过与固定偏置电压进行比较，产生两个动态偏置信号，动态偏置信号根据输出电压的变化情况来打开或关闭对功率管栅端寄生电容的充放电环路，进而调节功率管栅端电压，稳定输出电压。本发明实施例具有良好的瞬态响应能力，当仿真负载为50mA，负载电流由50uA～50mA之间发送变化时，仿真结果如图2所示。
本发明实施例对所述晶体管M1～M8不做限定，在上述实施例的基础上，优选的，所述晶体管M1～M8可以为MOS场效应晶体管。MOS场效应晶体管输入电阻很大，且制作工艺简单，便于集成。在此基础上，优选的，所述晶体管M1～M8可以为耗尽型MOS场效应晶体管。
本发明实施例对所述功率管Mp不做限定，在上述任意实施例的基础上，优选的，所述功率管Mp可以为MOS场效应晶体管。MOS场效应晶体管输入电阻很大，且制作工艺简单，便于集成。在此基础上，优选的，所述功率管Mp可以为耗尽型MOS场效应晶体管。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合；尽管本发明已进行了一定程度的描述，明显地，在不脱离本发明的精神和范围的条件下，可进行各个条件的适当变化。可以理解，本发明不限于所述实施方案，而归于权利要求的范围，其包括所述每个因素的等同替换。

Claims (3)

1.一种动态偏置LDO电路，其特征在于，包括固定偏置电路、动态偏置电路、功率管栅端控制电路，其中：
固定偏置电路包括：参考电压(Vref)，放大器(OP1)，晶体管(M1)～(M4)，电阻(Rs)，用于产生固定偏置电压(Vb1)和(Vb2)；
动态偏置电路包括：电阻(R1)、(R2)，电容(C1)、(C2)，放大器(OP2)、(OP3)，用于产生动态偏置和固定偏置的叠加信号(Vb3)和(Vb4)；(Vb3)控制晶体管(M6)、(M7)的栅压，(Vb4)控制晶体管(M5)和(M8)的栅压；
功率管栅端控制电路包括：晶体管(M5)～(M8)，功率管(Mp)，功率管栅端和漏端寄生电容(C_int)和(C_out)；
其连接关系为：参考电压(Vref)连接放大器(OP1)的正输入端，(OP1)负输入端与输出相连构成单位增益输出，(OP1)输出与晶体管(M2)的栅端相连，(M2)的源端连接电阻(Rs)，电阻(Rs)另一端连接地，晶体管(M2)的漏端与晶体管(M1)的漏端和栅端相连，构成固定偏置电压(Vb1)，晶体管(M1)的源端与电源(VDD)相连，晶体管(M3)栅端为(Vb1)，(M3)源端连接(VDD)，(M3)漏端与晶体管(M4)的漏端和源端相连，构成固定偏置电压(Vb2)，(Vb1)连接放大器(OP2)的正输入端和电阻(R1)，(R1)的另一端连接(OP2)的负输入端和电容(C1)，(C1)的另一端连接输出电压(Vout)，(OP2)的输出端为(Vb4)连接晶体管(M5)和(M8)的栅端，固定偏置电压(Vb2)连接放大器(OP3)的正输入端和电阻(R2)，电阻(R2)的另一端连接(OP3)的负输入端和电容(C2)，电容(C2)的另一端连接(Vout)，(OP3)的输出电压为(Vb3)连接晶体管(M6)和(M7)的栅端，晶体管(M5)的源端接(VDD)，(M5)漏端连接功率管(Mp)的栅端和晶体管(M6)的漏端，晶体管(M6)的源端连接晶体管(M7)的漏端和晶体管(M8)的漏端，晶体管(M7)的源端接地，晶体管(M8)的源端连接(Vout)，功率管(Mp)的源端接(VDD)，(Mp)的漏端为(Vout)；电容(C_int)和(C_out)分别是功率管(Mp)栅端和漏端处寄生的电容。
2.根据权利要求1所述的动态偏置LDO电路，其特征在于，所述晶体管(M1)～(M8)为MOS场效应晶体管。
3.根据权利要求1或2所述的动态偏置LDO电路，其特征在于，所述功率管(Mp)为MOS场效应晶体管。
CN201610795173.6A 2016-08-31 2016-08-31 动态偏置ldo电路 Expired - Fee Related CN106249794B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610795173.6A CN106249794B (zh) 2016-08-31 2016-08-31 动态偏置ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610795173.6A CN106249794B (zh) 2016-08-31 2016-08-31 动态偏置ldo电路

Publications (2)

Publication Number Publication Date
CN106249794A true CN106249794A (zh) 2016-12-21
CN106249794B CN106249794B (zh) 2018-01-30

Family

ID=58080691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610795173.6A Expired - Fee Related CN106249794B (zh) 2016-08-31 2016-08-31 动态偏置ldo电路

Country Status (1)

Country Link
CN (1) CN106249794B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107071314A (zh) * 2017-05-12 2017-08-18 天津大学 一种时域灵敏度增强型的动态视觉传感器
CN114035646A (zh) * 2021-10-26 2022-02-11 北京理工大学 一种线性稳压器的动态偏置电路
CN116996030A (zh) * 2023-09-26 2023-11-03 南京朗立微集成电路有限公司 一种pvt鲁棒的功放动态偏置电路、功率放大器及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361041A (en) * 1993-06-17 1994-11-01 Unitrode Corporation Push-pull amplifier
CN102393779A (zh) * 2011-10-18 2012-03-28 中国科学院微电子研究所 一种带补偿电路的ldo电路
CN102411394A (zh) * 2011-11-10 2012-04-11 昌芯(西安)集成电路科技有限责任公司 一种具有Sink和Source电流能力的低压差线性稳压器
CN103383580A (zh) * 2012-05-03 2013-11-06 三星半导体(中国)研究开发有限公司 自适应低压差线性稳压器
CN104898752A (zh) * 2015-06-26 2015-09-09 中国兵器工业集团第二一四研究所苏州研发中心 一种快速瞬态响应的无电容型ldo

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361041A (en) * 1993-06-17 1994-11-01 Unitrode Corporation Push-pull amplifier
CN102393779A (zh) * 2011-10-18 2012-03-28 中国科学院微电子研究所 一种带补偿电路的ldo电路
CN102411394A (zh) * 2011-11-10 2012-04-11 昌芯(西安)集成电路科技有限责任公司 一种具有Sink和Source电流能力的低压差线性稳压器
CN103383580A (zh) * 2012-05-03 2013-11-06 三星半导体(中国)研究开发有限公司 自适应低压差线性稳压器
CN104898752A (zh) * 2015-06-26 2015-09-09 中国兵器工业集团第二一四研究所苏州研发中心 一种快速瞬态响应的无电容型ldo

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107071314A (zh) * 2017-05-12 2017-08-18 天津大学 一种时域灵敏度增强型的动态视觉传感器
CN107071314B (zh) * 2017-05-12 2019-12-10 天津大学 一种时域灵敏度增强型的动态视觉传感器
CN114035646A (zh) * 2021-10-26 2022-02-11 北京理工大学 一种线性稳压器的动态偏置电路
CN116996030A (zh) * 2023-09-26 2023-11-03 南京朗立微集成电路有限公司 一种pvt鲁棒的功放动态偏置电路、功率放大器及芯片
CN116996030B (zh) * 2023-09-26 2023-12-29 南京朗立微集成电路有限公司 一种pvt鲁棒的功放动态偏置电路、功率放大器及芯片

Also Published As

Publication number Publication date
CN106249794B (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
CN105700601B (zh) 一种ldo线性稳压器
US10541677B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
TWI672573B (zh) 使用nmos電晶體的ldo穩壓器
US9501075B2 (en) Low-dropout voltage regulator
US7176753B2 (en) Method and apparatus for outputting constant voltage
US9377798B2 (en) Dual mode low dropout voltage regulator with a low dropout regulation mode and a bypass mode
US8080984B1 (en) Replica transistor voltage regulator
CN110928358B (zh) 低压差电压调节电路
CN105843312B (zh) 高和低功率电压调节电路
CN103034275A (zh) 低噪声电压调节器和具有快速稳定和低功率消耗的方法
CN105094193B (zh) 低压差稳压器
US10958160B2 (en) Feedback scheme for stable LDO regulator operation
US11016519B2 (en) Process compensated gain boosting voltage regulator
CN109144157A (zh) 具有反馈路径的电压调节器
US9893618B2 (en) Voltage regulator with fast feedback
US10014772B2 (en) Voltage regulator
CN107783588B (zh) 一种推挽式快速响应ldo电路
CN106249794A (zh) 动态偏置ldo电路
CN111399580A (zh) 一种线性稳压电路
US8872490B2 (en) Voltage regulator
CN109462332A (zh) 一种电源供电系统
WO2019094654A1 (en) Transconductor systems
CN108733129A (zh) 一种基于改进型负载电流复制结构的ldo
CN207992862U (zh) 一种推挽式快速响应ldo电路
CN106155155A (zh) 一个单晶体管低压降稳压器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180130

Termination date: 20210831