CN115309231B - 比较电路与负电压生成系统 - Google Patents
比较电路与负电压生成系统 Download PDFInfo
- Publication number
- CN115309231B CN115309231B CN202110501634.5A CN202110501634A CN115309231B CN 115309231 B CN115309231 B CN 115309231B CN 202110501634 A CN202110501634 A CN 202110501634A CN 115309231 B CN115309231 B CN 115309231B
- Authority
- CN
- China
- Prior art keywords
- transistor
- comparison circuit
- voltage
- node
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 13
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 101100493897 Arabidopsis thaliana BGLU30 gene Proteins 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100422614 Arabidopsis thaliana STR15 gene Proteins 0.000 description 1
- 101100141327 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RNR3 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101150112501 din1 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本公开提供一种比较电路与负电压生成系统，所述比较电路的输入电压连接输入晶体管的源极。本公开实施例可以降低比较电路的功耗。
Description
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种具有较低功耗的比较电路以及应用该比较电路的负电压生成系统。
背景技术
在DRAM(Dynamic Random Access Memory，动态随机存取存储器)芯片中需要提供多种供电电压，其中包括为灵敏放大器、子字线驱动器(sub wordline driver)等提供的衬底电压，以及关闭字线(wordline)需要的电压。为了减少漏电，往往需要提供负电压，如-0.7V、-0.5V、-0.2V、-0.3V等。在DRAM中通常使用电荷泵电路提供负的供电电压，并使用比较电路对电荷泵的输出电压进行检测，以在电荷泵的输出电压达到目标电压时控制电荷泵停止工作，在电荷泵的输出电压未达到目标电压时控制电荷泵继续工作。
图1是相关技术中负电压比较电路的电路图。参考图1，在现有技术中，一般将负电压Vneg通过第一电阻R1和第二电阻R2构成的分压电路转换成正电压Vin后，再输入给常规的比较电路进行比较，比较电路将正电压Vin与参考电压Vref的比较结果通过输出电压Vout输出给控制模块。这种电路中，需要通过第一电阻R1和第二电阻R2等分压电路将负电压转换为正电压，会产生一路流经该分压电路的静态电流，使比较电路的静态功耗较大。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种比较电路以及应用该比较电路的负电压生成系统，用于降低检测负电压的比较电路的功耗以及存储器的整体功耗。
根据本公开的第一方面，提供一种比较电路，输入电压连接输入晶体管的源极。
在本公开的一个示例性实施例中，所述输入晶体管包括第一输入晶体管和第二输入晶体管，所述比较电路包括：第一输入晶体管，栅极连接第一参考电压，源极接地，漏极连接第一节点；第二输入晶体管，栅极连接第二参考电压，源极连接所述输入电压，漏极连接比较电路的输出端；电流镜模块，输入端连接所述第一节点，输出端连接所述比较电路的输出端。
在本公开的一个示例性实施例中，所述电流镜模块包括：第一晶体管，栅极和漏极连接所述第一节点，源极连接电源电压；第二晶体管，栅极连接所述第一节点，源极连接所述电源电压，漏极连接所述比较电路的输出端。
在本公开的一个示例性实施例中，所述第一晶体管和所述第二晶体管均为P型晶体管，所述第一输入晶体管和所述第二输入晶体管均为N型晶体管。
在本公开的一个示例性实施例中，所述第二输入晶体管的沟道宽长比与所述第一输入晶体管的沟道宽长比具有第一比值，所述第二晶体管的沟道宽长比与所述第一晶体管的沟道宽长比具有第二比值，所述第二比值等于所述第一比值。
在本公开的一个示例性实施例中，所述第一比值和所述第二比值均等于1。
在本公开的一个示例性实施例中，所述电流镜模块包括：第一晶体管，源极连接所述电源电压，栅极和漏极连接第二节点；第二晶体管，源极连接所述电源电压，栅极连接所述第二节点，漏极连接第三节点；第三晶体管，源极连接所述第二节点，漏极连接所述第一节点，栅极连接第四节点；第四晶体管，源极连接所述第三节点，栅极连接所述第四节点，漏极连接所述比较电路的输出端；其中，所述第四节点连接外部偏置电压。
在本公开的一个示例性实施例中，所述外部偏置电压低于所述电源电压，高于接地电压，用于控制所述第三晶体管和所述第四晶体管工作在饱和区。
在本公开的一个示例性实施例中，所述电流镜模块包括：第一晶体管，源极连接所述电源电压，栅极和漏极连接第二节点；第二晶体管，源极连接所述电源电压，栅极连接所述第二节点，漏极连接第三节点；第三晶体管，源极连接所述第二节点，栅极和漏极均连接所述第一节点；第四晶体管，源极连接所述第三节点，栅极连接所述第一节点，漏极连接所述比较电路的输出端。
在本公开的一个示例性实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管均为P型晶体管，所述第一输入晶体管和所述第二输入晶体管均为N型晶体管。
在本公开的一个示例性实施例中，所述第二输入晶体管的沟道宽长比与所述第一输入晶体管的沟道宽长比具有第一比值，所述第二晶体管的沟道宽长比与所述第一晶体管的沟道宽长比具有第二比值，所述第四晶体管的沟道宽长比与所述第三晶体管的沟道宽长比具有第三比值，所述第一比值、所述第二比值、所述第三比值相等。
在本公开的一个示例性实施例中，所述第一比值、所述第二比值、所述第三比值均等于1。
在本公开的一个示例性实施例中，所述输入电压为负电压，所述第一参考电压等于目标负电压的绝对值。
在本公开的一个示例性实施例中，所述第二参考电压为0V。
根据本公开的第二方面，提供一种负电压生成系统，包括：电荷泵，用于生成目标负电压，输出端连接外部电路；如上所述的比较电路，所述比较电路的输入端连接所述电荷泵的输出端，所述比较电路的输出端连接控制模块，所述比较电路用于检测所述电荷泵输出的电压是否达到所述目标负电压，在所述电荷泵输出的电压未达到所述目标负电压时输出第一电平，在所述电荷泵输出的电压达到所述目标负电压时输出第二电平；控制模块，电连接于所述电荷泵和所述比较电路的输出端，用于根据比较电路的输出电平控制所述电荷泵工作，以使所述电荷泵输出所述目标负电压。
本公开实施例通过将输入电压接入到输入晶体管的源极，可以无需外接电平转换电路(例如分压电路)即可直接对负电压进行比较和检测，由此可以节省相关技术中电平转换电路带来的多余功耗，降低负电压比较电路的整体功耗，进而降低DRAM芯片的整体功耗。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中负电压比较电路的电路图。
图2是本公开实施例中比较电路的结构示意图。
图3是本公开一个实施例中电流镜模块的示意图。
图4是本公开另一个实施例中电流镜模块的示意图。
图5是本公开再一个实施例中电流镜模块的示意图。
图6是本公开实施例提供的负电压生成系统的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图2是本公开实施例中比较电路的结构示意图。
参考图2，在一个实施例中，比较电路200可以包括：
第一输入晶体管IN1，栅极连接第一参考电压Vref1，源极接地，漏极连接第一节点N1；
第二输入晶体管IN2，栅极连接第二参考电压Vref2，源极连接所述输入电压Vneg，漏极连接比较电路200的输出端Vout；
电流镜模块21，输入端连接所述第一节点N1，输出端连接所述比较电路200的输出端Vout。
在本公开实施例中，输入电压Vneg例如可以为负电压，第一参考电压Vref1等于目标负电压的绝对值。例如，当目标负电压为-0.7V时，第一参考电压Vref1等于0.7V。
电流镜模块21用于将第一节点N1的电流镜像到比较电路200的输出端Vout。电流镜模块21可以连接电源电压，以产生电流。
在图2所示实施例中，第一输入晶体管IN1和第二输入晶体管IN2均为N型晶体管。第一输入晶体管IN1的栅源压差Vgs1等于Vref1，即-Vneg，大于零，第一输入晶体管IN1开启，电流镜模块21在第一节点N1处产生电流I，在比较电路200的输出端Vout同样产生电流I。
输入电压Vneg接入第二输入晶体管IN2的源极，可以由较高值向较低值调节。例如，如果目标负电压是-0.7V，则电荷泵的输出电压即比较电路200的输入电压Vneg从初始状态0V或更高开始输入到比较电路200，如果比较电路200的检测结果显示电荷泵的输出电压还不到目标负电压，则电荷泵控制输出电压Vneg进一步降低，使比较电路200对电荷泵的输出电压进行下一次检测。
因此，当设置目标负电压为0.7V时，可以设置第一参考电压Vref1＝0.7V，第二参考电压Vref2＝0V。在检测开始阶段，当输入电压Vneg远大于目标负电压时，第二输入晶体管IN2的栅源电压差Vgs2等于Vref2-Vneg，在Vref2等于0V，Vneg远大于-0.7V时，Vgs2远小于0.7V，小于第二输入晶体管IN2的开启电压，第二输入晶体管IN2关断。第一输入晶体管IN1的栅源电压差Vgs1＝Vref1-VSS＝0.7V，第一输入晶体管IN1导通，第一输入晶体管IN1上存在导通电流，该导通电流通过电流镜模块21镜像到比较电路200的输出端Vout处，由于第二输入晶体管IN2关断，比较电路200的输出端Vout处的电流无法导向接地端，该镜像的导通电流在比较电路200的输出端Vout处产生高电平。
当继续降低输入电压Vneg时，第二输入晶体管IN2的栅源电压差Vgs2逐渐升高，直至Vneg等于-0.7V时，Vgs2＝Vref2-Vneg＝0.7V，第二输入晶体管IN2导通，并且流过第二输入晶体管IN2的电流与流过第一输入晶体管IN1的电流相同。比较电路200的输出端Vout的输出电平发生翻转，开始产生低电平。
通过检测比较电路200的输出端Vout处的电平变化，即可确定电荷泵的输出电压何时达到目标负电压，从而控制电荷泵停止工作。
在本公开的其他实施例中，当目标负电压为其他值，例如绝对值小于第二输入晶体管IN2的开启电压时，可以将第二参考电压Vref2设置为其他值。
基于以上描述的原理，比较电路200的输出端Vout的输出电平发生翻转的条件是第一输入晶体管IN1与第二输入晶体管IN2上的电流相等，即第一输入晶体管IN1的栅源电压差Vgs1与第二输入晶体管IN2的栅源电压差Vgs2相等，满足Vref1-VSS＝Vref2-Vneg。因此，只要使第二参考电压值Vref2与目标负电压的差值大于第二输入晶体管IN2的开启电压即可。
例如，当目标负电压为-0.3V，第二输入晶体管IN2为硅晶体管(开启电压为0.7V)时，可以将第二参考电压Vref2设置为0.4V。同理，当第二输入晶体管IN2为锗晶体管，或者目标负电压为其他值时，可以相应调整对应的第二参考电压值Vref2，本公开对此不作特殊限制。因此可以根据目标负电压以及晶体管的类型，灵活设置Vref1和Vref2。
图3是本公开一个实施例中电流镜模块的示意图。
参考图3，在比较电路300中，电流镜模块31可以包括：
第一晶体管M1，栅极和漏极连接第一节点N1，源极连接电源电压VDD；
第二晶体管M2，栅极连接第一节点N1，源极连接电源电压VDD，漏极连接比较电路200的输出端Vout。
在图3所示实施例中，第一晶体管M1和第二晶体管M2均为P型晶体管，第一输入晶体管IN1和第二输入晶体管IN2均为N型晶体管。在其他实施例中，也可以根据电路原理调整晶体管类型。
下面以图3所示实施例进一步说明电路原理。
假设目标负电压为-0.7V，可以设置Vref1＝0.7V，Vref2＝0V。
当Vneg远大于-0.7V时，第一输入晶体管IN1的栅源电压差Vgs1＝Vref1-VSS＝0.7V，第二输入晶体管IN2的栅源电压差Vgs2＝Vref2-Vneg<VthN(NMOS阈值电压)。
此时第一输入晶体管IN1导通，第二输入晶体管IN2关断，导致第一晶体管M1导通，第二晶体管M2处于深度线性工作区(deep linear region)，输出端Vout为高电平。根据公式(1)：
其中ID是晶体管的漏极电流，μn是晶体管的反型层中电子迁移率，Cox是晶体管的栅极与衬底间氧化层单位面积电容，W是晶体管的沟道宽度，L是晶体管的沟道长度，VGS是晶体管的栅源电压差，VTH是晶体管的阈值电压，λ是晶体管的沟道长度调制参数，VDS是晶体管的漏源电压差。
在暂时不考虑沟道长度调制(channel length modulation)的情况下，晶体管的VDS均为0，且同一个芯片中的晶体管工艺相同，晶体管的反型层中电子迁移率μn、栅极与衬底间氧化层单位面积电容Cox均相同，有公式(2)：
其中，W2和L2分别是第二晶体管M2的沟道宽度和沟道长度，W1和L1分别是第一晶体管M1的沟道宽度和沟道长度，ID2是第二晶体管M2上的电流，ID1是第一晶体管M1上的电流，IDIN1是第一输入晶体管IN1上的电流。
当Vneg开始逐渐减小，Vgs2逐渐增大，流过第二输入晶体管IN2的电流IDIN2开始增加。当Vneg达到目标负电压-0.7V的时候，IDIN2＝ID2＝IDIN1，输出电压Vout发生翻转，即由高电平变为低电平。
在暂时不考虑沟道长度调制的情况下，可以设置第二输入晶体管IN2的沟道宽长比与第一输入晶体管IN1的沟道宽长比具有第一比值，第二晶体管M2的沟道宽长比与第一晶体管M1的沟道宽长比具有第二比值，第二比值等于第一比值，有公式(3)：
其中WIN2是第二输入晶体管IN2的沟道宽度，LIN2是第二输入晶体管IN2的沟道长度，WIN1是第一输入晶体管IN1的沟道宽度，LIN1是第一输入晶体管IN1的沟道长度。
此时Vout可以在Vgs2＝Vgs1的时候发生电平翻转，即Vout的翻转点发生在Vneg＝Vref2-(Vref1-VSS)＝-0.7V的时候。如果将目标负电压设置为其他值，则可以根据目标负电压的值与公式Vneg＝Vref2-(Vref1-VSS)灵活选取第一参考电压Vref1和第二参考电压Vref2的值。
在一些实施例中，可以设置上述第一比值和第二比值均等于1，即第一输入晶体管IN1、第二输入晶体管IN2、第一晶体管M1、第二晶体管M2的沟道宽长比相同。
图4是本公开另一个实施例中电流镜模块的示意图。
参考图4，在比较电路400中，电流镜模块41可以包括：
第一晶体管M1，源极连接所述电源电压VDD，栅极和漏极连接第二节点N2；
第二晶体管M2，源极连接所述电源电压VDD，栅极连接所述第二节点N2，漏极连接第三节点N3；
第三晶体管M3，源极连接所述第二节点N2，漏极连接所述第一节点N1，栅极连接第四节点N4；
第四晶体管M4，源极连接所述第三节点N3，栅极连接所述第四节点N4，漏极连接所述比较电路的输出端Vout；
其中，所述第四节点N4连接外部偏置电压Vbias。外部偏置电压Vbias低于所述电源电压VDD，高于接地电压，用于控制所述第三晶体管M3和所述第四晶体管M4工作在饱和区。
在图4所示实施例中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4均为P型晶体管，第一输入晶体管IN1和第二输入晶体管IN2均为N型晶体管。在其他实施例中，也可以根据电路原理调整晶体管类型。
在图4所示实施例中，设置由第三晶体管M3和第四晶体管M4构成的级联电流镜(cascade current mirror)，可以增加输出端Vout处的等效输出阻抗Rout，进而增加比较电路的增益。此外，由于第四晶体管M4与第二晶体管M2级联，可以保证Vds1＝Vds2，其中Vds1为第一晶体管M1的漏源电压差，Vds2为第二晶体管M2的漏源电压差。在考虑沟道长度调制(channel length modulation)的情况下，可以改善电流匹配，使电流镜像更为准确，从而使得比较电路的输出结果更为准确。
与图3所示实施例原理相仿，在图4所示实施例中，也可以设置第二输入晶体管IN2的沟道宽长比与第一输入晶体管IN1的沟道宽长比具有第一比值，第二晶体管M2的沟道宽长比与第一晶体管M1的沟道宽长比具有第二比值，第四晶体管M4的沟道宽长比与第三晶体管M3的沟道宽长比具有第三比值，第一比值、第二比值、第三比值相等。在一个实施例中，可以设置第一比值、第二比值、第三比值均等于1。
图5是本公开再一个实施例中电流镜模块的示意图。
参考图5，在比较电路500中，电流镜模块51可以包括：
第一晶体管M1，源极连接所述电源电压VDD，栅极和漏极连接第二节点N2；
第二晶体管M2，源极连接所述电源电压VDD，栅极连接所述第二节点N2，漏极连接第三节点N3；
第三晶体管M3，源极连接所述第二节点N2，栅极和漏极均连接所述第一节点N1；
第四晶体管M4，源极连接所述第三节点N3，栅极连接所述第一节点N1，漏极连接所述比较电路的输出端Vout。
在图5所示实施例中，将第三晶体管M3设置为自偏置，可以有效降低图4所示实施例中由于添加外部偏置电压Vbias导致的功耗升高，同时具有增加比较电路等效输出阻抗的效果，也能够提高镜像电流的镜像准确率。
在图5所示实施例中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4均为P型晶体管，第一输入晶体管IN1和第二输入晶体管IN2均为N型晶体管。在其他实施例中，也可以根据电路原理调整晶体管类型。
与图4所示实施例原理相仿，在图5所示实施例中，也可以设置第二输入晶体管IN2的沟道宽长比与第一输入晶体管IN1的沟道宽长比具有第一比值，第二晶体管M2的沟道宽长比与第一晶体管M1的沟道宽长比具有第二比值，第四晶体管M4的沟道宽长比与第三晶体管M3的沟道宽长比具有第三比值，第一比值、第二比值、第三比值相等。在一个实施例中，可以设置第一比值、第二比值、第三比值均等于1。
图6是本公开实施例提供的负电压生成系统的示意图。
参考图6，负电压生成系统600可以包括：
电荷泵61，用于生成目标负电压，输出端连接外部电路。
比较电路62，比较电路62的输入端连接电荷泵61的输出端，比较电路62的输出端连接控制模块63，比较电路62用于检测电荷泵61输出的电压是否达到目标负电压，在电荷泵61输出的电压未达到目标负电压时输出第一电平，在电荷泵61输出的电压达到目标负电压时输出第二电平。
控制模块63，电连接于电荷泵61和比较电路62的输出端，用于根据比较电路62的输出电平控制电荷泵61工作，以使电荷泵61输出目标负电压。
在图6所示实施例中，比较电路62可以为如上所示实施例的任意一种。控制模块63可以通过控制电荷泵61的工作频率、电压大小、电容大小等方式来实现对电荷泵61的输出电压的调节。例如，当比较电路62的输出电压为第一电平(高电平)时，控制电荷泵61降低输出电压；当比较电路62的输出电压为第二电平(低电平)时，控制电荷泵61停止降低电压。
在本公开实施例中，当比较电路62通过如图2～图5所示的实施例实现时，可以控制电荷泵61先输出较高电压，逐渐降低输出电压，直至降至目标负电压。
更进一步地，本公开实施例还提供一种存储器，包括一或多个如上所述的负电压生成系统，或者包括一或多个如上任意实施例所述的比较电路。通过本公开实施例提供的比较电路和负电压生成系统生成目标负电压，可以降低电路功耗，提供输出电压的准确度。当存储器中多个负电压供电方案均使用本公开实施例提供的比较电路、负电压生成系统时，可以有效降低存储器的工作功耗。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。
Claims (12)
1.一种比较电路，其特征在于，输入电压连接输入晶体管的源极，所述输入晶体管包括第一输入晶体管和第二输入晶体管，所述比较电路包括：
第一输入晶体管，栅极连接第一参考电压，源极接地，漏极连接第一节点；
第二输入晶体管，栅极连接第二参考电压，源极连接所述输入电压，漏极连接比较电路的输出端，所述输入电压为负电压，所述第一参考电压等于目标负电压的绝对值，所述第二参考电压为0V；
电流镜模块，输入端连接所述第一节点，输出端连接所述比较电路的输出端，用于在所述第一输入晶体管开启时，将所述第一节点产生的电流镜像到所述比较电路的输出端。
2.如权利要求1所述的比较电路，其特征在于，所述电流镜模块包括：
第一晶体管，栅极和漏极连接所述第一节点，源极连接电源电压；
第二晶体管，栅极连接所述第一节点，源极连接所述电源电压，漏极连接所述比较电路的输出端。
3.如权利要求2所述的比较电路，其特征在于，所述第一晶体管和所述第二晶体管均为P型晶体管，所述第一输入晶体管和所述第二输入晶体管均为N型晶体管。
4.如权利要求2所述的比较电路，其特征在于，所述第二输入晶体管的沟道宽长比与所述第一输入晶体管的沟道宽长比具有第一比值，所述第二晶体管的沟道宽长比与所述第一晶体管的沟道宽长比具有第二比值，所述第二比值等于所述第一比值。
5.如权利要求4所述的比较电路，其特征在于，所述第一比值和所述第二比值均等于1。
6.如权利要求1所述的比较电路，其特征在于，所述电流镜模块包括：
第一晶体管，源极连接电源电压，栅极和漏极连接第二节点；
第二晶体管，源极连接所述电源电压，栅极连接所述第二节点，漏极连接第三节点；
第三晶体管，源极连接所述第二节点，漏极连接所述第一节点，栅极连接第四节点；
第四晶体管，源极连接所述第三节点，栅极连接所述第四节点，漏极连接所述比较电路的输出端；
其中，所述第四节点连接外部偏置电压。
7.如权利要求6所述的比较电路，其特征在于，所述外部偏置电压低于所述电源电压，高于接地电压，用于控制所述第三晶体管和所述第四晶体管工作在饱和区。
8.如权利要求1所述的比较电路，其特征在于，所述电流镜模块包括：
第一晶体管，源极连接电源电压，栅极和漏极连接第二节点；
第二晶体管，源极连接所述电源电压，栅极连接所述第二节点，漏极连接第三节点；
第三晶体管，源极连接所述第二节点，栅极和漏极均连接所述第一节点；
第四晶体管，源极连接所述第三节点，栅极连接所述第一节点，漏极连接所述比较电路的输出端。
9.如权利要求6~8任一项所述的比较电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管均为P型晶体管，所述第一输入晶体管和所述第二输入晶体管均为N型晶体管。
10.如权利要求6~8任一项所述的比较电路，其特征在于，所述第二输入晶体管的沟道宽长比与所述第一输入晶体管的沟道宽长比具有第一比值，所述第二晶体管的沟道宽长比与所述第一晶体管的沟道宽长比具有第二比值，所述第四晶体管的沟道宽长比与所述第三晶体管的沟道宽长比具有第三比值，所述第一比值、所述第二比值、所述第三比值相等。
11.如权利要求10所述的比较电路，其特征在于，所述第一比值、所述第二比值、所述第三比值均等于1。
12.一种负电压生成系统，其特征在于，包括：
电荷泵，用于生成目标负电压，输出端连接外部电路；
如权利要求1~11任一项所述的比较电路，所述比较电路的输入端连接所述电荷泵的输出端，所述比较电路的输出端连接控制模块，所述比较电路用于检测所述电荷泵输出的电压是否达到所述目标负电压，在所述电荷泵输出的电压未达到所述目标负电压时输出第一电平，在所述电荷泵输出的电压达到所述目标负电压时输出第二电平；
控制模块，电连接于所述电荷泵和所述比较电路的输出端，用于根据比较电路的输出电平控制所述电荷泵工作，以使所述电荷泵输出所述目标负电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110501634.5A CN115309231B (zh) | 2021-05-08 | 2021-05-08 | 比较电路与负电压生成系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110501634.5A CN115309231B (zh) | 2021-05-08 | 2021-05-08 | 比较电路与负电压生成系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115309231A CN115309231A (zh) | 2022-11-08 |
| CN115309231B true CN115309231B (zh) | 2024-05-10 |
Family
ID=83854247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110501634.5A Active CN115309231B (zh) | 2021-05-08 | 2021-05-08 | 比较电路与负电压生成系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115309231B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1219032A (zh) * | 1997-11-17 | 1999-06-09 | 日本电气株式会社 | 使用参考电压产生负电压 |
| CN1808323A (zh) * | 2004-12-30 | 2006-07-26 | 中国台湾积体电路制造股份有限公司 | 自我补偿的电压调节器、升压电路及其电压调节方法 |
| CN101153880A (zh) * | 2006-09-30 | 2008-04-02 | 台湾类比科技股份有限公司 | 负电压检测器 |
| CN101764605A (zh) * | 2008-12-23 | 2010-06-30 | 北京芯技佳易微电子科技有限公司 | 负电压电平切换电路 |
| KR20100078223A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 음 전압 감지 회로 |
| JP2010176258A (ja) * | 2009-01-28 | 2010-08-12 | Hitachi Ulsi Systems Co Ltd | 電圧発生回路 |
| CN102647082A (zh) * | 2012-04-24 | 2012-08-22 | 上海宏力半导体制造有限公司 | 负电压产生电路 |
| CN110134171A (zh) * | 2019-04-10 | 2019-08-16 | 普冉半导体（上海）有限公司 | 一种负电压跟随电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7692480B2 (en) * | 2008-07-06 | 2010-04-06 | International Business Machines Corporation | System to evaluate a voltage in a charge pump and associated methods |
| WO2010032589A1 (ja) * | 2008-09-17 | 2010-03-25 | 旭化成エレクトロニクス株式会社 | チャージ・ポンプ回路及び半導体集積回路 |
-
2021
- 2021-05-08 CN CN202110501634.5A patent/CN115309231B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1219032A (zh) * | 1997-11-17 | 1999-06-09 | 日本电气株式会社 | 使用参考电压产生负电压 |
| CN1808323A (zh) * | 2004-12-30 | 2006-07-26 | 中国台湾积体电路制造股份有限公司 | 自我补偿的电压调节器、升压电路及其电压调节方法 |
| CN101153880A (zh) * | 2006-09-30 | 2008-04-02 | 台湾类比科技股份有限公司 | 负电压检测器 |
| CN101764605A (zh) * | 2008-12-23 | 2010-06-30 | 北京芯技佳易微电子科技有限公司 | 负电压电平切换电路 |
| KR20100078223A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 음 전압 감지 회로 |
| JP2010176258A (ja) * | 2009-01-28 | 2010-08-12 | Hitachi Ulsi Systems Co Ltd | 電圧発生回路 |
| CN102647082A (zh) * | 2012-04-24 | 2012-08-22 | 上海宏力半导体制造有限公司 | 负电压产生电路 |
| CN110134171A (zh) * | 2019-04-10 | 2019-08-16 | 普冉半导体（上海）有限公司 | 一种负电压跟随电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115309231A (zh) | 2022-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10503189B1 (en) | Voltage regulator and dynamic bleeder current circuit | |
| US10454466B1 (en) | Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages | |
| EP0372956A1 (en) | Constant current source circuit | |
| US20070222502A1 (en) | Semiconductor apparatus | |
| US6380799B1 (en) | Internal voltage generation circuit having stable operating characteristics at low external supply voltages | |
| CN108599544B (zh) | 应用于dc-dc变换器的高压使能电路 | |
| US9882487B2 (en) | Voltage regulator having wide common voltage operating range and operating method thereof | |
| KR20160115947A (ko) | 버퍼 회로들 및 방법들 | |
| US9360877B2 (en) | Negative voltage regulation circuit and voltage generation circuit including the same | |
| US7750723B2 (en) | Voltage generation circuit provided in a semiconductor integrated device | |
| US10826386B2 (en) | Multi-stage charge pump regulation architecture | |
| US6979983B2 (en) | Voltage regulator | |
| EP1563507B1 (en) | Cascode amplifier circuit for producing a fast, stable and accurate bit line voltage | |
| USRE47432E1 (en) | Output stage circuit | |
| CN115309231B (zh) | 比较电路与负电压生成系统 | |
| US20170033687A1 (en) | Low Power Voltage Regulator | |
| CN109643137B (zh) | 低压参考电流电路 | |
| CN111831046B (zh) | 输出级电路及其稳压器 | |
| US10877504B2 (en) | Low-voltage reference current circuit | |
| US11320851B1 (en) | All-MOSFET voltage reference circuit with stable bias current and reduced error | |
| JP2001229676A (ja) | 集積回路 | |
| EP4286977A1 (en) | Fast-transient buffer | |
| US10634712B2 (en) | Current sensing circuit for sensing current flowing through load switch | |
| US20240231401A1 (en) | CONSTANT VOLTAGE GENERATOR CIRCUIT OPERATING AT LOW VOLTAGE POTENTIAL DIFFERENCE BETWEEN INPUT VOLTAGE AND OUTPUT VOLTAGE (as amended) | |
| US20210218391A1 (en) | Comparator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |