CN100411342C - 无线电收发机、数据传输控制装置及电子设备 - Google Patents
无线电收发机、数据传输控制装置及电子设备 Download PDFInfo
- Publication number
- CN100411342C CN100411342C CNB2005101128107A CN200510112810A CN100411342C CN 100411342 C CN100411342 C CN 100411342C CN B2005101128107 A CNB2005101128107 A CN B2005101128107A CN 200510112810 A CN200510112810 A CN 200510112810A CN 100411342 C CN100411342 C CN 100411342C
- Authority
- CN
- China
- Prior art keywords
- signal line
- differential signal
- downstream
- data
- upstream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 title claims description 82
- 238000011144 upstream manufacturing Methods 0.000 claims abstract description 139
- 230000005540 biological transmission Effects 0.000 claims abstract description 129
- 238000012360 testing method Methods 0.000 claims description 30
- 230000001052 transient effect Effects 0.000 claims description 3
- 108091007495 Domain Preceding Ubl2 and PL2 pro Proteins 0.000 abstract description 21
- GADIKQPUNWAMEB-UHFFFAOYSA-N methyl 4-ethyl-6,7-dimethoxy-9H-pyrido[5,4-b]indole-3-carboxylate Chemical compound N1C2=CC(OC)=C(OC)C=C2C2=C1C=NC(C(=O)OC)=C2CC GADIKQPUNWAMEB-UHFFFAOYSA-N 0.000 abstract description 19
- 230000015654 memory Effects 0.000 description 16
- 238000012545 processing Methods 0.000 description 15
- 238000012217 deletion Methods 0.000 description 14
- 230000037430 deletion Effects 0.000 description 14
- 238000009826 distribution Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000004088 simulation Methods 0.000 description 6
- 238000013519 translation Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000013016 damping Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 2
- 101100138677 Arabidopsis thaliana NPF8.1 gene Proteins 0.000 description 1
- 101100031674 Arabidopsis thaliana NPF8.3 gene Proteins 0.000 description 1
- 101000772461 Arabidopsis thaliana Thioredoxin reductase 1, mitochondrial Proteins 0.000 description 1
- 101000772460 Arabidopsis thaliana Thioredoxin reductase 2 Proteins 0.000 description 1
- 101000591392 Leishmania infantum Probable flavin mononucleotide-dependent alkene reductase Proteins 0.000 description 1
- 102000017921 NTSR1 Human genes 0.000 description 1
- 102000017938 NTSR2 Human genes 0.000 description 1
- 101150059273 PTR1 gene Proteins 0.000 description 1
- 101100262635 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBR1 gene Proteins 0.000 description 1
- 101100235787 Schizosaccharomyces pombe (strain 972 / ATCC 24843) pim1 gene Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000007799 cork Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 101150114015 ptr-2 gene Proteins 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 101150072471 rdp1 gene Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供了一种无线电收发机等，其可以以小规模的结构实现通过上游端口的数据传输和通过下游端口的数据传输。其中，无线电收发机包括：上游用差动信号线DPUP、DMUP；下游用差动信号线DPDW、DMDW；公用差动信号线DPCM、DMCM；第一发送驱动器(42)，其输出与DPUP、DMUP连接；第二发送驱动器(43)，其输出与DPDW、DMDW连接；开关电路(60)，在上游侧连接时，将发送驱动器(42)与逻辑电路(20)连接，在下游侧连接时，将发送驱动器(43)与逻辑电路(20)连接；开关电路(62)，在上游侧连接时，将DPUP、DMUP与DPCM、DMCM连接，在下游侧连接时，将DPDW、DMDW与DPCM、DMCM连接；第三发送驱动器(48)，与DPCM、DMCM连接。
Description
技术领域
本发明涉及无线电收发机、数据传输控制装置及电子设备。
背景技术
近年来，USB2.0等高速串行传输接口备受注目。作为实现该高速串行接口的无线电收发机结构有多种现有技术(特开2002-343864号公报)。
在USB中，个人计算机(以下，简称PC)等主机的下游端口和便携式电子设备等装置(外围设备)的上游端口通过USB电缆连接，进行主机和装置之间的数据传输。因此，在装置侧的数据传输控制装置中只设置上游端口是非常普通的。在这样只设置了上游端口的情况下，无法使作为装置的便携式电子设备作为主机动作，进行数据传输。
这时，如果在数据传输控制装置中同时设置上游端口和下游端口，则可以使作为装置的便携式电子设备作为主机动作，进行数据传输。但是，在数据传输控制装置中同时设置上游端口和下游端口，又会使数据传输控制装置或其无线电收发机的电路规模变大，导致产品的高成本化等问题。
发明内容
为解决上述技术问题，本发明的目的在于提供一种无线电收发机、数据传输控制装置及电子设备，其可以利用小规模的结构实现通过上游端口的数据传输和通过下游端口的数据传输。
本发明涉及一种用于数据传输的无线电收发机，其包括：上游用差动信号线，与上游端口连接；下游用差动信号线，与下游端口连接；公用差动信号线，由所述上游端口和所述下游端口共享；第一发送驱动器，用于第一传输模式，其输出与所述上游用差动信号线连接；第二发送驱动器，用于所述第一传输模式，其输出与所述下游用差动信号线连接；第一开关电路，在上游侧连接时，所述第一发送驱动器的输入与输出发送数据的逻辑电路的输出连接，在下游侧连接时，所述第二发送驱动器的输入与所述逻辑电路的输出连接；第二开关电路，在上游侧连接时，所述上游用差动信号线与所述公用差动信号线连接，在下游侧连接时，所述下游用差动信号线与所述公用差动信号线连接；第三发送驱动器，用于比所述第一传输模式还要低速的第二传输模式，其输出与所述公用差动信号线连接。
根据本发明，在上游侧连接时，通过第一发送驱动器，进行第一传输模式下的数据发送，其中，第一发送驱动器的输出与上游用差动信号线连接。此外，通过第三发送驱动器进行第二传输模式下的数据发送，其中，第三发送驱动器的输出通过公用差动信号线和第二开关电路与上游用差动信号线连接。
另一方面，在下游侧连接时，通过第二发送驱动器进行第一传输模式下的数据发送，其中，第二发送驱动器的输出与下游用差动信号线连接。此外，通过第三发送驱动器进行第二传输模式下的数据发送，其中，第三发送驱动器的输出通过公用差动信号线和第二开关电路与下游用差动信号线连接。
这样，在本发明中，一方面，关于高速的第一传输模式用第一、第二的发送驱动器，不是共享而是分别设置；另一方面，关于低速的第二传输模式用第三发送驱动器，则是在下游侧连接时和在上游侧连接时共享。这样，可以在维持信号特性品质的同时使无线电收发机小规模化。
此外，在本发明中还可以包括：差动接收机，用于所述第一传输模式，其输入与所述公用差动信号线连接；检测电路，其输入与所述公用差动信号线连接，检测差动信号的数据的有效、无效。
此外，本发明涉及一种无线电收发机，用于数据传输，其包括：上游用差动信号线，与上游端口连接；下游用差动信号线，与下游端口连接；公用差动信号线，由所述上游端口和所述下游端口共享；第一发送驱动器，用于第一传输模式，其输出与所述上游用差动信号线连接；第二发送驱动器，用于所述第一传输模式，其输出与所述下游用差动信号线连接；第一开关电路，在上游侧连接时，所述第一发送驱动器的输入与输出发送数据的逻辑电路的输出连接，在下游侧连接时，所述第二发送驱动器的输入与所述逻辑电路的输出连接；第二开关电路，在上游侧连接时，所述上游用差动信号线与所述公用差动信号线连接，在下游侧连接时，所述下游用差动信号线与所述公用差动信号线连接；差动接收机，用于所述第一传输模式，其输入与所述公用差动信号线连接；检测电路，其输入与所述公用差动信号线连接，检测差动信号的数据的有效、无效。
根据本发明，在上游侧连接时，通过第一发送驱动驱动器进行第一传输模式下的数据发送，其中，第一发送驱动器的输出与上游用差动信号线连接。此外，通过差动接收机和检测电路进行第一传输模式下的数据接收或数据的有效·无效的检测处理，其中，差动接收机用于第一传输模式，其输入通过公用差动信号线以及第二开关电路与上游用差动信号线连接。
另一方面，在下游侧连接时，通过第二发送驱动器进行第一传输模式下的数据发送，其中，第二发送驱动器的输出与下游用差动信号线连接。此外，通过差动接收机和检测电路进行第一传输模式下的数据接收或数据的有效·无效的检测处理，其中，差动接收机用于第一传输模式，其输入通过公用差动信号线以及第二开关电路与下游用差动信号线连接。
这样，在本发明中，一方面，关于第一传输模式用第一、第二的发送驱动器，不是共享而是分别设置；另一方面，第一传输模式用差动接收机、检测电路，则是在下游侧连接时和在上游侧连接时共享。这样，可以在维持发送接收性能的同时使无线电收发机小规模化。
此外，在本发明中，还可以包括：第一、第二单端接收机，用于比所述第一传输模式还要低速的第二传输模式，分别与所述上游用差动信号线的正侧信号线、负侧信号线连接；第三、第四单端接收机，用于第二传输模式，分别与所述下游用差动信号线的正侧信号线、负侧信号线连接。
此外，在本发明中，还可以包括第一、第二单端接收机，用于比所述第一传输模式还要低速的第二传输模式，分别与所述公用差动信号线的正侧信号线、负侧信号线连接。
此外，在本发明中，还可以包括差动接收机，用于比所述第一传输模式还要低速的第二传输模式，其输入与所述公用差动信号线连接。
此外，在本发明中，当检测出第二电子设备连接向所述下游端口时，所述第一、第二开关电路可以切换到下游侧连接。
这样，当检测出第二电子设备连接向所述下游端口时，可以优先将第一、第二开关电路切换到下游侧连接，进行通过下游端口的数据传输。
此外，本发明涉及一种数据传输控制装置，其包括：上述任一项所述的无线电收发机；装置控制器，进行作为装置的数据传输控制；主机控制器，进行作为主机的数据传输控制；第一选择器，用于进行以下切换控制：在上游侧连接时，将所述无线电收发机与所述装置控制器连接，在下游侧连接时，将所述无线电收发机与所述主机控制器连接。
这样，可以在下游侧连接时和上游侧连接时共享无线电收发机，从而实现数据传输控制装置的小规模化。
此外，在本发明中，还可以包括：数据缓冲器，暂时存储传输数据；第二选择器，用于进行以下切换控制：在上游侧连接时，使所述数据缓冲器与所述装置控制器连接，在下游侧连接时，使所述数据缓冲器与所述主机控制器连接。
这样，可以在下游侧连接时和上游侧连接时共享数据缓冲器，从而实现数据传输控制装置的小规模化。
此外，本发明涉及一种电子设备，其包括：上述任一项所述的数据传输控制装置；所述上游端口；所述下游端口。
附图说明
图1示出数据传输控制装置的比较例。
图2示出本实施例的数据传输控制装置的结构例。
图3示出本实施例的数据传输控制装置的变形例。
图4示出本实施例的数据传输控制装置的变形例。
图5示出本实施例的无线电收发机的结构例。
图6示出本实施例的无线电收发机的变形例。
图7示出本实施例的无线电收发机的变形例。
图8示出HS发送驱动器的结构例。
图9示出HS发送驱动器的其他结构例。
图10示出缓冲电路的结构例。
图11(A)(B)是FS发送电路的结构例和真值表。
图12示出差动接收机的结构例。
图13示出单端接收机的结构例。
图14示出检测电路的结构例。
图15(A)(B)示出本实施例的电子设备的结构例。
图16示出连接器形状的例子。
图17是电子设备的连接方法的说明图。
图18示出本实施例的详细的处理例。
具体实施方式
下面，对本发明的优选实施例进行详细说明。另外，以下描述的本实施例，不是对记载在权利要求范围内的本发明内容的不当限定。而且本实施例中所描述的全部构成，不一定是本发明所要解决的技术问题的必要构成要件。
1.上游端口、下游端口
在USB中，通常在内装于装置侧的数据传输控制装置中只设置上游端口。如果象这样只设置上游端口，则无法使便携式电子设备作为主机动作、进行数据传输。
在这种情况下，如果在装置侧的数据传输控制装置中不只设置上游端口也设置下游端口，则可以作为主机进行数据传输。
但是，如图1的比较例所示，如果同时设置上游端口和下游端口，则不仅需要上游用的无线电收发机12、数据缓冲器102，还需要下游用的无线电收发机14、数据缓冲器104。这样，就存在电路规模变大，产品成本提高的问题。
2.数据传输控制装置的结构
图2示出了可以解决上述问题的本实施例的数据传输控制装置的结构例。该数据传输控制装置包括：无线电收发机10；装置控制器70；主机控制器80；选择器90、92；数据缓冲器(FIFO)100。此外，也可以是省略其中一部分的结构。
无线电收发机10(双重无线电收发机)是用于利用差动信号线(DP、DM)发送接收USB(广义上的串行总线)的数据的电路，包括：逻辑电路20，作为USB的逻辑层电路的一部分；以及作为物理层电路(PHY)的模拟前置电路40。以USB2.0为例，该无线电收发机10可以采用遵照UTMI(USB2.0 Transceiver MacrocellInterface)方法的电路。
无线电收发机10所包括的逻辑电路20进行以下工作：EOP(End Of Packet)的生成·删除；SYNC(SYNChronization)的生成·删除；NRZI编码(编码化)；NRZI译码(译码化)；位填充(位插入)；位非填充(位删除)；串行/并行变换；并行/串行变换；差动信号的行状态(J、K、SE0等)的生成·检测等。
无线电收发机10所包括的模拟前置电路40(发送接收电路)包括用于在FS(Full Speed)模式或HS(High Speed)模式下进行发送接收的发送驱动器、接收机、检测电路等。即、包括进行以下工作的模拟电路：通过驱动(电流驱动)差动信号线进行的数据发送；利用差动信号线的数据接收；差动信号的数据的有效·无效检测；差动信号线的连接检测；差动信号线的负载控制等。
在USB中，通过采用了DP(Data+)和DM(Data-)的差动信号发送接收数据。而且，在USB2.0中，将HS模式(广义上的第一传输模式)和FS模式(广义上的第二传输模式)定义为传输模式。HS模式是由USB2.0重新定义的传输模式。FS模式是现有技术USB1.1中已经定义的传输模式，无线电收发机10可以在这两种传输模式下进行数据的发送接收。
此外，在本实施例中，数据传输控制装置同时包括上游端口UPPT(广义上的第一端口)和下游端口DWPT(广义上的第二端口)。而且，无线电收发机10形成为双重无线电收发机，其可以进行通过该上游端口UPPT发送接收数据，也可以进行通过下游端口DWPT发送接收数据。
装置控制器70、主机控制器80是用于控制通过USB(串行总线)的数据传输的传输控制器。具体地说，进行事务处理层或链路层等的数据传输控制。而且，装置控制器(外围控制器)70进行作为装置(外围设备)的数据传输控制，主机控制器80进行作为主机的数据传输控制。例如，当第二电子设备(主机)与上游端口UPPT连接时，装置控制器70控制通过UPPT的与第二电子设备之间的数据传输。另一方面，当第二电子设备(装置)与下游端口DWPT连接时，主机控制器80控制通过DWPT的与第二电子设备之间的数据传输。
装置控制器70所包括的SIE(Serial Interface Engine)72或主机控制器80所包括的主机SIE 82进行包控制处理、事务管理处理、挂起·复原控制处理。
装置控制器70所包括的端点管理电路74进行端点的管理处理。具体地说，进行以下工作：在数据缓冲器100确保端点区域；进行端点号的管理·识别；以及端点区域的FIFO控制等。主机控制器80包括的管道(导管，pipe)管理电路84进行管道(IRP、I/O请求包)的管理处理。具体地说，进行以下工作：在数据缓冲器100确保管道区域；进行管道号的管理·识别；管道区域的FIFO控制等。此外，管道区域是指与装置的端点一对一对应、确保于数据缓冲器100中的区域。
选择器90(第一选择器)进行切换控制，该切换控制用于在上游侧连接时(通过上游端口进行数据传输时)，将无线电收发机10连接在装置控制器70侧，在下游端口侧连接时(通过下游端口进行数据传输时)，将无线电收发机10连接在主机控制器80侧。此外，选择器92(第二选择器)进行切换控制，该切换控制用于在上游侧连接时，将数据缓冲器100连接在装置控制器70侧，在下游端口侧连接时，将数据缓冲器100连接在主机控制器80侧。
数据缓冲器100(FIFO，包缓冲)用于暂时存储(缓冲)通过USB(串行总线)传输来的数据(发送数据、接收数据、包)。该数据缓冲器100可以通过RAM(Random Access Memory)等存储器实现。
根据图2的结构，当对方的电子设备(第二电子设备)连接于上游端口UPPT时，选择器90将无线电收发机10和装置控制器70连接；选择器92将装置控制器70和数据缓冲器100连接。而且，装置控制器70控制通过UPPT的上游方向上的数据传输。即、进行作为USB的装置(外围设备)的数据传输控制。这时，在数据缓冲器100中确保端点区域，将接收数据或者应该发送的数据暂时存储在各端点区域中。装置控制器70控制各端点区域和对方的电子设备(主机)之间的数据传输，其中，各端点区域被确保在数据缓冲器100中，对方的电子设备与上游端口UPPT连接。
另一方面，当对方的电子设备连接于下游端口DWPT时，选择器90将无线电收发机10和主机控制器80连接，选择器92将主机控制器80和数据缓冲器100连接。而且，主机控制器80控制通过DWPT的下游方向上的数据传输。即、进行作为USB的主机的数据传输控制。这时，在数据缓冲器100中确保管道(IRP)区域，将接收数据或者应该发送的数据暂时存储在各管道区域中。主机控制器80控制各管道区域和对方的电子设备(装置)的各端点之间的数据传输，其中，各管道区域被确保在数据缓冲器100中，对方的电子设备与下游端口DWPT连接。
此外，如后所述，在本实施例中无线电收发机10形成为兼备上游用无线电收发机和下游用无线电收发机两种功能的双重无线电收发机。即、当对方的电子设备与上游端口UPPT连接、选择器90将无线电收发机10和装置控制器70连接时，无线电收发机10进行内部的开关电路的切换控制，从而发挥作为上游用无线电收发机的功能。这样，可以实现在上游方向上的数据的发送接收。另一方面，当对方的电子设备与下游端口DWPT连接、选择器90将无线电收发机10和主机控制器80连接时，无线电收发机10进行内部的开关电路的切换控制，从而发挥作为下游用无线电收发机的功能。这样，可以实现在下游方向上的数据的发送接收。
与图2的本实施例不同，在图1说明的比较例中没有设置选择器90、92。此外，也不是双重无线电收发机结构，而是分别设置了上游用无线电收发机12和下游用无线电收发机14。而且，数据缓冲器也不是由装置控制器70和主机控制器80共享，而是设置了上游用数据缓冲器102和下游用数据缓冲器104。换言之，图1的比较例是分别独立设置了下游用数据传输控制装置和上游用数据传输控制装置的结构。
但是，在图1的比较例中，在分别设置了上游用无线电收发机12和下游用无线电收发机14的同时，还分别设置了上游用数据缓冲器102和下游用数据缓冲器104，因此，造成了电路的大规模化。即、由于其结构是重复设置了本应共享的电路，所以，产生了无用的电路部分。
针对于此，在图2的本实施例中，形成了由装置控制器70和主机控制器80共享无线电收发机10和数据缓冲器100的结构，因此，可以减少无用的电路部分，实现电路的小规模化、产品的低成本化。
此外，本实施例的数据传输控制装置并不仅限于图2的结构，可以进行各种变化。例如，如图3的本实施例的变形例所示，也可以是一方面，可以共享无线电收发机10，另一方面，关于数据缓冲器则是分别设置了上游用数据缓冲器102和下游用数据缓冲器104。即、在图3中没有设置图2的选择器92。
在图3的结构下，在上游侧连接时，端点管理电路74在上游用数据缓冲器102中确保端点区域。而且，装置控制器70控制各端点区域和对方的电子设备(主机)之间的数据传输，其中，各端点区域确保在上游用数据缓冲器102中，对方的电子设备与上游端口UPPT连接。另一方面，在下游侧连接时，管道管理电路84在下游用数据缓冲器104中确保管道区域。而且，主机控制器80控制各管道区域和对方的电子设备(装置)的各端点之间的数据传输，其中，各管道区域确保在下游用数据缓冲器104中，对方的电子设备与下游端口DWPT连接。
此外，在图2中，在无线电收发机10和选择器90之间、选择器90和装置控制器70以及主机控制器80之间、装置控制器70以及主机控制器80和选择器92之间、选择器92和数据缓冲器100之间也可以设置其他的电路块。
例如，在图4的本实施例的变形例中，在选择器92和数据缓冲器100之间设置了缓冲控制器94。此外，端点&管道管理电路96设置在缓冲控制器94内。此外，在上游侧连接时，端点&管道管理电路96在数据缓冲器100中确保端点区域，装置控制器70控制数据传输，该数据传输是利用被确保的端点区域进行的。另一方面，在下游侧连接时，端点&管道管理电路96在数据缓冲器100中确保管道区域，主机控制器80控制利用被确保的管道区域进行的数据传输。如果是如图4所示的结构，则可以共享图2的端点管理电路74、管道管理电路84的重复的电路部分，因此，可以进一步实现电路的小规模化。
3.无线电收发机的结构
图5示出了本实施例的无线电收发机10(双重无线电收发机)的结构例。此外，本实施例的无线电收发机不需要包括图5的所有结构要件，也可以省略其中一部分。
无线电收发机10包括逻辑电路20和模拟前置电路40。逻辑电路20包括：EOP生成·删除电路22、SYNC生成·删除电路23、NRZI编码器24、NRZI译码器25、位填充电路26、位非填充电路27、并行/串行变换电路28、串行/并行变换电路29、取样时钟生成电路(DLL)31。此外，也可以省略其中一部分。
EOP生成·删除电路22在发送时生成EOP(End Of Packet)、进行添加的处理，在接收时检测EOP、进行删除的处理。SYNC生成·删除电路23在发送时生成SYNC(同步代码)、进行添加的处理，在接收时检测SYNC、进行删除的处理。
NRZI编码器24在发送时进行NRZI(Non Return to Zero Invert)方式的数据编码处理。NRZI译码器25在接收时进行NRZI的编码数据的译码处理。
在NRZI编码器中，当元数据的位是“1”(第一信号电平)时，维持以前的信号电平，当元数据的位是“0”(第二信号电平)时反转以前的信号电平。因此，当在元数据排列“0”的位时，编码后的数据是信号电平对应各位进行变化。但是，当在元数据排列“1”的位时，编码后的数据的信号电平长时间持续不变状态，并且，同步发生偏离的问题。
因此，位填充电路26在发送信息时进行位插入处理(以第一信号电平的位只是规定个数连续为条件，插入第二信号电平的位的处理)。具体地说，如果“1”的位连续六次，在其后插入“0”的位。此外，位非填充电路27在接收信息时，进行位删除处理(删除以第一信号电平的位只是规定个数连续为条件插入第二信号电平的位的处理)。具体地说，当六个“1”的位连续、在其后插入了“0”的位时，删除该“0”的位。
并行/串行变换电路28在发送信息时，进行将应该发送的并行数据变换为串行数据的处理。此外，串行/并行变换电路29在接收信息时，进行将接收的串行数据变换为并行数据的处理。这样，可以实现利用差动信号线的串行传输。
此外，串行/并行变换电路29不仅具有串行/并行变换功能，还具有弹性缓冲的功能，该弹性缓冲是用于吸收内部装置(数据传输控制装置)和连接于USB的外部装置之间的时钟频率差(时钟漂移)等。
此外，EOP生成·删除电路22、SYNC生成·删除电路23、NRZI编码器24、NRZI译码器25、位填充电路26、位非填充电路27是例如以60MHZ等进行动作的低速逻辑电路。另一方面，并行/穿行变换电路28、串行/并行变换电路29、取样时钟生成电路(DLL)31是例如以480MHZ等进行动作的高速逻辑电路。
模拟前置电路40包括与上游端口UPPT连接的上游用差动信号线DPUP、DMUP以及与下游端口DWPT连接的下游用差动信号线DPDW、DMDW。此外，还包括由上游端口UPPT和下游端口DWPT共享的公用差动信号线DPCM、DMCM。
此外，模拟前置电路40包括：HS发送驱动器42、43；单端接收机44、45、46、47；FS发送驱动器48、FS差动接收机50、HS差动接收机52；检测电路54、56；工作电路58、开关电路60、62。
HS发送驱动器42(广义上的第一发送驱动器)是其输出与上游用差动信号线DPUP、DMUP连接的HS模式(第一传输模式)用驱动器(电流驱动器)。HS发送驱动器43(广义上的第二发送驱动器)是其输出与下游用差动信号线DPDW、DMDW连接的HS模式用驱动器。通过这些HS发送驱动器42、43可以实现以480MHZ发送串行数据。
具体地说，HS发送驱动器42通过开关电路60从前级的逻辑电路20接收差动的发送数字信号(正侧数字信号和负侧数字信号)，电流驱动差动信号线DPUP、DMUP。此外，HS发送驱动器43通过开关电路60从前级的逻辑电路20接收差动的发送数字信号，电流驱动差动信号线DPDW、DMDW。即、HS发送驱动器42、43以一定的电流值驱动差动信号线，从而生成USB的J状态或K状态。此外，HS发送驱动器42、43基于来自逻辑电路20的控制信号，进行其输出启动控制或电流驱动的控制。
单端(Singl ended)接收机44、45是分别连接于上游用正侧信号线DPUP、负侧信号线DMUP的FS模式(第二传输模式)用接收机。单端接收机44、45放大DPUP、DMUP的信号，并向逻辑电路20输出。通过使用这些单端接收机44、45，可以实现DPUP、DMUP的线路状态的监控。
单端接收机46、47是分别连接于下游用正侧信号线DPDW、负侧信号线DMDW的FS模式用接收机。单端接收机46、47放大DPDW、DMDW的信号，并向逻辑电路20输出。通过使用这些单端接收机46、47，可以实现DPDW、DMDW的线路状态的监控。
FS发送驱动器48(广义上的第三发送驱动器)是其输出与公用差动信号线DPCM、DMCM连接的FS模式(第二传输模式)用发送驱动器。通过该FS发送驱动器48驱动(电压驱动)差动信号线，从而可以通过USB发送FS模式下的12MHZ的串行数据。此外，在FS发送驱动器48的输出设置衰减电阻(终止电阻)。然后，FS发送驱动器48在HS模式中，将SE0(正侧、负侧输出双方都是低电平)作为HS终止进行输出。
FS差动接收机50是FS模式用差动接收机，其输入连接在公用差动信号线DPCM、DMCM。该FS差动接收机50通过放大由差动信号线输入的差动信号，可以通过USB接收FS模式下的12MHZ的串行数据。
HS差动接收机52是HS模式(第一传输模式)用差动接收机，其输入连接在公用差动信号线DPCM、DMCM。该HS差动接收机52放大通过差动信号线输入的差动信号，从而可以通过USB接收HS模式中的480MHZ的串行数据。该HS差动接收机52不仅在接收普通数据时使用，在接收线性调频脉冲时也可以使用。
检测电路54(发送包络检测器、静噪电路)是检测差动信号的数据有效、无效的电路，并进行检测处理，该检测处理用于区别480MHZ的串行数据和噪声。具体地说，当差动信号的振幅超过静噪的阈值时，检测出数据有效。当由该检测电路54检测出差动信号的数据有效时，启动来自HS差动接收机52的接收数字信号向逻辑电路20的输出。
检测电路56(断路·包络检测器)是检测HS模式的主机动作时USB(USB电缆)的断路的电路。具体地说，当差动信号的振幅为规定电压以上时，检测出断路。此外，在FS模式时，可以利用单端接收机检测出断路。此外，在装置动作时，可以通过监控VBUS检测断路。
工作电路58是用于负载正侧的差动信号线的电路，由负载电阻RU和开关SWU构成。此外，在负侧的差动信号线上设置了虚拟电路(电阻RD、开关SWD)。
在上游侧连接时，开关电路60(第一开关电路。模拟开关电路)连接上游用HS发送驱动器42的输入和逻辑电路20(发送数字信号的输出电路)的输出。另一方面，在下游侧连接时，连接下游用HS发送驱动器43的输入和逻辑电路20的输出。即、在上游侧连接时，开关SW1切换到UPPT一侧，所谓上游侧连接是对方的电子设备(第二电子设备)与UPPT连接；在下游侧连接时，开关SW1切换到DWPT一侧，所谓下游侧连接是对方的电子设备与DWPT连接。
在上游侧连接时，开关电路62(第二开关电路。模拟开关电路)连接上游用差动信号线DPUP、DMUP和公用差动信号线DPCM、DMCM。另一方面，在下游侧连接时，连接下游用差动信号线DPDW、DMDW和公用差动信号线DPCM、DMCM。即、在上游侧连接时，开关SW2、SW3切换到UPPT一侧，在下游侧连接时，开关SW2、SW3切换到DWPT一侧。
此外，当检测出对方的电子设备(第二电子设备)连接向下游端口DWPT时，开关电路60、62切换为下游连接。具体地说，优先检测对方的电子设备连接向下游端口DWPT，当检测出对方的电子设备连接向下游端口DWPT时，开关SW1、SW2、SW3切换到下游一侧。然后，当未检测出对方的电子设备连接向DWPT时，检测对方的电子设备连接向上游端口UPPT。然后，当检测出对方的电子设备连接向上游端口UPPT时，开关SW1、SW2、SW3切换到上游一侧。
4.HS发送驱动器的非共享、FS发送驱动器的共享
如图5所示，在本实施例中，一方面，关于高速HS发送驱动器42、43(第一、第二发送驱动器)，是分别设置而不是共享，另一方面，关于低速FS发送驱动器48，则是在上游侧连接时和下游侧连接时共享。
具体地说，分别设置HS发送驱动器42和HS发送驱动器43，而不是共享，还设置了开关电路60，其中，HS发送驱动器42是其输出连接在DPUP、DMUP，HS发送驱动器43是其输出连接在差动信号线DPDW、DMDW。然后，在上游侧连接时，逻辑电路20的输出和HS发送驱动器42的输入通过开关电路60连接，由HS发送驱动器42驱动DPUP、DMUP，进行上游方向上的HS数据发送。此外，在下游侧连接时，逻辑电路20的输出和HS发送驱动器43的输入通过开关电路60连接，由HS发送驱动器43驱动DPDW、DMDW，进行下游方向上的HS数据发送。
另一方面，关于低速FS发送驱动器48，则是在上游侧连接时和下游侧连接时共享。具体地说，在将FS发送驱动器48与公用差动信号线DPCM、DMCM连接的同时，设置开关电路62。然后，在上游侧连接时，通过DPCM、DMCM以及开关电路62将FS发送驱动器48的输出连接到DPUP、DMUP，由FS发送驱动器48驱动DPUP、DMUP，进行上游方向上的FS数据发送。此外，在下游侧连接时，通过DPCM、DMCM以及开关电路62将FS发送驱动器48的输出连接到DPDW、DMDW，由FS发送驱动器48驱动DPDW、DMDW，进行下游方向上的FS的数据发送。
这样，一方面不共享高速HS发送驱动器42、43，而另一方面共享低速FS发送驱动器48的结构，具有在维持眼形图形等信号特性的品质的同时，可以实现使电路小规模化的优点。
即、在USB2.0中，需要HS发送驱动器42、43高速(48MHZ)地电流驱动差动信号线。因此，如果在HS发送驱动器42、43的输出设置开关电路，则会因为开关电路所具有的寄生电阻等原因，产生阻抗不匹配的问题等，存在信号特性品质恶化的担忧。
关于这一点，根据本发明，分别设置上游用HS发送驱动器42和下游用HS发送驱动器43，在这些HS发送驱动器42、43的输出未设置开关电路。因此，不会产生因为该开关电路所具有的寄生电阻的原因而引起的阻抗不匹配的问题。此外，即使是在HS发送驱动器42、43的输入设置开关电路60，开关电路60的寄生电阻的阻抗也不会存在于通过USB连接的对方的电子设备中，因此，几乎不会对信号特性品质产生影响。所以，可以在对眼形图形等信号特性品质要求严格的HS传输中，将寄生在HS发送驱动器42、43的输出的电阻控制在最低限度，维持高品质的信号特性品质。
另一方面，在低速(12MHZ)的FS传输中，如果分别设置上游用FS发送驱动器和下游用FS发送驱动器，则会使无用的电路部分增大。
关于这一点，根据本发明，因为在上游侧连接时和下游侧连接时共享FS发送驱动器48，所以，可以减少无用的电路部分，使电路小规模化。此外，在对信号特性的品质要求严格的低速FS传输中，即使在FS发送驱动器48的输出设置具有寄生电阻的开关电路62，实际应用中也不会有信号特性品质恶化的问题。这样，根据本发明，在维持信号特性品质的同时可以使电路小规模化。
5.HS发送驱动器的非共享，差动接收机、检测电路的共享
如图5所示，在本实施例中，一方面关于HS发送驱动器42、43是分别设置而不是共享，另一方面，关于HS差动接收机52、检测电路54，则是在上游侧连接时和下游侧连接时共享。
这样，如果HS发送驱动器42、43是分别设置而不是共享，则可以如上所述高品质地维持信号特性。另一方面，关于HS差动接收机52、检测电路54，即使是在其输入上设置开关电路62，开关电路62的寄生电阻也不会给信号的接收功能带来什么不好的影响。
即、通过USB连接的对方的电子设备的数据传输控制装置的性能或电特性存在不均匀性。因此，为了不依存于对方的性能或电特性的不均匀性而发送遵照USB规格的适当的眼形图形的信号，不优选将具有寄生电阻的开关电路设置于HS发送驱动器42、43的输出。
另一方面，可以期待在接收信号时通过USB从对方的电子设备传输遵照USB规格的眼形图形的信号。因此，为了适当地接收规格范围内的眼形图形的信号，考虑了开关电路62的寄生电阻，设计了HS差动接收机52、检测电路54，从而，可以实现适当的数据接收。因此，即使是在HS差动接收机52、检测电路54的输入设置了开关电路62，也不会对信号的接收性能带来很大的坏影响。而且，通过这样设置开关电路62，可以在上游侧连接时和下游侧连接时共享HS差动接收机52、检测电路54，使电路小规模化。
此外，如图6的本实施例的变形例所示，也可以是在上游侧连接时和下游侧连接时不共享HS差动接收机、检测电路，而是分别设置的结构。即、在图6中，将上游用HS差动接收机52、检测电路54(静噪电路)的输入连接在上游用差动信号线DPUP、DMUP。此外，将下游用HS差动接收机53、检测电路55(静噪电路)的输入连接在下游用差动信号线DPDW、DMDW。
这样，如果分别设置上游用HS差动接收机52、检测电路54和下游用HS差动接收机53、检测电路55(静噪电路)，则不需要设置具有寄生电阻的开关电路。因此，具有下述优点：即使对方的电子设备的HS差动驱动器是性能或电特性未遵照例如USB规格的非常差的差动驱动器，也可以实现适当的数据接收。此外，也可以是只共享HS差动接收机、检测电路的其中之一的结构。此外，还可以是不共享FS发送驱动器，分别设置上游用FS发送驱动器和下游用FS发送驱动器的结构。
6.单端接收机的共享
在图5中，没有共享单端接收机，而是分别设置了上游用单端接收机44、45(第一、第二单端接收机)和下游用单端接收机46、47(第三、第四单端接收机)。即、上游用单端接收机44、45分别与上游用正侧信号线DPUP、负侧信号线DMUP连接。此外，下游用单端接收机46、47分别与下游用正侧信号线DPDW、负侧信号线DMDW连接。
这样，可以利用单端接收机44、45监控DPUP、DMUP的线路状态，利用单端接收机46、47监控DPDW、DMDW的线路状态。由此，可以实现通过USB的适当的数据传输控制。此外，因为可以独立进行上游端口UPPT的线路状态检测(电子设备的连接检测等)和下游端口DWPT的线路状态检测，所以，可以简化线路状态的检测控制。
但是，如图6、图7的本实施例的变形例所示，也可以是共享单端接收机的结构。即、在图6、图7中，单端接收机44、45分别连接在公用差动信号线的正侧信号线DPCM、负侧信号线DMCM。而且，例如将单端接收机44、45的输入通过DPCM、DMCM和开关电路62连接在DPUP、DMUP，从而，可以实现上游端口UPPT的线路状态检测。此外，将单端接收机44、45的输入通过DPCM、DMCM和开关电路62连接在DPDW、DMDW，从而，可以实现下游端口DWPT的线路状态检测。如果是如图6、图7所示的共享单端接收机的结构，那么，和图5的结构相比，可以减少单端接收机的个数，实现电路的小规模化。
7.模拟电路的结构例
下面，对包括模拟前置电路40的各模拟电路的结构例进行说明。
图8示出HS发送驱动器500(图5的42、43)的结构例。HS发送驱动器500包括电流源IS和N型的晶体管TE1、TE2、TE3(广义上的第一、第二、第三晶体管)。此外，通过开关电路60从图5的逻辑电路20将图8的控制信号GC1、GC2、GC3(发送数字信号)输入至HS发送驱动器。
控制信号GC1和GC2是其中一个控制信号被设置为激活，另一个控制信号被设置为非激活的信号(激活、非激活被互斥性控制的非重叠信号)。然后，当控制信号GC1激活(高电平)时，由电流源IS通过晶体管TE1使电流(恒电流)在差动信号的正侧信号线DP中流动，USB的线路状态(总线状态)呈J状态，其中电流源IS与电源线VDD(广义上的第一电源线)连接。另一方面，当控制信号GC2激活时，由电流源IS通过晶体管TE2使电流在差动信号的负侧信号线DM中流动，USB的线路状态呈K状态。然后，根据发送数据使USB的线路状态呈J或K状态，从而，可以实现HS模式下的发送。
另一方面，在发送(HS发送)期间之外的期间中，控制信号GC3激活，通过晶体管TE3由电流源IS使电流在电源线VSS(广义上的第二电源线)中流动。这样，可以流动在发送开始时立即稳定的电流，提高HS发送驱动器的响应。
此外，还可以设置如图9所示的缓冲电路510-1、510-2、510-3。这些缓冲电路510-1、510-2、510-3接收控制信号GC1、GC2、GC3，并将控制信号GC1′、GC2′、GC3′输出到晶体管TE1、TE2、TE3的栅极。此外，缓冲电路510-1、510-2、510-3分别包括电容调整电路520-1、520-2、530-3。如果设置电容调整电路520-1、520-2、530-3对电容进行调整，可以将HS发送驱动器500(发送电路)的输出波形调整为任意的波形。即、进行HS发送驱动器500的转换速率调整，从而，可以进行眼形图形调整。这样，可以依照传输介质或基板选择最合适的转换速率(电位梯度)。因此，即使是通过USB连接的对方的电子设备(第二电子设备)的差动接收机等没有严格依照USB规格(广义上的规定的接口规格)时，也可以采用差动信号实现正确的数据传输。
图10示出缓冲电路510(510-1、510-2、510-3)和电容调整电路520(520-1、520-2、520-3)的结构例。缓冲电路510包括倒相电路512和倒相电路514，其中，倒相电路514的输入节点与倒相电路512的输出节点连接。而且，倒相电路512的输出节点与电容调整电路520连接。电容调整电路520包括晶体管TE4、TE5、TE6和电容元件C1、C2、C3，其中，晶体管TE4、TE5、TE6的栅极由电容调整信号SS1、SS2、SS3控制。通过将电容调整信号SS1、SS2、SS3的电平设置为各种值，可以将倒相电路512的输出节点(倒相电路514的输入节点)的配线电容调整为任意的值，从而，可以调整HS发送驱动器500的输出的转换速率。此外，作为电容元件C1、C2、C3既可以使用MOS晶体管的栅极电容，也可以使用第一、第二聚硅配线之间形成的电容。
图11(A)示出FS发送驱动器530(图5的48)和控制该驱动器的发送控制电路532、534的结构例。发送控制电路532、534可以包含于图5的逻辑电路20内。
FS发送驱动器530包括P型的晶体管TPTR1和N型的晶体管TNTR1以及P型的晶体管TPTR2和N型的晶体管TNTR2，其中，TPTR1串联在电源线VDD、VSS(第一、第二电源线)之间，TPTR2串联在电源VDD、VSS之间。然后，在其输出节点TN1和DP的节点之间设置了阻尼电阻RDP1，在输出节点TN2和DM的节点之间设置了阻尼电阻RDP2。
发送控制电路532接收来自前级的电路的信号DOUT1、OUTDIS，进行按照图11(B)的真值表所示的逻辑运算，向FS发送驱动器530输出信号OP1、ON1。发送控制电路534接收来自前级的电路的信号DOUT2、OUTDIS，进行按照图11(B)的真值表所示的逻辑运算，向发送驱动器530输出信号OP2、ON2。
图12示出FS差动接收机540(图5的50)的结构例。FS差动接收机540包括：运算放大电路542、544；输出电路546；倒相电路548、550；以及基准电压生成电路552。此外，关于HS差动接收机(图5的52)也可以采用与图12相同的结构。
将DP、DM的信号(差动信号)输入至作为运算放大电路542的第一、第二差动输入的晶体管TA3、TA4的栅极。将来自运算放大电路542的输出节点NA2、NA1的输出信号输入至作为运算运算电路544的第一、第二差动输入的晶体管TA8、TA9的栅极。将来自运算运算电路544的输出节点NA4的输出信号输入至输出电路546的晶体管TA11的栅极。然后，将来自输出电路546的输出节点NA5的输出信号通过倒相电路548和倒相电路550缓冲，作为信号DIN输出，其中，倒相电路548由晶体管TA16、TA17构成，倒相电路550由晶体管TA16、TA17构成。
基准电压生成电路552接收比较器启动信号COMPENB，输出基准电压VREF和启动信号ENB。在构成电流源的晶体管TA5、TA10、TA12的栅极输入基准电压VREF。在输出电路546的晶体管TA13的栅极输入启动信号ENB。
图13示出单端接收机560(图5的44、45、46、47)的结构例。该单端接收机560包括具有阈值电压的滞后特性的缓冲电路562、倒相电路564、566。
在缓冲电路562的晶体管TC2、TC3的栅极输入DP(或DM)的信号。然后，将来自缓冲电路562的输出节点NC2的输出信号通过倒相电路564和倒相电路566进行缓冲，并作为信号SEDIN1(SEDIN2)输出，其中，倒相电路564由晶体管TC12、TC13构成，倒相电路566由晶体管TC14、TC15构成。
此外，当启动信号SEENB1为低电平(非激活)时，晶体管TC6导通，节点NC1的电压被设置为VDD。此外，晶体管TC11导通时，节点NC2的电压被设置为VSS。此外，晶体管TC8截止时，反馈用倒相电路563中流动的电流断流。由此，可以断流(限制)单端接收机560中流动的电流，从而实现低功耗化。
图14示出检测电路570(图5的54、56)的结构例。检测电路570包括：差动放大电路572；第一和第二峰值保持电路574、576；恒电位设置电路578；比较电路580。
差动放大电路572放大来自DP、DM的差动输入信号的差分的电压，生成差动输出信号GP、GM。第一峰值保持电路574检测差动输出信号的一个输出信号GP的峰值，并保持在节点PKH。第二峰值保持电路576检测差动输出信号的另一个输出信号GM的峰值，并保持在节点PKH中。恒电位设置电路578以与节点PKH的电位变化速度相比变化更慢的时间常数，使节点PKH电位返回至与信号的未检测状态对应的规定电位。比较电路580比较基准电位RP和节点PKH的电位，并将其结果作为HS_SQ进行输出。
这样，图14的检测电路570将基于DP、DM获得的差动输出信号GP、GM的峰值保持在节点PKH中，并使该PKH的电位以缓慢的时间常数返回至与信号未检测状态对应的规定电位。然后，将该节点PKH的电位与基准电平RP进行比较，因此，即使是DM的差动输入信号振幅微小并且高速的情况，也可以高精确度地判别接收数据的有效·无效等。此外，在图5的检测电路54和56中，滤波常数或阈值水平的设置是不同的。
8.电子设备的结构
图15(A)(B)示出包括本实施例的数据传输控制装置的电子设备的结构例。电子设备110包括在图2等中说明的数据传输控制装置120；以及存储器130、处理部140、操作部150、显示部160、声音输出部170。此外，还包括上游端口UPPT和下游端口DWPT。此外，也可以是省略其中一部分的结构。例如，可以省略存储器130、处理部140、操作部150、显示部160、声音输出部170中的至少一个。
在图15(A)(B)中，上游端口UPPT设置在电子设备110的侧面SF1(第一侧面、第一边)。另一方面，下游端口DWPT设置在电子设备110的侧面SF2(第二侧面、第二边)。这里侧面SF2是侧面DF1的相反一侧的面(对面)。
具体地说，如图15(A)(B)所示，下游端口DWPT设置于和设置上游端口UPPT的位置(侧面SF1上的位置)相对应的位置(侧面SF2上的位置)上。更具体地说，以沿侧面SF1的长度方向延伸的线(SF1的中心线)和沿侧面SF2的长度方向延伸的线(SF2的中心线)的中心线为基准，将UPPT和DWPT设置于线对称的位置。
此外，也可以将上游端口UPPT和下游端口DWPT设置于偏离线对称的位置的位置。此外，电子设备110也可以是直方体之外的形状。例如，在图15(A)的上面图中，也可以是四角形之外的多角形。此外，也可以是侧面的至少一部分为曲面。
此外，UPPT、DWPT也可以设置于侧面SF1、SF2之外的面(侧面SF3、SF4)。例如，可以将UPPT设置于SF2、将DWPT设置于SF1。或者将UPPT设置于SF3、将DWPT设置于SF4，将UPPT设置于SF4、将DWPT设置于SF3。此外还可以将UPPT设置于SF1或SF2、将DWPT设置于SF3或SF4，或者，将DWPT设置于SF1或SF2、将UPPT设置于SF3或SF4。此外，侧面SF1～SF4是在构成电子设备110的面中，除了上面(设置有操作部150和显示部160等的面，面积最大的面)和其下面(后面)的面(面积较小的面)。
数据传输控制装置120与上游端口UPPT、下游端口DWPT连接，控制通过UPPT的数据传输(上游方向上的数据传输)和通过DWPT的数据传输(下游方向上的数据传输)。具体地说，数据传输控制装置120在通过UPPT进行的数据传输中，作为装置进行动作，在通过DWPT进行的数据传输中，作为主机进行动作。作为该数据传输控制装置120可以采用在图2～图4等中说明了其结构的数据传输控制装置。
存储器130用于存储声音数据(音乐数据、音声数据)或图像数据(静止图像数据、影像数据)。作为该存储器130可以采用硬盘(HDD)或大容量的存储器(RAM)或光盘等。
处理部140用于进行电子设备110的整体的控制等。通过CPU等的硬件和固件等的程序实现处理部140的功能。
操作部150用于用户操作电子设备110。作为该操作部150可以采用十字键、按钮、操纵杆等。显示部160用于向用户显示各种图像(静止图像、活动图像)。作为该显示部160可以采用液晶显示器(LCD)或有机EL显示器等。声音输出部190用于输出音乐或音声等声音。作为该声音输出部190可以采用扬声器或声音输出端子(耳机)等。
例如，电子设备110是便携式音乐播放器时，通过UPPT或DWPT将来自外部的电子设备(PC等)的音乐数据下载到存储器130中并进行存储。然后，将存储的音乐数据从存储器130中读出并再生，通过声音输出部170输出给用户。此外，当电子设备110是便携式影像播放器时，通过UPPT或DWPT将来自外部的电子设备的影像数据下载到存储器130中并进行存储。然后，从存储器130中读出存储的影像数据，并利用显示部160向用户显示。
9.利用连接器的连接
如图15(B)所示，在上游端口UPPT设置有第一形状的连接器。具体地说，设置有雌形状的连接器(插座)。另一方面，在下游端口DWPT设置可以与第一形状的连接器结合(可以连接、可以嵌合)的第二形状的连接器。具体地说，是设置可以与雌形状的连接器(插座)结合的雄形状的连接器(插件)。此外，也可以使上游端口UPPT的连接器为雄形状，使下游端口DWPT的连接器为雌形状。
图16示出设置于下游端口DWPT、上游端口UPPT的连接器形状的一个例子。这些连接器的形状可以是与USB的插件或插座的相同或类似的形状。
DWPT侧的雄形状的连接器(插件)包括：金属制的框部件200；树脂制的板部件202，连接安装在框部件200的内壁；配线204(多条配线)，设置于板部件202的上面。UPPT侧的雌形状的连接器(插座)包括：金属制的框部件210；树脂制的板部件212，设置于框部件210的穴部的内侧；配线214(多条配线)，设置于板部件212的下面。
UPPT侧的连接器(框部件210)的穴部的形状、大小形成为可以嵌入DWPT侧的连接器(框部件200)。然后，当将DWPT侧的连接器插入安装在UPPT侧的连接器的穴部时，通过板部件212的弹力，DWPT侧的配线204和UPPT侧的配线214连接，形成电连接。由此，可以实现通过配线204、214的DWPT、UPPT之间的信号传输。
此外，设置于DWPT、UPPT的连接器的形状并不仅限于图16的形状，可以有各种变形。例如，也可以使用与USB的插件或插座的形状不相同或不类似的连接器。或者，也可以使用只有配线突出的雄形状的连接器和形成有可以插入该配线的穴部的雌形状的连接器。
此外，也可以形成例如雄形状的连接器可以收容在电子设备110中。即、可以当不进行数据传输时，将雄形状的连接器(或带连接器的电缆)收容在电子设备110的收容区域，当进行数据传输时，使雄形状的连接器(或带连接器的电缆)从电子设备110的收容区域突出。
此外，还有以下的情况：例如电子设备110的充电装置具有下游端口，将电子设备110的上游端口UPPT连接于充电装置的下游端口，从而可以充电或与PC进行数据传输。在这种情况下，也可以在电子设备110的下游端口DWPT设置与设置于充电装置的下游端口的连接器形状相同或类似的连接器。
如图15(A)(B)、图16所示，在DWPT、UPPT上设置有可以互相结合的连接器，如图17所示，电子设备110的DWPT可以和第二电子设备(例如和电子设备110是相同产品的设备)的UPPT连接(直接连接)。而且，可以实现将存储在电子设备110的存储器130中的数据(声音数据、图像数据)复制或移动至第二电子设备110-2的存储器中的处理等。
例如，可以自由地从便携式的CD播放器或MD播放器中将存储有音乐数据的CD或MD取出，借给朋友等。相对于此，在内置硬盘的便携式音乐播放器中，则无法简单地将存储有音乐数据的硬盘(存储器)从设备中取出。因此，与朋友们轻松地交换通过MP3或ATRAC等压缩存储在硬盘中的音乐数据是比较困难的。即、为了交换音乐数据，需要将存储在便携式音乐播放器的硬盘中的音乐数据暂时读入个人计算机(PC)中。然后，在PC上将读入的音乐数据写入CD-R，然后直接将该CD-R交给朋友，或者通过网络传输给朋友的PC。
针对于此，在本实施例中电子设备同时包括上游端口UPPT和下游端口DWPT。而且，如图17所示，在电子设备110的第二侧面SF2上设置有下游端口DWPT，在对方的第二电子设备110-2的第一侧面SF1-2上设置有上游端口UPPT2。因此，通过用户使自己的电子设备110的侧面SF2和朋友的电子设备110-2的侧面SF1-2靠近接触以使其对置，从而可以简单地连接电子设备110的下游端口DWPT和电子设备110-2的上游端口UPPT。由此，可以将电子设备110的音乐数据传输到第二电子设备110-2。
如图17所示，当电子设备110的下游端口DWPT和电子设备110-2的上游端口UPPT2连接时，电子设备110的数据传输控制装置120所包括的图2的主机控制器80控制通过DWPT的数据传输。即、图2的选择器90、92选择DWPT侧。此外，图5的开关电路60、62的开关SW1、SW2、SW3也切换到DWPT侧。然后，在HS模式下，HS发送驱动器43驱动DPDW、DMDW并发送数据。此外，当对方的电子设备110-2以HS模式发送数据时，HS差动接收机52通过DPDW、DMDW、开关电路62以及DPCM、DMCM接收该数据。
此外，当如图17所示进行连接时，也可以通过电子设备110的数据传输控制装置的控制进行数据的复制或移动处理。在这种情况下，例如，用户操作电子设备110的操作部150，从显示部160上显示的曲子中选择希望复制或移动的曲子。这样，所选择的曲子的音乐数据从电子设备110中复制或移动到电子设备110-2中，或者，从电子设备110-2复制或移动到电子设备110中。或者，当如图17所示进行连接时，也可以通过对方的电子设备110-2的数据传输控制装置的控制进行数据的复制或移动处理。在这种情况下，通过操作电子设备110-2的操作部150-2选择曲名，将音乐数据从电子设备110-2中复制或移动到电子设备110中，或者，从电子设备110中复制或移动到电子设备110-2中。
此外，在图17中，在电子设备110的DWPT连接电子设备110-2的UPPT2，使电子设备110作为主机进行动作并进行数据传输。但是，也可以在电子设备110的UPPT连接电子设备110-2的DWPT2，使电子设备110作为装置进行动作并进行数据传输。在这种情况下，电子设备110的数据传输控制装置120所包括的图2的装置控制器70控制通过UPPT的数据传输。即、图2的选择器90、92选择UPPT侧。此外，图5的开关电路60、62的开关SW1、SE2、SW3也切换到UPPT侧。然后，在HS模式下HS发送驱动器42驱动DPUP、DMUP发送数据。此外，当对方的电子设备110-2以HS模式发送数据时，HS差动接收机52通过DPUP、DMUP、开关电路62以及DPCM、DMCM接收该数据。此外，也可以当在电子设备110的UPPT连接电子设备110-2的DWPT2时，通过电子设备110的数据传输控制装置的控制进行数据的复制或移动，通过电子设备110-2的数据传输控制装置的控制进行数据的复制或移动。
10.详细的处理例
下面，利用图18的流程图对本实施例的详细处理例进行说明。首先，检测下游端口是否与其他的电子设备连接(步骤S1)。然后，当已经连接时，将下游端口设置为启动(步骤S2)，将数据的复制或移动设置为启动(步骤S3)。
接着，从存储器中读出由操作部指示的数据(曲子)，通过下游端口传输给其他的电子设备(步骤S4)。
然后，检测其他的电子设备是否从下游端口卸下(步骤S5)，在已经卸下时，将下游端口设置为禁止(步骤S6)。
当通过步骤S1未检测出其他的电子设备连接至下游端口时，检测其他的电子设备是否与上游端口连接(步骤S7)。然后，当检测出已经连接时，将上游端口设置为启动(步骤S8)。
然后，将从其他电子设备通过上游端口传输的数据写入至存储器中(步骤S9)。
接着，检测其他的电子设备是否从上游端口卸下(步骤S10)，在已经卸下时，将上游端口设置为禁止(步骤S11)。
此外，本发明并不仅限于本实施例，在本发明的宗旨范围内可以有各种变形实施。例如，作为说明书或附图中记述的广义或同义的用语(第一传输模式、第二传输模式、上游端口、下游端口、第一传输模式用的发送驱动器、第二传输模式用的发送驱动器、串行总线等)所引用的用语(HS模式、FS模式、第一端口、第二端口、HS发送驱动器、FS发送驱动器、USB等)在说明书或附图的其他记述中也可以替换为广义或同义的用语。
此外，本发明的数据传输控制装置、无线电收发机、电子设备的结构并不仅限于图2～图7、图15(A)(B)等所示的结构，可以有各种变形实施。例如，可以省略这些图的构成要件的一部分，或变更其连接关系。
此外，本发明可以适用于各种电子设备(便携式音乐播放器、便携式影像播放器、便携式电话、便携式信息终端、PDA、电子词典或者电子记事本等)。
此外，在本实施例中，对USB规格的数据传输的适用例进行了说明。但是，本发明也适用于下列规格的数据传输：与USB基于相同思想的规格；发展了USB的规格，USB以外的规格(例如IEEE1394等高速串行接口)。
符号说明
UPPT、上游端口；DWPT、下游端口；DPUP、DMUP、上游用差动信号线；DPDW、DMDW、下游用差动信号线；DPCM、DMCM、公用差动信号线；SF1～SF4、侧面；10、无线电收发机；20、逻辑电路；22、EOP生成·删除电路；23、SYNC生成·删除电路；24、NRZI编码器；25、NRZI译码器；26、位填充电路；27、位非填充电路；28、并行/串行变换电路；29、串行/并行变换电路；31、取样时钟生成电路；40、模拟前置电路；42、43、HS发送驱动器；44、45、46、47、单端接收机；48、FS发送驱动器；50、FS差动接收机；52、53、HS差动接收机；54、55、56、检测电路；58、工作电路；60、62、开关电路；70、装置控制器；72、SIE；74、端点管理电路；80、主机控制器；82、主机SIE；84、管道管理电路；90、92、选择器；94、缓冲控制器；96、端点&管道管理电路；100、102、104、数据缓冲器；110、电子设备；120、数据传输控制装置；130、存储器；140、处理部；150、操作部；160、显示部；170、声音输出部。
Claims (14)
1. 一种无线电收发机，用于数据传输，其特征在于，包括：
上游用差动信号线，与上游端口连接；
下游用差动信号线，与下游端口连接；
公用差动信号线，由所述上游端口和所述下游端口共享；
第一发送驱动器，用于第一传输模式，其输出与所述上游用差动信号线连接；
第二发送驱动器，用于所述第一传输模式，其输出与所述下游用差动信号线连接；
第一开关电路，在上游侧连接时，将所述第一发送驱动器的输入与输出发送数据的逻辑电路的输出连接，在下游侧连接时，将所述第二发送驱动器的输入与所述逻辑电路的输出连接；
第二开关电路，在上游侧连接时，将所述上游用差动信号线与所述公用差动信号线连接，在下游侧连接时，将所述下游用差动信号线与所述公用差动信号线连接；
第三发送驱动器，用于比所述第一传输模式还要低速的第二传输模式，其输出与所述公用差动信号线连接。
2. 根据权利要求1所述的无线电收发机，其特征在于，包括：
差动接收机，用于所述第一传输模式，其输入与所述公用差动信号线连接；
检测电路，其输入与所述公用差动信号线连接，用于检测差动信号的数据的有效、无效。
3. 根据权利要求1或2所述的无线电收发机，其特征在于，包括：
第一、第二单端接收机，用于比所述第一传输模式还要低速的第二传输模式，分别与所述上游用差动信号线的正侧信号线、负侧信号线连接；
第三、第四单端接收机，用于第二传输模式，分别与所述下游用差动信号线的正侧信号线、负侧信号线连接。
4. 根据权利要求1或2所述的无线电收发机，其特征在于，包括：
第一、第二单端接收机，用于比所述第一传输模式还要低速的第二传输模式，分别与所述公用差动信号线的正侧信号线、负侧信号线连接。
5. 根据权利要求1或2所述的无线电收发机，其特征在于，包括：
差动接收机，用于比所述第一传输模式还要低速的第二传输模式，其输入与所述公用差动信号线连接。
6. 根据权利要求1或2所述的无线电收发机，其特征在于：
当检测出第二电子设备连接向所述下游端口时，所述第一、第二开关电路切换到下游侧连接。
7. 一种无线电收发机，用于数据传输，其特征在于，包括：
上游用差动信号线，与上游端口连接；
下游用差动信号线，与下游端口连接；
公用差动信号线，由所述上游端口和所述下游端口共享；
第一发送驱动器，用于第一传输模式，其输出与所述上游用差动信号线连接；
第二发送驱动器，用于所述第一传输模式，其输出与所述下游用差动信号线连接；
第一开关电路，在上游侧连接时，将所述第一发送驱动器的输入与输出发送数据的逻辑电路的输出连接，在下游侧连接时，将所述第二发送驱动器的输入与所述逻辑电路的输出连接；
第二开关电路，在上游侧连接时，将所述上游用差动信号线与所述公用差动信号线连接，在下游侧连接时，将所述下游用差动信号线与所述公用差动信号线连接；
差动接收机，用于所述第一传输模式，其输入与所述公用差动信号线连接；
检测电路，其输入与所述公用差动信号线连接，用于检测差动信号的数据的有效、无效。
8. 根据权利要求7所述的无线电收发机，其特征在于，包括：
第一、第二单端接收机，用于比所述第一传输模式还要低速的第二传输模式，分别与所述上游用差动信号线的正侧信号线、负侧信号线连接；
第三、第四单端接收机，用于第二传输模式，分别与所述下游用差动信号线的正侧信号线、负侧信号线连接。
9. 根据权利要求7所述的无线电收发机，其特征在于，包括：
第一、第二单端接收机，用于比所述第一传输模式还要低速的第二传输模式，分别与所述公用差动信号线的正侧信号线、负侧信号线连接。
10. 根据权利要求7所述的无线电收发机，其特征在于，包括：
差动接收机，用于比所述第一传输模式还要低速的第二传输模式，其输入与所述公用差动信号线连接。
11. 根据权利要求7所述的无线电收发机，其特征在于：
当检测出第二电子设备连接向所述下游端口时，所述第一、第二开关电路切换到下游侧连接。
12. 一种数据传输控制装置，其特征在于，包括：
权利要求1至11中任一项所述的无线电收发机；
装置控制器，进行作为装置的数据传输控制；
主机控制器，进行作为主机的数据传输控制；
第一选择器，用于进行以下切换控制：在上游侧连接时，将所述无线电收发机与所述装置控制器连接，在下游侧连接时，将所述无线电收发机与所述主机控制器连接。
13. 根据权利要求12所述的数据传输控制装置，其特征在于，包括：
数据缓冲器，暂时存储传输数据；
第二选择器，用于进行以下切换控制：在上游侧连接时，将所述数据缓冲器与所述装置控制器连接，在下游侧连接时，将所述数据缓冲器与所述主机控制器连接。
14. 一种电子设备，其特征在于，包括：
权利要求12或13所述的数据传输控制装置；
上游端口；
下游端口。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004297850 | 2004-10-12 | ||
| JP2004297850A JP4259446B2 (ja) | 2004-10-12 | 2004-10-12 | トランシーバ、データ転送制御装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1761192A CN1761192A (zh) | 2006-04-19 |
| CN100411342C true CN100411342C (zh) | 2008-08-13 |
Family
ID=36145208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101128107A Expired - Fee Related CN100411342C (zh) | 2004-10-12 | 2005-10-12 | 无线电收发机、数据传输控制装置及电子设备 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7477615B2 (zh) |
| JP (1) | JP4259446B2 (zh) |
| CN (1) | CN100411342C (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070287301A1 (en) * | 2006-03-31 | 2007-12-13 | Huiwen Xu | Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics |
| JP4764354B2 (ja) * | 2007-01-10 | 2011-08-31 | 株式会社リコー | 差動信号受信回路装置 |
| JP4609552B2 (ja) | 2008-08-22 | 2011-01-12 | オムロン株式会社 | 光伝送用並列直列変換器、光伝送システム、及び電子機器 |
| BR112012018745A8 (pt) * | 2010-02-01 | 2019-07-09 | Hershler Israel | dispositivo de memória usb |
| CN102523097B (zh) * | 2011-10-26 | 2014-06-11 | 清华大学 | 一种总线供电式分布式测控节点信息管道智能控制器 |
| US9239810B2 (en) | 2012-06-30 | 2016-01-19 | Intel Corporation | Low power universal serial bus |
| US11507529B2 (en) * | 2016-03-28 | 2022-11-22 | Marvell Asia Pte, Ltd. | Multi-chip module with configurable multi-mode serial link interfaces |
| US11855056B1 (en) | 2019-03-15 | 2023-12-26 | Eliyan Corporation | Low cost solution for 2.5D and 3D packaging using USR chiplets |
| CN110196386B (zh) * | 2019-04-18 | 2020-08-11 | 西安电子科技大学 | 一种检测开关电路及其无线收发机的测试电路 |
| US11855043B1 (en) | 2021-05-06 | 2023-12-26 | Eliyan Corporation | Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates |
| US11842986B1 (en) | 2021-11-25 | 2023-12-12 | Eliyan Corporation | Multi-chip module (MCM) with interface adapter circuitry |
| US11841815B1 (en) | 2021-12-31 | 2023-12-12 | Eliyan Corporation | Chiplet gearbox for low-cost multi-chip module applications |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002116853A (ja) * | 2000-10-05 | 2002-04-19 | Tdk Corp | Ｕｓｂ搭載電子機器及びそれに用いるｕｓｂケーブル |
| CN1362676A (zh) * | 2002-01-28 | 2002-08-07 | 威盛电子股份有限公司 | 可自动切换路径的usb控制电路 |
| JP2002344544A (ja) * | 2001-05-22 | 2002-11-29 | Hitachi Ltd | 送信装置及び受信装置並びに通信装置 |
| US6549958B1 (en) * | 1998-12-25 | 2003-04-15 | Olympus Optical Co., Ltd. | Connector for coupling electronic imaging system with USB that selectively switches USB host controller and USB interface with connector |
| US20040148451A1 (en) * | 2003-01-28 | 2004-07-29 | Ching-Chung Lai | USB controlling apparatus for data transfer between computers and method for the same |
| US20040168009A1 (en) * | 2003-02-24 | 2004-08-26 | Piotr Szabelski | Universal serial bus hub with shared high speed handler |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09289520A (ja) * | 1996-02-19 | 1997-11-04 | Canon Inc | 伝送制御方法及びそれを用いたネットワークシステム |
| US6295272B1 (en) * | 1998-04-20 | 2001-09-25 | Gadzoox Networks, Inc. | Subchannel modulation scheme for carrying management and control data outside the regular data channel |
| US7028133B1 (en) * | 1999-04-30 | 2006-04-11 | Daniel Kelvin Jackson | Method and apparatus for extending communications over USB |
| US6771675B1 (en) * | 2000-08-17 | 2004-08-03 | International Business Machines Corporation | Method for facilitating simultaneous multi-directional transmission of multiple signals between multiple circuits using a single transmission line |
| US6690655B1 (en) * | 2000-10-19 | 2004-02-10 | Motorola, Inc. | Low-powered communication system and method of operation |
| DE10109558C1 (de) * | 2001-02-28 | 2003-01-30 | Siemens Ag | Empfängerseitige Zusatzschaltung für den Boundary Scan bei der Datenübertragung mit differentiellen Signalen |
| JP3485106B2 (ja) | 2001-05-11 | 2004-01-13 | セイコーエプソン株式会社 | 集積回路装置 |
| JP3651410B2 (ja) * | 2001-05-14 | 2005-05-25 | セイコーエプソン株式会社 | 送信回路、データ転送制御装置及び電子機器 |
| US20050086413A1 (en) * | 2003-10-15 | 2005-04-21 | Super Talent Electronics Inc. | Capacity Expansion of Flash Memory Device with a Daisy-Chainable Structure and an Integrated Hub |
| JP2006113670A (ja) | 2004-10-12 | 2006-04-27 | Seiko Epson Corp | 電子機器 |
-
2004
- 2004-10-12 JP JP2004297850A patent/JP4259446B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-06 US US11/244,046 patent/US7477615B2/en not_active Expired - Fee Related
- 2005-10-12 CN CNB2005101128107A patent/CN100411342C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6549958B1 (en) * | 1998-12-25 | 2003-04-15 | Olympus Optical Co., Ltd. | Connector for coupling electronic imaging system with USB that selectively switches USB host controller and USB interface with connector |
| JP2002116853A (ja) * | 2000-10-05 | 2002-04-19 | Tdk Corp | Ｕｓｂ搭載電子機器及びそれに用いるｕｓｂケーブル |
| JP2002344544A (ja) * | 2001-05-22 | 2002-11-29 | Hitachi Ltd | 送信装置及び受信装置並びに通信装置 |
| CN1362676A (zh) * | 2002-01-28 | 2002-08-07 | 威盛电子股份有限公司 | 可自动切换路径的usb控制电路 |
| US20040148451A1 (en) * | 2003-01-28 | 2004-07-29 | Ching-Chung Lai | USB controlling apparatus for data transfer between computers and method for the same |
| US20040168009A1 (en) * | 2003-02-24 | 2004-08-26 | Piotr Szabelski | Universal serial bus hub with shared high speed handler |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060077916A1 (en) | 2006-04-13 |
| CN1761192A (zh) | 2006-04-19 |
| JP2006114987A (ja) | 2006-04-27 |
| JP4259446B2 (ja) | 2009-04-30 |
| US7477615B2 (en) | 2009-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100411342C (zh) | 无线电收发机、数据传输控制装置及电子设备 | |
| US10033560B2 (en) | Three phase and polarity encoded serial interface | |
| CN103176940B (zh) | 非对称通用串行总线通信 | |
| US10114401B2 (en) | System and method for a serial bus interface | |
| CN100525263C (zh) | 用于具有匹配阻抗的差分线路的终端对 | |
| CN107835988A (zh) | 用于高速存储器接口的低功率时钟定时 | |
| KR20060121914A (ko) | 고속 데이터 인터페이스 | |
| EP0886220A2 (en) | Low power memory bus interface | |
| KR19990073234A (ko) | 엠피3데이터의송수신장치 | |
| KR20060096161A (ko) | 향상된 링크 동기화를 제공하는 고속 데이터 레이트인터페이스 | |
| KR20060108709A (ko) | 향상된 링크 제어를 제공하는 고속 데이터 레이트인터페이스 | |
| TW201019126A (en) | Transmission of alternative content over standard device connectors | |
| CN102981982A (zh) | 用于音频接口的零延迟从模式传输 | |
| US8443125B2 (en) | Single pin read-write method and interface | |
| EP1471434A1 (en) | Information transfer protocol | |
| CN100461672C (zh) | 电子设备 | |
| JPH04103743U (ja) | 非同期２進データ通信回路 | |
| CN104641359A (zh) | 集成电路之间具有不对称电压摆动的接口 | |
| WO2022086642A1 (en) | Pulse amplitude modulation (pam) encoding for a communication bus | |
| KR100449101B1 (ko) | 통합 인터페이스 장치 | |
| US20040207544A1 (en) | Memory interface system | |
| WO2022198484A1 (zh) | 一种数据传输装置及数据传输方法 | |
| KR100248151B1 (ko) | 범용 리시버/트랜스미터 | |
| JPH0936930A (ja) | 通信制御回路 | |
| JPS5810945A (ja) | デ−タ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080813 Termination date: 20131012 |