CN100401353C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN100401353C
CN100401353C CNB2005100091548A CN200510009154A CN100401353C CN 100401353 C CN100401353 C CN 100401353C CN B2005100091548 A CNB2005100091548 A CN B2005100091548A CN 200510009154 A CN200510009154 A CN 200510009154A CN 100401353 C CN100401353 C CN 100401353C
Authority
CN
China
Prior art keywords
voltage
circuit
bipolar transistor
power supply
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100091548A
Other languages
English (en)
Other versions
CN1652179A (zh
Inventor
稻生正志
松永弘树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Craib Innovations Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1652179A publication Critical patent/CN1652179A/zh
Application granted granted Critical
Publication of CN100401353C publication Critical patent/CN100401353C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23L—FOODS, FOODSTUFFS, OR NON-ALCOHOLIC BEVERAGES, NOT COVERED BY SUBCLASSES A21D OR A23B-A23J; THEIR PREPARATION OR TREATMENT, e.g. COOKING, MODIFICATION OF NUTRITIVE QUALITIES, PHYSICAL TREATMENT; PRESERVATION OF FOODS OR FOODSTUFFS, IN GENERAL
    • A23L13/00—Meat products; Meat meal; Preparation or treatment thereof
    • A23L13/60—Comminuted or emulsified meat products, e.g. sausages; Reformed meat from comminuted meat product
    • A23L13/67—Reformed meat products other than sausages
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23P—SHAPING OR WORKING OF FOODSTUFFS, NOT FULLY COVERED BY A SINGLE OTHER SUBCLASS
    • A23P30/00—Shaping or working of foodstuffs characterised by the process or apparatus
    • A23P30/20—Extruding
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23V—INDEXING SCHEME RELATING TO FOODS, FOODSTUFFS OR NON-ALCOHOLIC BEVERAGES AND LACTIC OR PROPIONIC ACID BACTERIA USED IN FOODSTUFFS OR FOOD PREPARATION
    • A23V2002/00—Food compositions, function of food ingredients or processes for food or foodstuffs
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23V—INDEXING SCHEME RELATING TO FOODS, FOODSTUFFS OR NON-ALCOHOLIC BEVERAGES AND LACTIC OR PROPIONIC ACID BACTERIA USED IN FOODSTUFFS OR FOOD PREPARATION
    • A23V2300/00—Processes
    • A23V2300/16—Extrusion
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23V—INDEXING SCHEME RELATING TO FOODS, FOODSTUFFS OR NON-ALCOHOLIC BEVERAGES AND LACTIC OR PROPIONIC ACID BACTERIA USED IN FOODSTUFFS OR FOOD PREPARATION
    • A23V2300/00—Processes
    • A23V2300/24—Heat, thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Food Science & Technology (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nutrition Science (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及半导体装置。采用带隙电路，该电路使用将电源电压连接于集电极的NPN晶体管(10、12)，将NPN晶体管(10、12)的晶体管活性区域与构成其他信号处理电路的半导体元件集成于同一高电压浮置块(19)内。这样，可紧凑地集成信号处理电路所用的基准电压电路。

Description

半导体装置
发明领域
本发明涉及对等离子体显示板的电极施加放电维持脉冲电压的维持驱动器。
背景技术
等离子体显示装置如图4所示，具有PDP101、维持驱动器102、扫描驱动器103、数据驱动器104以及显示板控制部105。
三电极面放电型构造的PDP101，背面基板上沿显示板的纵方向配置地址电极A，前面基板上交替地沿显示板的横方向配置维持电极X与扫描电极Y。
维持电极X互相相连，电位实质上相等。地址电极A与扫描电极Y，可由数据驱动器104与扫描驱动器103逐条地使电位分别产生变化。
在维持电极X与扫描电极Y的互相紧挨着的电极对与地址电极A的交叉点上，设置放电单元P。各放电单元P的内部封入气体。在放电单元P的表面设有电介质层、保护电极与电介质层的保护层以及含有荧光体的荧光层。
荧光层上对每个放电单元分别涂上发出RGB各色荧光的荧光体，各放电单元构成RGB中的任意一个子像素。RGB三色的子像素构成一个像素。
维持驱动器102同时驱动PDP101的维持电极X的全部电极，仅在规定时间输出周期性地反复的放电维持脉冲电压。
扫描驱动器103使PDP101的扫描电极Y的各电位个别地变化。特别是以规定的顺序对扫描电极Y施加扫描脉冲电压。
数据驱动器104使PDP101的地址电极A的各电位个别地变化，特别是将视频信号存储于每行，选择应发光的子像素存在的列的地址电极A，对选中的地址电极施加地址脉冲电压。
显示板控制部105控制维持驱动器102、扫描驱动器103、数据驱动器104各自产生的脉冲电压的定时。
维持驱动器102要求高的输出电压电平，因此用高耐压元件构成电路。又，为提高电路的电源效率，往往采用将输出振幅回授到控制电路的电源线的自举电路，使只在输出电压波形高电平时，电路动作有效地起作用。
图5示出含有自举电路的维持驱动器102。将输出MOS晶体管36、37的连接点OUT连接到维持电极X。
这里，维持驱动器102用集成化的半导体装置构成，电源端子VCC、接地端子GND、高电位侧电源端子VB、输出端子NO、以及低电位侧端子VS等是半导体装置的外部端子，输入电路1、电平位移电路2、接收电路3、基准电压电路20、保护电路7以及输出电路18集成于半导体装置内。
高耐压浮置块19其构成浮置块19的岛区域被连接到比电源端子VCC更高的半导体装置内的最高电位即高电位侧电源端子VB，以其最高电位偏置。而且接收电路3、基准电压电路20、保护电路7以及输出电路18做进高耐压浮置块19内的元件形成区域内。
该维持驱动器102通过输入电路1接收从外部输入的输入信号HIN，电平位移电路2将输入电路1的输出信号作电平位移，传送到高耐压浮置块19内的接收电路3。
接收电路3进行脉冲波形的整形。输出电路18是为扩大输出电流能力用的电路，谋求信号处理电路的输出信号的功率放大。然后，维持驱动器102高速地开关驱动接于输出端子HO的输出NOS晶体管36的栅极。
基准电压电路20由共同连接漏极与栅极、二极管连接的MOS晶体管22与接于其漏极与高电位侧电位端子VB之间的电阻21的串联电路构成，取出MOS晶体管22的源-漏极间的电压作为基准电压Vref。该基准电压与MOS晶体管22的阈值电压Vt相等。
保护电路7通过用电阻5、6对高电位侧电源端子VB与低电位侧电源端子VS之间的电压进行电阻分压，并用比较器4将电阻分压后的电位与MOS晶体管22的漏极电位加以比较，从而监视高耐压浮置块19内的电源电压(高电位侧电源端子VB与低电位侧电源端子VS之间的电压)的异常。
而且，通过将比较器4的输出端连接于所述输出电路18的输入端，以构成线“与”电路。这样，当高耐压浮置块19的电源电压异常增大时，比较器4的输出就为低电平，阻断输出电路18的输入，使输出电路18的动作停止。防止对构成输出电路18的功率晶体管、外部连接到输出端子HO的输出MOS晶体管36、37的栅极施加过大的电压，从而防止对它们的破坏。
根据外部输入的信号LIN，通过输入电路40、信号处理电路41、输出电路42对输出MOS晶体管37进行控制。
图5中输出MOS晶体管37导通期间，对电容器39供给从低电压侧电源VCC只降低二极管38的的电压。输出MOS晶体管36导通期间，VS端子大致上升到HV电压，高电压电源VB为“VS+VCC-0.7”V。输出MOS晶体管36、37的导通期间，高电压电源VB因电容器39的容量值产生变化。
因此就以控制电路的电源电压变化的状态使电路动作，当该电源电压上重叠浪涌电压时，就存在控制电路破坏的危险性。进而也会产生破坏输出MOS晶体管36、37的危险性。
因此也要求对电源电压上重叠的浪涌电压的保护动作功能。如要使该保护动作功能稳定地发挥作用，稳定的基准电压源是必要的。
图5中采用由MOS晶体管22与电阻21的串联电路构成的简单的基准电压电路20，基准电压Vref取决于MOS晶体管22的阈值电压Vt。MOS晶体管22的阈值电压Vt的大小，或因MOS晶体管的制造离散性而异，或具有固有的温度特性。因此存在的问题是，这成为每个半导体装置保护电路7的检测灵敏度不同、或检测灵敏度随环境温度而变化的原因，而产生难以保证半导体装置的电路动作的问题。
因此，即使增加电路构成的MOS晶体管数，设计温度特性稳定且偏差小的线性电路(基准电压电路)，因为做进半导体装置内的MOS晶体管之间的电气特性的相对离散性大，也不能使偏差小到用双极晶体管构成的线性电路的程度。
而且一般说，用双极晶体管构成的半导体装置的情况，由于双极晶体管的相对离散性小、容易构成精度好、绝对值偏差小的基准电压电路20。然而，在将维持驱动器102集成于半导体装置内那样的前提下进行考虑时，作为用于维持驱动器102的双极晶体管，要求400V以上的高耐压特性，有必要使用高耐压用的双极晶体管。
高耐压双极晶体管有必要将护圈形成于形成晶体管的岛区域内，产生单体的形状比通常的双极晶体管的问题。对于这一点说明如下。
图6(a)示出形成于半导体基板内的高耐压浮置块19的平面构成。图6(b)示出NPN双极晶体管的平面图。这里图6(a)与图6(b)的放大倍数相同。
如图6(b)所示，为使NPN双极晶体管作为单体元件起作用，以分离扩散区域23对NPN双极晶体管的最外环进行电气分离。保持NPN双极晶体管的晶体管作用的主要部分是晶体管活性区域24，位于晶体管岛区域的中央。在晶体管活性区域24中形成未图示的集电极扩散层、基极扩散层、发射极扩散层以及连接它们的电极。而且，NPN双极晶体管的元件耐压，通过在晶体管活性区域24与分离扩散区域之间形成护圈25a、25b、25C，从而确保高的耐压特性。为进一步确保高的耐压，必须进一步增加护圈数，在晶体管活性区域24的周围形成护圈用的宽大的面积是必要的。
高耐压浮置块19，如图6(a)所示由N型半导体产生的岛区域构成，其中央部分集成MOS晶体管、电阻、电容等半导体元件，将这些元件组形成于元件形成区域26内(1200μ×400μm大小)，为包围该元件形成区域26，有约100μm宽的护圈区域，在最外环形成分离扩散区域27。因此，高耐压浮置块19形成1400μm×600μm左右的大小。
该高耐压浮置块19也在元件形成区域26与分离扩散区域27之间设有护圈28a、28b、28c，包括元件形成区域26的全部，谋求耐压的提高。为增大元件耐压，护圈对于元件形成区域26的周边部是必要的，这在特开平6-21358号公报被介绍。
又，为构成稳定的基准电压电路，至少需要2个NPN双极晶体管，对于由与周边部分离、独立动作的高耐压NPN双极晶体管的构成来说，在高耐压NPN双极晶体管的元件区域内需要多个护圈。而且，配置护圈的护圈区其所要的耐压越大面积也越大。举一例说明之，如图6(b)所示，约400V耐压的一个NPN双极晶体管的形成所要的区域，晶体管动作的主要部分即晶体管活性区域24的大小为约40μm×60μm，形成3条护圈的护圈区域的宽度为约100μm。
具体地说，如图7所示为使基准电压电路20稳定化，将2个NPN双极管23A、23B配置于高耐压浮置块19的外侧，就需要宽大的面积，使半导体装置的集成度降低。
如上所述，采用图5所示的简单电路构成的基准电压电路20时，电阻21或MOS晶体管22的制造离散性大，特别是MOS晶体管22的阈值电压Vt的离散，成为使保护电路的检测精度劣化的主要原因，存在不能充分保证半导体装置电气特性的问题。因此说，当用多个MOS晶体管构成电路时，存在不能充分得到MOS晶体管的相对值精度，保证保护电路7的检测灵敏度的绝对值的电路设计困难的问题。
如用相对值精度好的双极晶体管，则可以构成可保证动作电压绝对值的基准电压电路。然而为了集成维持驱动器102，就要有高耐压特性的双极晶体管，当用有护圈的高耐压双极晶体管构成电路时，存在半导体装置集成度恶化的问题。
本发明为解决上述问题，其第1目的在于即使不用有护圈的高耐压双极晶体管也能提供可集成化的半导体装置。
又，第2目的在于提供内藏能保证稳定的电路动作的保护电路的高耐压的半导体装置。
发明内容
本发明的第1方面所述的应用于平面显示器的半导体装置，其特征在于具备：施加从低电位变动到高电位的电源电压的高电位侧电源端子，以分离扩散区域包围在半导体基板上形成的半导体层，构成岛状，用所述高电位侧电源端子的电压偏置该岛的电位的浮置块、源极连接于低电位侧电源端子，将基准电压输出至漏极的MOS晶体管、将集电极与基极一起连接到所述高电位侧电源端子的第1和第2双极晶体管、连接于所述第1双极晶体管的发射极与所述MOS晶体管的漏极之间的第1电阻、串联连接于所述第2双极晶体管的发射极与所述MOS晶体管的漏极之间的第2、第3电阻、以及比较所述第2、第3电阻的中间连接点与所述第1双极晶体管的发射极电位，控制所述MOS晶体管的导通的差动放大器，将所述第1、第2双极晶体管的晶体管活性区域、所述MOS晶体管以及所述第1～第3电阻形成于所述浮置块内。
又，本发明的第2方面所述的应用于平面显示器的半导体装置是第1方面所述的半导体装置，其特征在于，所述浮置块以其中央部分作为元件形成区域，形成扩圈便其包围所述元件形成区域的外侧，在所述元件形成区域内形成所述第1、第2双极晶体管、所述MOS晶体管以及所述第1～第3电阻。
又，本发明的第3方面所述的应用于平面显示器的半导体装置是第1或2方面所述的半导体管装置，其特征在于，具备：串联连接于所述低电位侧电源端子与所述高电位侧电源端子之间的第4、第5电阻，和比较所述MOS晶体管的漏极电位与所述第4、第5电阻形成的中间连接点的电位的比较器，根据所述比较器的输出，使集成于所述浮置块内的元件形成区域中的信号处理电路的输出信号停止。
又，本发明的第4方面所述的应用于平面显示器的半导体装置是第1方面所述的半导体装置，其特征在于，具备：恒流电源连接到发射极，集电极与基极连接于所述高电位侧电源端子的第3双极晶体管、以及将所述第3双极晶体管的基极-发射极间电压与以所述基准电压的基础的规定电压加以比较的第2比较器，根据所述第2比较器的输出，使集成于所述浮置块内的元件形成区域中的信号处理电路的输出信号停止。
采用此构成，共同连接集电极与基极的双极晶体管能以连接到高电位侧电源端子的状态构成基准电压电路，故在连接高电位侧电源端子的浮置块的区域内，可以形成不用分离扩散区域的双极晶体管的基极/发射极区域。因此，可以共用第1、第2双极晶体管用的护圈与信号处理电路用的护圈，可将双极晶体管集成于浮置块的内部，以小的面积输出高精度的基准电压。
通过将第4、第5电阻串联连接在高电位侧电源端子与低电位侧电源端子之间，用比较器将其中间连接点与基准电压加以比较，可以稳定地检测出集成于浮置块内的信号处理电路的电源电压(高电位侧电源端子与低电位侧电源端子之间的电压)的电源变动，从而能保证集成化的信号处理电路的稳定的电路动作。
可以在电源电压下降，且大于等于控制电路正常动作的电源电压时，停止作为外部连接于输出端子HO的开关元件的、输出MOS晶体管或绝缘栅双极晶体管(Insnlated Gate Bipolar Transistor)的动作，防止因电源电压下降时的异常动作引起的破坏。
具备当环境温度超过可动作范围并上升时，对所述第3双极晶体管的基-发射极间电压与以所述基准电压为基础的规定电压进行比较的第2比较器，利用所述比较器的输出，使集成于所述浮置块内的元件形成区域的信号处理电路的输出信号停止，从而可防止环境温度外升时的破坏。
附图说明
图1为本发明的实施形态1的维持驱动器用的半导体装置的电路图。
图2为该实施形态中半导体装置的主要部分的平面图。
图3为本发明的实施形态2维持驱动器用的半导体装置的电路图。
图4为等离子体显示装置的一般构成图。
图5为已有例中的维持驱动器及其周边的电路图。
图6用于说明已有的半导体装置的平面构成。
图7为已有的半导体装置中使用2个高耐压晶体管时的平面图。
具体实施方式
以下基于图1～图3说明本发明的各实施形态。
实施形态1
图1与图2示出本发明的实施形态1。
图1示出具有包含自举电路的维持驱动器102的PDP信号处理用的半导体装置。
图1所示的维持驱动器中，其输入电路1与电平位移电路2因施加于电源端子VCC与接地端子GND之间的电源电压而动作。
高耐压浮置块19是在半导体基板内部构成的N型半导体岛区，高电位侧电源端子VB连接到该岛区，岛电位以高电位侧电源端子的施加电压偏置，从低电位(约20V)变化到高电位(约400V)。此外，低电位侧电源端子VS成为集成于高耐压浮置块19内的信号处理电路用的低电位侧电源端子。
该高耐压浮置块19内具有接收电路3、保护电路7、基准电压电路17以及作为信号处理电路的输出电路18。
经输入电路1输入的输入信号IN，通过电平位移电路2输入到高耐压浮置块19内的接收电路3，根据该接收电路3的输出信号驱动输出电路18，从输出端子HO输出高电压输出信号。
基准电压电路17由以下各部分构成：作为将集电极与基极连接到高电位侧电源端子VB的第1双极晶体管的NPN双极晶体管10，作为连接于NPN双极晶体管10的发射极与基准电压输出端之间的第1电阻的电阻9，作为将集电极与基极连接到高电位侧电源端子VB的第2双极晶体管的NPN双极晶体管12，作为串联连接于NPN双极晶体管12的发射极与基准电压输出端之间的第2、第3电阻的电阻11、14，将电阻11与电阻14的中间连接点的电位和NPN 双极晶体管10的发射极电位之间的电位差加以比较的CMOS差动放大器8，以及放大差动放大器8的输出信号的P沟道MOS晶体管16、N沟道(channel)MOS晶体管15、13。
该基准电压电路17是俗称带隙型恒压电路的一种，电路设定得使NPN双极晶体管10、12的尺寸、特别是发射极面积的尺寸不同，进而使NPN双极晶体管10、12的动作电流不同。
而且，通过差动放大器8、MOS晶体管16、15、13构成负反馈回路，使电路工作以使电阻11、14的中间连接点的电位与NPN双极晶体管10的发射极电位达到平衡状态。
这样，相对于环境温度也能输出稳定的输出电压(基准电压Vref)。该基准电压Vref约为1.2V，几乎不发生偏差。
又，由于基准电压电路17将NPN双极晶极管10、12的集电极连接到高耐压浮置块19的高电位侧电源端子VB构成电路，故可将NPN双极晶体管10、12的晶体管活性区域与其他半导体元件一起形成于高耐压浮置块19的元件形成区域26中。
因此，如图2所示，即使不设NPN双极晶体管10、12的专用护圈，也能将高耐压浮置块19用的护圈兼用作NPN晶体管用，可将包含接收电路3、输出电路8以及基准电压电路17的维持驱动器的高侧电路构成于高耐压浮置块19内。
保护电路7由作为串联连接于高电位侧电源端子VB与低电位侧电源端子VS之间的第4、第5电阻的电阻5、6，与将电阻5、6的中间连接点与基准电压Vref之间的电位差加以比较的比较器4所构成，当低电位侧电源端子VS与高电位侧电源端子VB之间的电压增大时，比较器4的输出为低电平，阻断输出电路18的输入信号，使输出电路18的输出信号停止。然后，对输出端子HO输出低电平。
以下，举出具有400V高耐压特性的半导体装置的一例进行说明。图2所示的实施例中，元件形成区域26中形成MOS晶体管、电阻、电容及双极晶体管的晶体管活性区域等的半导体元件，这些半导体元件构成由接收电路3、保护电路7、基准电压电路17以及输出电路18等组成的信号处理电路。集成于元件形成区域26的半导体元件的元件数约为200个，为集成这些半导体元件，需要1200μm×400μm的面积，该面积中图2中的元件形成区域26的大小与图6所示的已有例相同的。包围高耐压浮置块19的元件形成区域26的区域成为护圈区域，在该护圈区域的表面上设了个护圈28a、28b、28c。
在规定区域中集成较多的半导体元件时，不能无间隙地铺满来进行集成化，如作一般设计，则未配置半导体元件的剩余空间约为5～10％。
另一方面，一个NPN双极晶体管的晶体管活性区域24的大小的约为图6(b)所示的40μm×60μm的大小。因此，每个晶体管活性区域24的平均占有面积约为元件形成区域26的面积的0.5％。这种占有面积小的晶体管活性区域可在元件形成区域26内产生的剩余空间中毫不费力地集成2～3个。因此，通过将NPN双极晶体管10、12的晶体管活性区域24配置于高耐压浮置块19的内侧，可将面积增加抑制得比以往更小，几乎没有必要为增加晶体管活性区域而预先扩大应形成的元件形成区域26的面积。
又，作为使输出电路18的输出信号停止的方法，既可以阻断从低电位侧电源端子VS和高电位侧电源端子VB对输出电路18的电源供给，使其停止，也可以阻断接收电路3的输入信号。
又，上述的实施形态中的差动放大器8是由MOS晶体管构成的CMOS差动放大器，比较器4是由MOS晶体管构成的比较器。这些MOS晶体管具有即使的不对每个单体设置分离扩散区域也能构成电路的特色。
如果采用根据该维持驱动器用的半导体装置，即使不用带有护圈的双极晶体管，也可只将双极晶体管的晶体管活性区域与其他半导体元件一起集成于高电压浮置块内，提供能以较小面积集成化的高精度的基准电压电路。
又，利用将基准电压电路17输出的基准电压Vref与电源电压经分压的电压加以比较的比较器4，一旦检测出过大的电压，就能阻断输出电路18的输入信号，使信号处理电路的动作停止，只在稳定动作的电源电压以下时可使信号处理电路动作。
又，本实施形态中，以用3个护圈的例子作了说明，但也可增加护圈数从而进一步加大耐压，若需要的耐压小，也可减小护圈数。
实施形态2
以下说明具有在电源电压降低时动作的保护电路的半导体装置。
实施形态2的电路构成得与图1所示的实施形态1大致相同，用所述电阻5、6对高电位侧电源端子电压VB进行分压后的电压施加到比较器4的反相输入端(-)，对比较器4的正相输入端(+)施加所述MOS晶体管13的漏极电压。这样，一旦电阻5的端子间电压小于基准电压Vref，比较器4就能使集成于浮置块19内的信号处理电路(输出电路8)的输出信号停止。这时，在电源电压降低且在不足之前作为使信号处理电路的电路动作停止的保护电路发挥作用。但是，需要使实施形态1的电阻5和电阻6的阻值与本实施形态的电阻5和电阻6的阻值不同，使电源电压的工作点有差别。关于将这种电路集成到浮置块19内的方面，可期待与实施形态1相同的效果。
又，当使用本实施形态中说明的减压保护电路与实施形态1中说明的过压保护电路两者时，可构成在规定电源电压范围内稳定动作的高侧电路。
实施形态3
以下用图3说明具有过热保护电路的半导体装置。
图3示出本发明的实施形态3的电路构成，关于接收电路3、基准电压电路17、过压保护用的保护电路7以及输出电路18的说明从略。
利用连接到基准电压电路17的电阻33与电阻34的串联电路，使电阻分割所述基准电压Vref，设定相当于检测温度的动作点的规定电压。将双极晶体管31的集电极与基极连接到高电位侧电源端子VB，将双极晶体管31的发射极连接于恒流电源32的一端，提供恒流电流。然后，将比较器30的反相输入端(-)连接于双极晶体管31的发射极，电阻33与电阻34的中间连接点连接于非反相输入端(+)，比较器30的输出连接到输出电路18的输入端。双极晶体管31的基-发射极间电压具有-2mV/℃的温度系数，表示温度越高电压越小的特性。由于该基-发射极间电压的绝对值因扩散工艺的条件而异，故以实验方式求出与检测温度对应的检测电压。然后用电阻33与电阻34的串联电路对基准电压Vref进行分压，使电阻33的端子间电压为检测电压。
利用这样的结构，在环境温度上升超过可工作范围时，根据将恒流电源32连接到发射极，且其集电极与基极连接到高电位侧电源端子VB的第3双极晶极管31的基极-发射极间电压与以基准电压Vref为基础的规定电压加以比较的比较器30的输出，阻断输出电路18的输入信号，停止输出电路18的输出信号，对输出端子HO输出低电平。即，在环境温度上升不能保证工作时，经由输出端HO阻断驱动功率开关元件的输出信号，可保护功率开关元件不致热破坏。
上述各实施形态中，作为功率开关元件使用了输出MOS晶体管36、37，但这里使用绝缘栅型双极晶体管等时也一样。
上述各实施形态中，根据比较器4或比较器30的输出来阻断输出电路18的输入信号，停止输出电路18的输出信号，但也可利用比较器4或比较器30的输出阻断接收电路3的输入信号，也可阻断对接收电路3或输出电路18的电源供给。总之，如果停止集成于浮置块19内的信号处理电路的动作，则可得到同样的效果。
本发明有助于具有浮置块的各种半导体装置的小型化与可靠性的提高，可用于等离子体显示等平面显示用的信号处理的半导体装置。

Claims (4)

1.一种应用于平面显示器的半导体装置，其特征在于，具备
施加从低电位变化到高电位的电源电压的高电位侧电源端子(VB)，
以分离扩散区域包围并岛状地构成在半导体基板上形成的半导体层，用所述高电位侧电源端子(VB)的电压对该岛的电位进行偏置的浮置块(19)，
源极连接于低电位侧电源端子(VS)，将基准电压输出至漏极的MOS晶体管(13)，
集电极与基极一起连接到所述高电位侧电源端子(VB)的第1和第2双极晶体管(10、12)，
连接于所述第1双极晶体管(10)的发射极与所述MOS晶体管(13)的漏极之间的第1电阻(9)，
串联连接于所述第2双极晶体管(12)的发射极与所述MOS晶体管(13)的漏极之间的第2、第3电阻(11、14)，以及
比较所述第2、第3电阻(11、14)的中间连接点与所述第1双极晶体管(10)的发射极电位，控制所述MOS晶体管(13)的导通的差动放大器(8)，
将所述第1、第2双极晶体管(10、12)的晶体管活性区域、所述MOS晶体管(13)以及所述第1～第3电阻(9、11、14)形成于所述浮置块(19)内。
2.如权利要求1所述的应用于平面显示器的半导体装置，其特征在于，所述浮置块(19)以其中央部分作为元件形成区域(26)，形成护圈(28a、28b、28c)包围所述元件形成区域(26)的外侧，在所述元件形成区域(26)内形成所述第1、第2双极晶体管(10、12)、所述MOS晶体管(13)、以及所述第1～第3电阻(9、11、14)。
3.如权利要求1或2所述的应用于平面显示器的半导体管装置，其特征在于，具备
串联连接于所述低电位侧电源端子(VS)与所述高电位侧电源端子(VB)之间的第4、第5电阻(5、6)，以及
比较所述MOS晶体管(13)的漏极电位与所述第4、第5电阻(5、6)形成的中间连接点的电位的比较器(4)，
利用所述比较器(4)的输出，使集成于所述浮置块内的元件形成区域中的信号处理电路(18)的输出信号停止。
4.如权利要求1所述的应用于平面显示器的半导体装置，其特征在于，具备
恒流电源(32)连接到发射极，集电极与基极连接于所述高电位侧电源端子(VB)的第3双极晶体管(31)，以及
比较所述第3双极晶体管(31)的基极-发射极间电压与以所述基准电压(Vref)为基础的规定电压的第2比较器(30)，
利用所述第2比较器(30)的输出，使集成于所述浮置块(19)内的元件形成区域中的信号处理电路的输出信号停止。
CNB2005100091548A 2004-02-04 2005-02-04 半导体装置 Expired - Fee Related CN100401353C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004027419 2004-02-04
JP2004027419 2004-02-04
JP2005001038A JP4242353B2 (ja) 2004-02-04 2005-01-06 半導体装置
JP2005001038 2005-01-06

Publications (2)

Publication Number Publication Date
CN1652179A CN1652179A (zh) 2005-08-10
CN100401353C true CN100401353C (zh) 2008-07-09

Family

ID=34680680

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100091548A Expired - Fee Related CN100401353C (zh) 2004-02-04 2005-02-04 半导体装置

Country Status (5)

Country Link
US (1) US7129779B2 (zh)
EP (1) EP1562166A2 (zh)
JP (1) JP4242353B2 (zh)
KR (1) KR20060041675A (zh)
CN (1) CN100401353C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060064071A1 (en) * 2001-11-06 2006-03-23 Possis Medical, Inc. Gas inflation/evacuation system incorporating a reservoir and removably attached sealing system for a guidewire assembly having an occlusive device
US7183626B2 (en) * 2004-11-17 2007-02-27 International Rectifier Corporation Passivation structure with voltage equalizing loops
CN101405871A (zh) * 2004-11-24 2009-04-08 美高森美公司 用于宽禁带功率器件的结终端结构
CN1987710B (zh) * 2005-12-23 2010-05-05 深圳市芯海科技有限公司 一种电压调整装置
JP5099282B1 (ja) * 2011-03-15 2012-12-19 富士電機株式会社 高耐圧集積回路装置
US8587071B2 (en) * 2012-04-23 2013-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic discharge (ESD) guard ring protective structure
US9171738B2 (en) * 2012-12-18 2015-10-27 Infineon Technologies Austria Ag Systems and methods for integrating bootstrap circuit elements in power transistors and other devices
US9450044B2 (en) 2014-08-20 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring structure and method of forming the same
JP6692323B2 (ja) * 2017-06-12 2020-05-13 三菱電機株式会社 半導体装置
CN109712972B (zh) * 2017-10-26 2024-06-04 上海维安电子股份有限公司 一种过压保护芯片的版图结构
JP6749521B2 (ja) * 2018-04-18 2020-09-02 三菱電機株式会社 ポリフェーズフィルタ
JP7148481B2 (ja) * 2019-12-04 2022-10-05 エルジー ディスプレイ カンパニー リミテッド 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335726A (ja) * 1997-06-02 1998-12-18 Nec Corp 半導体装置の駆動方法及び駆動回路
JP2001244411A (ja) * 2000-02-25 2001-09-07 Hitachi Ltd ドライバｉｃモジュール
US20030160284A1 (en) * 2001-10-17 2003-08-28 Takasumi Ohyanagi Semiconductor device for driving plasma display panel

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3309905B2 (ja) 1999-03-05 2002-07-29 サンケン電気株式会社 電界効果トランジスタを含む半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335726A (ja) * 1997-06-02 1998-12-18 Nec Corp 半導体装置の駆動方法及び駆動回路
JP2001244411A (ja) * 2000-02-25 2001-09-07 Hitachi Ltd ドライバｉｃモジュール
US20030160284A1 (en) * 2001-10-17 2003-08-28 Takasumi Ohyanagi Semiconductor device for driving plasma display panel

Also Published As

Publication number Publication date
US20050189603A1 (en) 2005-09-01
CN1652179A (zh) 2005-08-10
US7129779B2 (en) 2006-10-31
KR20060041675A (ko) 2006-05-12
EP1562166A2 (en) 2005-08-10
JP2005252235A (ja) 2005-09-15
JP4242353B2 (ja) 2009-03-25

Similar Documents

Publication Publication Date Title
CN100401353C (zh) 半导体装置
CN102903715B (zh) 半导体集成电路
KR100621273B1 (ko) 정전 방전 보호회로
US7638405B2 (en) High voltage sensor device
JPH07146722A (ja) トランジスタ用過電流保護装置
CN1933155B (zh) 半导体装置
US20070210419A1 (en) Electrostatic discharge protection device in integrated circuit
JP2008034524A (ja) 静電保護回路および半導体装置
JP2007082024A (ja) 半導体回路、インバータ回路および半導体装置
US8093683B2 (en) Semiconductor device
CN104426494B (zh) 高速放大器
JP2601143B2 (ja) 半導体装置
JP5764254B2 (ja) 半導体装置
US6072677A (en) Electrostatic discharge protective circuit formed by use of a silicon controlled rectifier
JP4858253B2 (ja) トランジスタの駆動回路
US5578862A (en) Semiconductor integrated circuit with layer for isolating elements in substrate
JP3255186B2 (ja) 保護装置と固体撮像素子
JP4457620B2 (ja) 静電破壊保護回路
JPH06141464A (ja) 自己保護分圧ブリッジ
JPS61158175A (ja) プレ−ナ型トランジスタ装置
JP3431127B2 (ja) 電子装置および電子スイッチ装置
CN102347326B (zh) 具有静电防护的功率晶体管元件与使用该功率晶体管元件的低压差稳压器
JP4671927B2 (ja) 半導体装置
JP4236236B2 (ja) 半導体装置
US6885082B2 (en) Semiconductor device with built in zener diode and resistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KELAIBO INNOVATION CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141202

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141202

Address after: American California

Patentee after: Craib Innovations Ltd

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080709

Termination date: 20170204

CF01 Termination of patent right due to non-payment of annual fee