CN100388555C - 微带线 - Google Patents

微带线 Download PDF

Info

Publication number
CN100388555C
CN100388555C CNB2005100080365A CN200510008036A CN100388555C CN 100388555 C CN100388555 C CN 100388555C CN B2005100080365 A CNB2005100080365 A CN B2005100080365A CN 200510008036 A CN200510008036 A CN 200510008036A CN 100388555 C CN100388555 C CN 100388555C
Authority
CN
China
Prior art keywords
base plate
dielectric base
holding wire
layer
major surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100080365A
Other languages
English (en)
Other versions
CN1652395A (zh
Inventor
土畑宏介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1652395A publication Critical patent/CN1652395A/zh
Application granted granted Critical
Publication of CN100388555C publication Critical patent/CN100388555C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/088Stacked transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

多条信号线(2a,2b)设置在电介质基板(1)的一个主表面上。多条其它信号线(2c,2d)设置在电介质基板(1)的另一个主表面上。一个主表面上的多条信号线(2a,2b)与另一个主表面上的多条其它信号线(2c,2d)设置成彼此平行延伸。电位固定的接地图案(3b)设置在一个主表面上的相邻信号线(2a,2b)之间,电位固定的接地图案(3e)设置在另一表面上的相邻信号线(2c,2d)之间。根据这种结构,获得了能够在电介质基板的主表面上设置更多数量的信号线而不增加电介质基板的尺寸的微带线。

Description

微带线
该非临时申请基于2004年2月5日提交给日本专利局的日本专利申请号2004-029180,该专利申请的全部内容通过引用而结合于此。
技术领域
本发明涉及具有单线线路与接地导电层通过置于其间的电介质基板而彼此相对的微带线。
背景技术
当前需要卫星广播服务中的改进。因此,用于卫星广播的信道数量已经增长。单个LNB(低噪声块下变频器)接收从多个卫星中的各个卫星发射的无线电波。此外,诸如包括用作对调谐器的连接的用于调谐的多个输出端的LNB以及包括用于IF(中频)的多个输入端口和输出端口的SW(开关)盒之类的电路具有复杂的结构。
在SW盒中,其中,如图7所示,通过底盘300和框架200来屏蔽微带线,与传统例子相比,应当在电介质基板101上设置更多数量的信号线。
当如图8所示在电介质基板101的一个主表面上设置大量的信号线102a、102b和102c时,就引起了信号线102a和102b之间的电磁干扰问题,以及信号线102c和102b之间的电磁干扰问题。为了抑制信号线之间的电磁干扰,以及为了防止外部电磁波对信号线的电磁干扰,设置诸如图8中的接地图案103a、103b、103c和103d之类的用于获得接地功能的导电层。设置接地图案103a和103d以便防止外部电磁波对信号线的电磁干扰。接地图案103a、103b、103c以及103d通过穿透电介质基板101的多个插塞(诸如通孔)104连接至接地图案50,使得接地图案的电位固定到规定的电平。
在上述的微带线中,希望进一步地增加信号线的数量。为此,接地图案应当具有更小的宽度。另一方面,如果接地图案的宽度太小,接地图案将不能抑制信号线之间的电磁干扰,因此,不能将接地图案的宽度做得更小。相反,应当增加电介质基板的主表面的面积。然而,电介质基板的尺寸的增加与对更小尺寸的微带线的需求是相矛盾的。
发明内容
作出本发明来解决上述问题。本发明的一个目的是提供能够设置更多数量的信号线而不增加电介质基板的尺寸的微带线。
根据本发明的一个方面的微带线包括至少两条彼此平行延伸的信号线,以及具有一个主表面和另一个主表面的电介质基板。所述至少两条信号线设置成至少一条分别存在于所述一个主表面和所述另一个主表面上。
根据上述结构,当两个信号线分别设置在一个主表面和另一个主表面上时,电介质基板存在于两条信号线之间,大的接地导电层可设置在所述基板的一个主表面和另一个主表面的每一个上。因此,可进一步确保防止两条信号线之间的电磁干扰。
例如,如果三条或更多的信号线分布在一个主表面和另一个主表面上,与两条或多条信号线仅设置在一个主表面上的微带线相比,一个主表面上的信号线之间的间隔可以更大。因此,设置在相邻信号线之间的接地导电层可具有更大的宽度。因此,可确保抑制相邻信号线之间的电磁干扰,而不增加电介质基板的主表面的面积。因此,可提供设置更多数量的信号线而不增加电介质基板的尺寸的微带线。
较佳的,当从垂直于所述至少两条信号线的截面观察时,所述至少两条信号线在所述电介质基板的延伸方向中交替地设置在所述一个主表面和所述另一个主表面上。
根据上述结构,当一条信号线设置在一个主表面和另一个主表面中的每一个上时,与两条信号线仅仅设置在一个主表面上的微带线相比,接地导电层的尺寸可以更小。因此,可以进一步确保防止两条信号线之间的电磁干扰,同时获得更小的电介质基板的主表面的面积。
例如,如果四条或多条信号线分布在一个主表面和另一个主表面上,在一个主表面上的层上与在另一个主表面上的层上,信号线之间的间隔分别相等。换言之,设置在信号线之间的接地导电层的宽度可以基本上相同。因此,在一个主表面的层上和另一个主表面的层上,对于相邻信号线的各组合,可均等地抑制电磁干扰。
较佳的,当在另一个主表面上设置多条信号线时,多条信号线与所述一个主表面上的一个接地导电层之间隔着电介质基板相对。
根据上述结构,与一条信号线一个接地导电层一对一地相对的微带线相比较,一个主表面上的导电层可具有比另一连接导体更宽的宽度。因此,可以比其它信号线之间的电磁干扰更确保的方式抑制设置成与一个主表面上的接地导电层的每个侧表面相对的信号线之间的电磁干扰。
根据本发明的另一方面的微带线包括:至少两条彼此平行延伸的信号线;第一电介质基板;以及与所述第一电介质基板平行设置的第二电介质基板。所述至少两条信号线分布于所述第一电介质基板的外部主表面上的层、位于所述第一电介质基板和所述第二电介质基板之间的层、以及所述第二电介质层的外部主表面上的层中的至少任意两个层上。
根据上述结构,信号线分布在三层中的任意两层中。因此,与多条信号线中的所有信号线都仅仅设置于一个电介质基板的主表面上的任何一层中的情况相比,可进一步确保抑制信号线之间的信号干扰,而不增加电介质基板的主表面的面积。因此,可以提供包括更多数量的信号线而不增加电介质基板的尺寸。
根据本发明的又一方面的微带线,包括至少三条信号线。所希望的是,所述至少三条信号线设置成至少一条信号线存在于所述第一电介质基板的外部主表面上的层、位于所述第一电介质基板和所述第二电介质基板之间的层、以及所述第二电介质层的外部主表面上的层中的各层中。然后,可有效地利用上述三层。
此外,较佳的是,在包括三个或更多层并具有三条或更多条的信号线的微带线中,相接近的任何两条信号线分别设置在所述第一电介质基板的外部主表面上的层、位于所述第一电介质基板和所述第二电介质基板之间的层、以及所述第二电介质层的外部主表面上的层中的任意两层上。
当特定的两条信号线设置成在一个层中彼此相邻时,该相邻的特定信号线之间的间隔比其它相邻的信号线之间的间隔为极其小。如果采用上述微带线,就避免了这种缺点。
较佳的,当相邻的多条信号线设置在所述第一电介质基板的外部主表面上的层、位于所述第一电介质基板和所述第二电介质基板之间的层、以及所述第二电介质层的外部主表面上的层中的至少任意一层上时,所述多条信号线与一个接地导电层隔着所述第一电介质基板或所述第二电介质基板相对。
根据上述结构,与一条信号线一个接地导电层一对一地相对的微带线相比较,相邻的多条特定信号线之间的接地导电层可以比其它相邻的信号线之间的另一接地导电层更宽。因此,可以比其它相邻信号线之间的电磁干扰更确保的方式抑制相邻的特定信号线之间的电磁干扰。
连同附图,通过下述的本发明的详细描述,本发明的上述和其它目的、特征、方面和优点将变得更为清楚。
附图说明
图1说明了第一实施例中的微带线。
图2说明了第一实施例中的另一微带线。
图3说明了第一实施例中的又一微带线。
图4说明了第二实施例中的微带线。
图5说明了第二实施例的另一微带线。
图6说明了第二实施例的又一微带线。
图7说明了使用传统微带线的装置。
图8说明了传统微带线的结构。
具体实施方式
下文中将参考附图描述本发明的实施例中的微带线。
(第一实施例)
将参考图1至图3描述根据第一实施例的微带线。注意,图1至3分别示出了微带线的俯视图;图1中的(b)部分示出了沿图1中的(a)部分中的I-I线的截面图;图2中的(b)部分示出了沿图2中的(a)部分中的II-II线的截面图;图3中的(b)部分示出了沿图3中的(a)部分中的III-III线的截面图。
图1所示的根据本实施例的微带线包括电介质基板1。电介质基板1的一个主表面上设置信号线2a和信号线2b。信号线2a和信号线2b彼此平行。此外,在电介质基板1的一个主面上,分别与信号线2a和信号线2b平行地设置接地图案3a、3b和3c。
信号线2c设置在电介质基板1的另一主表面上。信号线2c与信号线2a和2b平行延伸。信号线2c设置在电介质基板1上接地图案3b所设置的位置的相反位置上。此外,在电介质基板1的另一主表上设置接地图案3d以与信号线2c的一个侧面相对,同时还设置接地图案3e以与信号线2c的另一个侧面相对。信号线2b设置在电介质基板1上接地图案3d所设置的位置的相反位置上。信号线2a设置在电介质基板1上接地图案3e所设置的位置的相反位置上。
接地图案3a、3b、3c、3d以及3e通过穿透电介质基板1的多个插塞(诸如通孔)4彼此连接,以便实现一个导体。
注意,用于将微带线与外界电气屏蔽的导体盖的凸缘可分别连接至接地图案3a、3b、3c、3d与3e。
根据如上所述的本发明的微带线,与三条信号线2a、2b和2c共同地仅仅设置在电介质基板1的一个主表面上的微带线相比较,信号线2a和2b之间的间隔可以更大。因此,接地图案3b可具有更大的宽度。因此,可以进一步可靠地降低信号线2a和2b之间的电磁干扰的可能性。如果用于屏蔽的导体盖的凸缘连接至接地图案3b,具有更大宽度的凸缘可连接至接地图案3b。结果,可以进一步确保防止信号线2a和2b之间的电磁干扰。而且,可以进一步确保防止信号线2a和2c之间的电磁干扰,以及信号线2b和2c之间的电磁干扰。
图2说明了本实施例中的另一微带线。
图2所示的微带线的结构与图1所示的微带线的结构实质上相类似。由于具有相同参考标号的部分在图1和图2所示的各个结构中具有实质上相类似的功能,因此,将不重复对其的描述。
图2所示的微带线与图1所示的微带线之间的不同在于接地图案3f设置在电介质基板1的另一主表面上,信号线2d设置在接地图案3e和3f之间。信号线2d与信号线2a、2b和2c中的每一条平行延伸。此外,信号线2d设置在电介质基板1上接地图案3a所设置的位置相反的位置上。
图2所示的微带线具有分别设置在电介质基板1的一个主表面和另一个主表面上的多个信号线。此外,当沿II-II线观察截面图时,信号线2a、2b、2c和2d在电介质基板1延伸的方向中交替地设置在一个主表面和另一个主表面上。而且,各个接地图案设置在电介质基板1上与分别设置多个信号线的电介质基板1上的位置相反的位置上。
根据上述本实施例的另一微带线,可以分别在电介质基板1的一个主表面和另一个主表面上高密度地设置多条信号线。
图3说明了本实施例的又一微带线。由于具有相同参考标号的部分在图1和图2所示的各个结构中具有实质上相类似的功能,因此,将不重复对其的描述。
在图3所示的结构中,信号线2c和2d与一个接地图案3b相对,其间隔着电介质基板1。因此,图3中所示的结构中的信号线2a和2b之间的间隔比图2中所示的结构中的信号线2a和2b之间的间隔更大,图3中所示的结构中的信号线2c和2d之间的间隔比图2中所示的结构中的信号线2c和2d之间的间隔更小。此外,信号线2a与接地图案3f相对,其间隔着电介质基板1。具有图3所示的这种结构的微带线在例如必须可靠地仅仅防止信号线2a和2b之间的电磁干扰的情况下是有效的。
(第二实施例)
将参考图4至6描述第二实施例的微带线。注意,图4至6分别示出了微带线的俯视图;图4中的(b)部分示出了沿图4中的(a)部分中的IV-IV线的截面图;图5中的(b)部分示出了沿图5中的(a)部分中的V-V线的截面图;图6中的(b)部分示出了沿图6中的(a)部分中的VI-VI线的截面图。
图4所示的根据本实施例的微带线包括电介质基板11a和电介质基板11b。信号线12a和信号线12b设置在电介质基板11a的外部主表面上。信号线12a和信号线12b彼此平行。接地图案13b在信号线12a和12b之间的区域中设置在电介质基板11a的外部主表面上。此外,接地图案13a和13c设置在电介质基板11a的外部主表面上。接地图案13a、13b、13c与信号线12a和12b中的每一条平行延伸。
信号线12d和信号线12e设置在电介质基板11a和电介质基板11b之间。信号线12d和信号线12e彼此平行。粘合层15c和15d设置在信号线12d的相对两侧壁上。粘合层15c和15d粘合于电介质基板11a和11b。此外,粘合层15a和15b设置在信号线12e的相对两侧壁上。粘合层15a和15b粘合于电介质基板11a和11b。因此,粘合层15a、15b、15c以及15d使电介质基板11a和11b之间的位置关系固定。
接地图案13k设置在粘合层15b和15c之间,以及电介质基板11a和11b之间。此外,接地图案13l设置在电介质基板11a和11b之间的位于粘合层15a之外的部分中。而且,接地图案13j设置在电介质基板11a和11b之间的位于粘合层15d之外的部分中。
信号线12c设置在电介质基板11b的外部主表面上。此外,接地图案13d和13e设置在电介质基板11b的外部主表面上。信号线12a、12b、12c、12d以及12e彼此平行设置。
接地图案13a、13b、13c、13d、13e、13j、13k、13l通过穿透电介质基板1的多个插塞(诸如通孔)14彼此连接,以便实现一个导体。
根据上述的本实施例中的微带线,多条信号线分布在由电介质基板11a的外部主表面上的层、位于电介质基板11a和11b之间的层、以及电介质基板11b的外部主表面上的层所构成的三层中。根据上述的微带线,与多条信号线全部设置在一个电介质基板的一个主表面上相比,一个层中的信号线之间的间隔更大。因此,一个层中设置在信号线之间的接地图案可以具有更大的宽度。因此,可以确保防止一个层中的信号线之间的电磁干扰。此外,根据图4所示的结构,例如接地图案13b可具有更大的宽度。结果,连接至接地图案13b的屏蔽导体的凸缘可具有更大的宽度。因此,可进一步确保抑制信号线12a和12b之间的干扰。
在图4所示的结构中,为了实现微带线,接地图案可靠地设置在电介质基板上与设置信号线的电介质基板上的位置相反的位置上。
现在将参考图5描述本实施例的另一微带线。本实施例中的微带线的结构与参考图4描述的微带线的结构实质上相类似。此外,具有相同参考标号的部分在图4和图5所示的微带线中具有实质上相类似的功能。图4所示的微带线与图5所示的微带线的不同仅在于多条信号线的排列。
更为具体地来说,图5中所示的微带线包括信号线12a、12b、12f、12g和12h。信号线12a、12b、12f、12g以及12h设置成彼此平行。此外,在微带线中设置接地图案13a、13b、13c、13f、13g、13h、13j以及13l。按图5所示构造的微带线也能够获得与通过图4所示的微带线所获得的效果相类似的效果。
图6说明了本实施例的又一微带线的结构。图6中所示的微带线的结构同样与图5中所示的微带线的结构实质上相类似。此外,具有相同参考标号的部分在图4至图6中具有实质上相类似的功能。图6所示的微带线与图5所示的微带线的不同仅在于多条信号线的数量和排列。
更为具体地来说,图6所示的微带线包括信号线12a、12c、12d和12e。信号线12a、12c、12d和12e彼此平行设置。此外,在图6所示的微带线中设置接地图案13a、13b、13d、13e、13j、13k以及13l。而且,在图6所示的微带线中设置粘合层15a、15b、15c和15d。按图6所示构造的微带线也能够获得与通过图4和图5所示的微带线所获得的效果相类似的效果。
如图6所示的微带线中,当相邻的信号线12e和12d设置于同一层中时,图6中的信号线12d和12e之间的间隔与其它信号线之间的间隔相比可能极小。另一方面,图4和5中所示的微带线可防止这种缺点。也就是说,如图4和图5所示,如果两条接近的信号线分别设置于两个不同的层中,则可避免上述缺点。
同时,如图6所示的微带线中,如果相邻的信号线12d和12e设置在同一层中,并与一个接地图案13a相对,其间隔有电介质基板11a相对,信号线12d和12e之间的间隔小,而其它层中的信号线之间的间隔可以更大。因此,当必须可靠地防止特定信号线之间的电磁干扰时,如图6所示的多条信号线的这种配置可能是有效的。
虽然已经详细地描述了本发明,但是应该清楚地理解这仅仅是说明和实例,而不应是限制,本发明的要旨和范围仅由所附的权利要求限定。

Claims (7)

1.一种微带线,包括:
电介质基板,具有一个主表面和另一个主表面;
第一信号线,被设置在所述电介质基板的所述一个主表面;
第二和第三信号线,被设置在所述电介质基板的所述另一个主表面上,其中所述第一、第二和第三信号线彼此平行延伸;和
多个接地图案,它们被设置在所述第一、第二和第三信号线中每条信号线的两侧,
其中,所述第二和第三信号线在垂直于所述电介质基板之延伸方向的方向上,与所述电介质基板之所述一个主表面上的单个接地图案相对,所述单个接地图案与所述第一信号线相邻。
2.如权利要求1所述的微带线,其特征在于,还包括:
第四信号线,被设置在所述电介质基板的所述一个主表面上,并且在所述电介质基板的延伸方向上,相对于所述单个接地图案与所述第一信号线相对。
3.一种微带线,包括:
第一电介质基板;以及
第二电介质基板,所述第二电介质基板与所述第一电介质基板平行设置;
第一信号线,被设置在所述第一电介质基板的外部主表面上;
第二和第三信号线,被设置在位于所述第一电介质基板和所述第二电介质基板之间的层以及所述第二电介质层之外部主表面上的层中的一个层中;
第四信号线,被设置在位于所述第一电介质基板和所述第二电介质基板之间的所述层以及所述第二电介质层之外部主表面上的所述层中的另一个层中,其中所述第一、第二、第三和第四信号线彼此平行延伸;和
多个接地图案,它们被设置在所述第一、第二、第三和第四信号线中每条信号线的两侧,
其中,所述第二和第三信号线在垂直于所述第一和第二电介质基板之延伸方向的方向上,与所述第一电介质基板之外部主表面上的单个接地图案相对,所述单个接地图案与所述第一信号线相邻。
4.如权利要求3所述的微带线,其特征在于,所述第四信号线在垂直于所述第一和第二电介质基板之延伸方向的方向上,与所述第二和第三信号线之间的接地图案相对。
5.如权利要求3所述的微带线,其特征在于,所述第四信号线被设置在沿所述第一和第二电介质基板的延伸方向上,位于所述第二和第三信号线的与所述第一信号线相对的一侧。
6.如权利要求3所述的微带线,其特征在于,还包括第五信号线,被设置在所述电介质基板的所述外部主表面上,并且在所述第一电介质基板的延伸方向上,相对于所述单个接地图案与所述第一信号线相对。
7.一种微带线,包括:
第一电介质基板,具有外部主表面和内部主表面;
第二电介质基板,第二电介质基板与所述第一电介质基板平行设置,并且具有外部主表面和内部主表面;
粘合层,被设置在所述第一和第二电介质基板之间,并且与所述第一和第二电介质基板的内部主表面接触;
至少一个接地导电层,被设置在所述第一电介质基板之外部主表面上的层、所述粘合层和所述第二电介质基板之外部主表面上的层中的每个层中;和
至少四条信号线,它们彼此平行延伸,
其中,所述至少四条信号线中的至少一条信号线被设置在所述第一电介质基板之外部主表面上的所述层、所述粘合层和所述第二电介质基板之外部主表面上的所述层中的每个层中,所述至少四条信号线中的第四信号线被设置在所述第一电介质基板之外部主表面上的所述层、所述粘合层和所述第二电介质基板之外部主表面上的所述层中的任何一层中,
所述接地导电层被设置在所述第一电介质基板之外部主表面上的所述层、所述粘合层和所述第二电介质基板之外部主表面上的所述层中的每个层中,并且与彼此平行延伸的所述至少四条信号线平行延伸,并且
被设置在所述第一电介质基板之外部主表面上的所述层中的每条信号线与被设置在所述粘合层中的接地导电层以及被设置在所述第二电介质基板之外部主表面的所述层中的接地导电层相对,被设置在所述粘合层中的每条信号线与被设置在所述第一电介质基板之外部主表面上的所述层中的接地导电层以及被设置在所述第二电介质基板之外部主表面上的所述层中的任何接地导电层相对,并且被设置在所述第二电介质基板之外部主表面上的所述层中的每条信号线与被设置在所述粘合层中的任何接地导电层以及被设置在所述第一电介质基板之外部主表面的所述层中的任何接地导电层相对。
CNB2005100080365A 2004-02-05 2005-02-03 微带线 Expired - Fee Related CN100388555C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004029180A JP2005223127A (ja) 2004-02-05 2004-02-05 平行導体板伝送路
JP2004029180 2004-02-05

Publications (2)

Publication Number Publication Date
CN1652395A CN1652395A (zh) 2005-08-10
CN100388555C true CN100388555C (zh) 2008-05-14

Family

ID=34879183

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100080365A Expired - Fee Related CN100388555C (zh) 2004-02-05 2005-02-03 微带线

Country Status (3)

Country Link
US (1) US7154353B2 (zh)
JP (1) JP2005223127A (zh)
CN (1) CN100388555C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110290634A (zh) * 2019-07-12 2019-09-27 苏州浪潮智能科技有限公司 一种印刷电路板、印刷电路板模型的生成方法及电子设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843263B2 (ja) * 2005-06-14 2011-12-21 富士通コンポーネント株式会社 フレキシブルプリントケーブル用コネクタ
TW201129263A (en) * 2010-02-12 2011-08-16 Sunplus Technology Co Ltd Circuit substrate
CN102196657B (zh) * 2010-03-09 2012-12-05 凌阳科技股份有限公司 线路基板
JP5610953B2 (ja) * 2010-09-24 2014-10-22 キヤノン株式会社 プリント配線板及びプリント回路板
WO2013190859A1 (ja) * 2012-06-19 2013-12-27 株式会社村田製作所 積層型多芯ケーブル
JP6272173B2 (ja) 2014-07-31 2018-01-31 京セラ株式会社 配線基板
JP6392107B2 (ja) * 2014-12-18 2018-09-19 株式会社フジクラ 高周波伝送基板
JP6734911B2 (ja) * 2018-12-04 2020-08-05 日本航空電子工業株式会社 回路基板及びそれを備えるケーブルハーネス
US20240121886A1 (en) * 2021-04-13 2024-04-11 Nippon Telegraph And Telephone Corporation Wiring board
WO2023032261A1 (ja) * 2021-09-06 2023-03-09 シャープ株式会社 アンテナユニット

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130723A (en) * 1976-11-19 1978-12-19 The Solartron Electronic Group Limited Printed circuit with laterally displaced ground and signal conductor tracks
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
US6040524A (en) * 1994-12-07 2000-03-21 Sony Corporation Printed circuit board having two holes connecting first and second ground areas

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680557A (en) * 1985-04-22 1987-07-14 Tektronix, Inc. Staggered ground-plane microstrip transmission line
JPH09266370A (ja) 1996-03-28 1997-10-07 Canon Inc 片面プリント配線板および該片面プリント配線板の設計方法
JP2002164701A (ja) 2000-11-24 2002-06-07 Sharp Corp 高周波回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130723A (en) * 1976-11-19 1978-12-19 The Solartron Electronic Group Limited Printed circuit with laterally displaced ground and signal conductor tracks
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
US6040524A (en) * 1994-12-07 2000-03-21 Sony Corporation Printed circuit board having two holes connecting first and second ground areas

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110290634A (zh) * 2019-07-12 2019-09-27 苏州浪潮智能科技有限公司 一种印刷电路板、印刷电路板模型的生成方法及电子设备
CN110290634B (zh) * 2019-07-12 2021-06-29 苏州浪潮智能科技有限公司 一种印刷电路板、印刷电路板模型的生成方法及电子设备

Also Published As

Publication number Publication date
US20050206467A1 (en) 2005-09-22
JP2005223127A (ja) 2005-08-18
CN1652395A (zh) 2005-08-10
US7154353B2 (en) 2006-12-26

Similar Documents

Publication Publication Date Title
CN100388555C (zh) 微带线
US5671220A (en) Satellite channel interface in indoor unit used for satellite data communication
US6097260A (en) Distributed ground pads for shielding cross-overs of mutually overlapping stripline signal transmission networks
US10741303B2 (en) Transmission line, flat cable, and electronic device
US7554418B2 (en) Waveguide/strip line converter having a multilayer substrate with short-circuiting patterns therein defining a waveguide passage of varying cross-sectional area
US7728780B2 (en) Antenna device and information terminal device
TWM542909U (zh) 可撓性電路板
CN102137540A (zh) 电路板叠层模块和电子装置
CN100397788C (zh) 信号接收设备、信号接收电路和接收器
US20040217830A1 (en) RF multilayer circuit board
KR20020019413A (ko) 집적된 전자기 차폐 디바이스
US8928434B2 (en) Complex tuner module
US20230387583A1 (en) Antenna device
EP1324646A2 (en) Jumper chip component and mounting structure therefor
US6737945B2 (en) Digital broadcast receiving tuner suitable for miniaturization by placing tuner units on oppos surfaces on a board
US20070063906A1 (en) Integrated antenna with coupled ground
CN100379080C (zh) 用于低噪声下变频器的多层基片
CN102740583A (zh) 电路板
JP3277979B2 (ja) 電磁気的結合の遮蔽構造
JP4391684B2 (ja) 衛星放送受信機用チューナ回路
US6495911B1 (en) Scalable high frequency integrated circuit package
JPH1168414A (ja) シールド線付き伝送線路
US7817438B2 (en) Transceiver module and PCB structure thereof
CN113169485A (zh) 连接器部件以及连接器组
WO2019045920A1 (en) RADIO FREQUENCY COUPLER (RF)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20150203

EXPY Termination of patent right or utility model