CN110290634A - 一种印刷电路板、印刷电路板模型的生成方法及电子设备 - Google Patents
一种印刷电路板、印刷电路板模型的生成方法及电子设备 Download PDFInfo
- Publication number
- CN110290634A CN110290634A CN201910629549.XA CN201910629549A CN110290634A CN 110290634 A CN110290634 A CN 110290634A CN 201910629549 A CN201910629549 A CN 201910629549A CN 110290634 A CN110290634 A CN 110290634A
- Authority
- CN
- China
- Prior art keywords
- transmission line
- differential transmission
- printed circuit
- circuit board
- cabling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请公开了一种印刷电路板,所述印刷电路板包括差动传输线,用于传输差动信号;设置于所述差动传输线拐弯内侧的L型走线,用于与所述差动传输线形成电容;其中,所述L型走线接地。本申请能够在不进行地平面打孔和增加补偿电容的前提下减少印刷电路板的共模噪声。本申请还公开了一种电子设备、一种印刷电路板模型的生成方法及一种计算机可读存储介质,具有以上有益效果。
Description
技术领域
本发明涉及电路设计技术领域,特别涉及一种印刷电路板、一种电子设备、一种印刷电路板模型的生成方法及一种计算机可读存储介质。
背景技术
随着现今电子产品的科技快速提升,电子信号的工作频率以及数据的传输速度也不断地跟着增加,对与电路设计者来说,差动传输线是十分常见的设计方式,但在实际电路的设计上,大多会因为印刷电路板的尺寸大小,组件摆放位置的因素及电路设计布局走线等种种限制之下,使得走线必须产生转弯的情形发生,因而产生不必要的共模噪声,进而影响信号完整性。
相关技术中,降低共模噪声的方法为:对参考地平面作挖孔及对差动传输线加上补偿电容,但地平面挖孔会浪费许多可走线的面积和造成电源完整性的问题,而补偿电容会导致差模信号的反射量增加。
因此,如何在不进行地平面打孔和增加补偿电容的前提下减少印刷电路板的共模噪声是本领域技术人员目前需要解决的技术问题。
发明内容
本申请的目的是提供一种印刷电路板、一种电子设备、一种印刷电路板模型的生成方法及一种计算机可读存储介质,能够在不进行地平面打孔和增加补偿电容的前提下减少印刷电路板的共模噪声。
为解决上述技术问题,本申请提供一种印刷电路板,该印刷电路板包括:
差动传输线,用于传输差动信号;
设置于所述差动传输线拐弯内侧的L型走线,用于与所述差动传输线形成电容;其中,所述L型走线接地。
可选的,所述差动传输线包括第一走线方向的第一子差动传输线和第二走线方向的第二子差动传输线;所述L型走线包括与所述第一走线方向平行的第一子走线和与所述第二走线方向平行的第二子走线。
可选的,所述第一子走线的长度为所述第一子差动传输线长度的四分之一。
可选的,所述第二子走线的长度为所述第二子差动传输线长度的四分之一。
可选的,第一线距等于第二线距;其中,所述第一线距为所述第一子走线与所述第一子差动传输线之间的距离,所述第二线距为所述第二子走线与所述第二子差动传输线之间的距离。
可选的,所述L型走线通过过孔的方式接地。
本申请还提供了一种电子设备,其特征在于,包括如上述的印刷电路板;其中,所述印刷电路板包括差动传输线,用于传输差动信号;还包括设置于所述差动传输线拐弯内侧的接地的L型走线,用于与所述差动传输线形成电容。
本申请还提供了一种印刷电路板模型的生成方法,该生成方法包括:
判断印刷电路板模型上的差动传输线是否存在拐弯结构;若是,则将所述拐弯结构对应的差动传输线设置为目标差动传输线;在所述目标差动传输线的拐弯内侧设置L型走线。
本申请还提供了一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序执行时实现上述印刷电路板模型的生成方法执行的步骤。
本申请提供了一种印刷电路板,包括差动传输线,用于传输差动信号;设置于所述差动传输线拐弯内侧的L型走线,用于与所述差动传输线形成电容;其中,所述L型走线接地。
本申请通过在差动传输线拐弯内侧设置L型走线,L型走线与差动传输线形成等效电容,进而通过电容补偿的形式降低了差动传输线拐弯处的共模噪声。上述印刷电路板通过设置L型接地走线降低了共模噪声,无需进行平面挖孔和主动在差动传输线添加电容补偿,避免了地平面挖孔会浪费许多可走线的面积和造成电源完整性的问题,也可以避免主动补偿电容导致差模信号的反射量增加的问题。因此,本申请能够在不进行地平面打孔和增加补偿电容的前提下减少印刷电路板的共模噪声。本申请同时还提供了一种电子设备、一种印刷电路板模型的生成方法及一种计算机可读存储介质,具有上述有益效果,在此不再赘述。
附图说明
为了更清楚地说明本申请实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种印刷电路板的结构示意图;
图2为本申请实施例所提供的一种差动传输线的结构示意图;
图3为本申请实施例所提供的一种L型走线的结构示意图;
图4为本申请实施例所提供的一种印刷电路板的流程图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
下面请参见图1,图1为本申请实施例所提供的一种印刷电路板的结构示意图,该印刷电路板可以包括:
差动传输线100,用于传输差动信号;
设置于所述差动传输线拐弯内侧的L型走线200,用于与所述差动传输线100形成电容;其中,所述L型走线200接地。
本实施例不限定差动传输线100的数量与位置,对于任意一条存在拐弯处的差动传输线均可以设置一条与之对应的L型走线以便降低共模噪声。可以理解的是,在差动信号行经拐弯(或转弯)处时,内外侧信号所行走的路径长短不一样,因而产生不必要的共模噪声,一部分共模噪声反射回发送端,另一部分共模噪声穿透至接收端进而影响差动信号的信号完整性。本实施例所需要消除的共模噪声为差动信号在走线拐弯处产生的共模噪声。
需要说明的是,本实施例中所提到的印刷电路板上还可以存在其他的元器件,本实施例不进行具体的限定,由于本实施例旨在消除差动传输线拐弯处的共模噪声,因此通过印刷电路板上的差动传输线100和额外增加的L型走线200说明降低共模噪声的技术方案。
本实施例额外增加的L型走线200通过设置在差动传输线100的内侧,形成等效电容降低共模噪声。也就是说,本实施例透过电容补偿的概念,在内侧走线转弯处旁添加一条L型线段并且接地过孔,增加等效电容并借此降低共模噪声对信号完整性带来的影响。本实施例不对L行走显得长度、宽度以及与差动传输线100的间距进行限定,本领域的技术人员可以根据实际应用的情况选择适当的走线参数。本实施例中L型走线200接地指L型走线经过接地过孔处理。
本实施例通过在差动传输线拐弯内侧设置L型走线,L型走线与差动传输线形成等效电容,进而通过电容补偿的形式降低了差动传输线拐弯处的共模噪声。上述印刷电路板通过设置L型接地走线降低了共模噪声,无需进行平面挖孔和主动在差动传输线添加电容补偿,避免了地平面挖孔会浪费许多可走线的面积和造成电源完整性的问题,也可以避免主动补偿电容导致差模信号的反射量增加的问题。因此,本实施例能够在不进行地平面打孔和增加补偿电容的前提下减少印刷电路板的共模噪声。
请参见图2和图3,图2为本申请实施例所提供的一种差动传输线的结构示意图,图3为本申请实施例所提供的一种L型走线的结构示意图。作为对图1对应实施例的进一步补充,所述差动传输线100包括第一走线方向的第一子差动传输线101和第二走线方向的第二子差动传输线102;所述L型走线200包括与所述第一走线方向平行的第一子走线201和与所述第二走线方向平行的第二子走线202。
其中,通过上述补充的L型走线200的设置方式能够保持L行走线100的夹角与差动传输线100的夹角相等,且第一子走线201平行于第一子差动传输线101,第二子走线202平行于第二子差动传输线102。本实施例不限定第一走线方向与第二走线方向之间的夹角,一般的该夹角可以为直角。
作为对图1对应实施例的进一步补充,所述第一子走线201的长度为所述第一子差动传输线101长度的四分之一,所述第二子走线202的长度为所述第二子差动传输线长102度的四分之一。
其中,在固定L型走线200长度、宽度及与内侧差动传输线的间距,在L型走线加上接地过孔后,在一定范围内第一子走线201长度越长共模噪声的降低效果越好,当第一子走线201长度为第一子差动传输线101长度的1/4时在0.1~6GHz频率范围会得到最佳的效果。请参见表1,在内外侧差分传输线各别输入振幅大小为0.5V的正步阶与负步阶脉冲,加上L型接地线段的差分传输线共模噪声值会比不加L型走线的共模噪声小,有此可知加上L型接地线段可以有效的降低共模噪声。
表1共模电压仿真结果表
作为对图1对应实施例的进一步补充,第一线距等于第二线距;其中,所述第一线距为所述第一子走线201与所述第一子差动传输线101之间的距离,所述第二线距为所述第二子走线202与所述第二子差动传输线102之间的距离。
作为对图1对应实施例的进一步补充,所述L型走线通过过孔的方式接地。
当然,可以将图1对应的实施例与上述对于图1实施例的进一步补充进行结合得到更为优选的实施方式,由此得到的印刷电路板无需复杂的公式计算,且在印刷电路板中容易实现,在印刷电路板上所占面积较小,并且不须额外增加制作的成本,而且在高频操作下具有良好的差模信号传输能力。
本申请还提供了一种电子设备,其特征在于,包括如上述的印刷电路板;其中,所述印刷电路板包括差动传输线,用于传输差动信号;还包括设置于所述差动传输线拐弯内侧的接地的L型走线,用于与所述差动传输线形成电容。
下面请参见图4,图4为本申请实施例所提供的一种印刷电路板模型的生成方法的流程图。
具体步骤可以包括:
S101:判断印刷电路板模型上的差动传输线是否存在拐弯结构;若是,则进入S102;若否,则结束流程;
S102:将所述拐弯结构对应的差动传输线设置为目标差动传输线;
S103:在所述目标差动传输线的拐弯内侧设置L型走线。
其中,上述印刷电路板模型的生成方法可以为生成印刷电路板模型过程中,对于仿真存在共模噪声的位置进行改进的过程。当检测到印刷电路板模型上的差动传输线存在拐弯结构时,在差动传输线的拐弯内侧设置L型走线。当然,该L型走线为接地的走线。按照上述改进后的印刷电路板模型制造的印刷电路板可以为图1对应的实施例及其补充提供的印刷电路板。印刷电路板在差动传输线拐弯内侧设置L型走线,L型走线与差动传输线形成等效电容,进而通过电容补偿的形式降低了差动传输线拐弯处的共模噪声。上述印刷电路板通过设置L型接地走线降低了共模噪声,无需进行平面挖孔和主动在差动传输线添加电容补偿,避免了地平面挖孔会浪费许多可走线的面积和造成电源完整性的问题,也可以避免主动补偿电容导致差模信号的反射量增加的问题。因此,本实施例能够在不进行地平面打孔和增加补偿电容的前提下减少印刷电路板的共模噪声。
本申请还提供了一种计算机可读存储介质,其上存有计算机程序,该计算机程序被执行时可以实现上述印刷电路板模型的生成方法实施例所提供的步骤。该存储介质可以包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(RandomAccess Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (9)
1.一种印刷电路板,其特征在于,包括:
差动传输线,用于传输差动信号;
设置于所述差动传输线拐弯内侧的L型走线,用于与所述差动传输线形成电容;其中,所述L型走线接地。
2.根据权利要求1所述印刷电路板,其特征在于,所述差动传输线包括第一走线方向的第一子差动传输线和第二走线方向的第二子差动传输线;所述L型走线包括与所述第一走线方向平行的第一子走线和与所述第二走线方向平行的第二子走线。
3.根据权利要求2所述印刷电路板,其特征在于,所述第一子走线的长度为所述第一子差动传输线长度的四分之一。
4.根据权利要求2所述印刷电路板,其特征在于,所述第二子走线的长度为所述第二子差动传输线长度的四分之一。
5.根据权利要求2所述印刷电路板,其特征在于,第一线距等于第二线距;其中,所述第一线距为所述第一子走线与所述第一子差动传输线之间的距离,所述第二线距为所述第二子走线与所述第二子差动传输线之间的距离。
6.根据权利要求1所述印刷电路板,其特征在于,所述L型走线通过过孔的方式接地。
7.一种电子设备,其特征在于,包括如权利要求1至6任一项所述的印刷电路板;其中,所述印刷电路板包括差动传输线,用于传输差动信号;还包括设置于所述差动传输线拐弯内侧的接地的L型走线,用于与所述差动传输线形成电容。
8.一种印刷电路板模型的生成方法,其特征在于,包括:
判断印刷电路板模型上的差动传输线是否存在拐弯结构;
若是,则将所述拐弯结构对应的差动传输线设置为目标差动传输线;
在所述目标差动传输线的拐弯内侧设置L型走线。
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求8所述硬件状态的检测方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910629549.XA CN110290634B (zh) | 2019-07-12 | 2019-07-12 | 一种印刷电路板、印刷电路板模型的生成方法及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910629549.XA CN110290634B (zh) | 2019-07-12 | 2019-07-12 | 一种印刷电路板、印刷电路板模型的生成方法及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110290634A true CN110290634A (zh) | 2019-09-27 |
CN110290634B CN110290634B (zh) | 2021-06-29 |
Family
ID=68022186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910629549.XA Active CN110290634B (zh) | 2019-07-12 | 2019-07-12 | 一种印刷电路板、印刷电路板模型的生成方法及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110290634B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115119401A (zh) * | 2022-07-28 | 2022-09-27 | 苏州浪潮智能科技有限公司 | 一种印刷电路板及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010010271A1 (en) * | 1998-08-31 | 2001-08-02 | Gwun-Jin Lin | Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time |
CN100388555C (zh) * | 2004-02-05 | 2008-05-14 | 夏普株式会社 | 微带线 |
CN103974520A (zh) * | 2013-02-04 | 2014-08-06 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
JP2016163014A (ja) * | 2015-03-05 | 2016-09-05 | 株式会社Pfu | プリント基板 |
-
2019
- 2019-07-12 CN CN201910629549.XA patent/CN110290634B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010010271A1 (en) * | 1998-08-31 | 2001-08-02 | Gwun-Jin Lin | Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time |
CN100388555C (zh) * | 2004-02-05 | 2008-05-14 | 夏普株式会社 | 微带线 |
CN103974520A (zh) * | 2013-02-04 | 2014-08-06 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
JP2016163014A (ja) * | 2015-03-05 | 2016-09-05 | 株式会社Pfu | プリント基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115119401A (zh) * | 2022-07-28 | 2022-09-27 | 苏州浪潮智能科技有限公司 | 一种印刷电路板及电子设备 |
CN115119401B (zh) * | 2022-07-28 | 2024-01-19 | 苏州浪潮智能科技有限公司 | 一种印刷电路板及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN110290634B (zh) | 2021-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9627787B2 (en) | DIMM connector region vias and routing | |
US10158339B2 (en) | Capacitive compensation structures using partially meshed ground planes | |
US10076024B2 (en) | Differential interconnect with first and second transmission traces having a bend and including stub traces connected to the transmission traces | |
US8288657B2 (en) | Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules | |
EP2854488A1 (en) | Reducing far end crosstalk in single ended interconnects and buses | |
CN115329712B (zh) | 一种pcb走线生成方法、装置、设备及服务器板卡 | |
WO2023087718A1 (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
CN111586969B (zh) | 电路布线方法、ddr4内存电路及电子设备 | |
CN110290634A (zh) | 一种印刷电路板、印刷电路板模型的生成方法及电子设备 | |
US20140013295A1 (en) | Method to automatically add power line in channel between macros | |
KR20070024678A (ko) | 온-핀 캐패시터들을 이용하는 고속 메모리 모듈 | |
US9742464B2 (en) | Apparatus and method for semi-circular routing for transmission line signals | |
CN111400990B (zh) | 基于siwave软件的arm pdn优化设计方法 | |
JP2011258775A (ja) | 配線基板 | |
US20170013716A1 (en) | Differential trace pair system | |
US20150371698A1 (en) | Printed circuit board, and printed wiring board | |
US20090185408A1 (en) | Memory device, memory system and method for design of memory device | |
CN106158007A (zh) | 抑制双倍数据率同步动态随机存取存储器信号的电磁辐射干扰的电路结构 | |
CN206639216U (zh) | 一种rs232接口电磁兼容设计电路 | |
US9691439B2 (en) | Circuit structure for suppressing electromagnetic interference of DDR SDRAM signals | |
ITMI20010875A1 (it) | Pannello in particolare per sistemi di computer e procedimento di controllo di impedenza per esso | |
CN112507655A (zh) | 一种信号线等长设计方法、系统及装置 | |
CN220776162U (zh) | 一种优化多负载颗粒信号质量的简易pcb结构 | |
CN218634401U (zh) | 一种印制电路板过孔结构和电子装置 | |
JP2013101471A (ja) | メモリモジュール及びメモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |