CN100377307C - 多层堆栈栅极结构及其制作方法 - Google Patents
多层堆栈栅极结构及其制作方法 Download PDFInfo
- Publication number
- CN100377307C CN100377307C CNB2005100780771A CN200510078077A CN100377307C CN 100377307 C CN100377307 C CN 100377307C CN B2005100780771 A CNB2005100780771 A CN B2005100780771A CN 200510078077 A CN200510078077 A CN 200510078077A CN 100377307 C CN100377307 C CN 100377307C
- Authority
- CN
- China
- Prior art keywords
- layer
- patterning
- stack structure
- metal level
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 94
- 239000002184 metal Substances 0.000 claims abstract description 94
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 76
- 229920005591 polysilicon Polymers 0.000 claims abstract description 76
- 230000004888 barrier function Effects 0.000 claims abstract description 67
- 238000000059 patterning Methods 0.000 claims abstract description 39
- 230000005669 field effect Effects 0.000 claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 8
- 150000003624 transition metals Chemical class 0.000 claims abstract description 8
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 3
- 239000010941 cobalt Substances 0.000 claims abstract description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 300
- 238000005530 etching Methods 0.000 claims description 57
- 238000004519 manufacturing process Methods 0.000 claims description 39
- 239000011241 protective layer Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 239000000945 filler Substances 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 5
- 239000003870 refractory metal Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910021350 transition metal silicide Inorganic materials 0.000 claims description 3
- 210000001364 upper extremity Anatomy 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 9
- 239000010936 titanium Substances 0.000 abstract description 9
- 229910052719 titanium Inorganic materials 0.000 abstract description 9
- 230000008569 process Effects 0.000 abstract description 5
- 239000007943 implant Substances 0.000 abstract description 3
- 229910052715 tantalum Inorganic materials 0.000 abstract description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052721 tungsten Inorganic materials 0.000 description 20
- 239000010937 tungsten Substances 0.000 description 20
- -1 tungsten nitride Chemical class 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006396 nitration reaction Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000012940 design transfer Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002262 irrigation Effects 0.000 description 2
- 238000003973 irrigation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种制作一应用于场效晶体管的多层栅极堆栈结构的方法，该方法包含有：依次沉积一多晶硅层、一过渡金属界面层、一金属氮化物阻绝层、以及一金属层于一栅极介电层上；图案化该金属层及该阻绝层，并选择性地及于该界面层，以暴露出部分该界面层；以图案化之该金属层及该阻绝层为屏蔽，图案化该界面层，并选择性地及于该多晶硅层；以及以图案化之该金属层、该阻绝层及该界面层为屏蔽，图案化该多晶硅层，并选择性地及于该栅极介电层。本发明还涉及应用于场效晶体管的多层栅极堆栈结构。
Description
技术领域
本发明系提供一种应用于场效应晶体管并之多层堆栈栅极结构的制作方法以及含有一金属层之多层堆栈栅极结构。
背景技术
场效应晶体管组件系一种常用于现有集成电路的半导体组件。一般场效应晶体管包括一有源区域，其中该有源区域包括一源极、漏极、以及一通道区域设置于一半导体基底中，其中该通道区域设置于该源极与漏极之间。同时，场效应晶体管的栅极电极一般位于该通道区域上方，且设置于覆盖该基底表面之一栅极介电层上。
场效应晶体管的栅极电极的制作首先于栅极介电层上连续沉积一连串的工作层来形成一栅极电极堆栈层，然后对该栅极电极堆栈层进行一图案化制造工艺。在存储器阵列中，数个存储单元之存储器存取晶体管中的栅极电极，整合形成存储器阵列中作为寻址(addressing)用的字线(word-lines)或栅极轨道(gate tracks)。而在集成电路操作速度取决于字线之导电性的情况下，拥有低阻抗的材料将会被选择来制作栅极电极堆栈层。
在现有技术中，一般系利用一金属(例如钨)来作为栅极电极堆栈层之材料金属层。然而，由于金属容易扩散至周边的结构中，进而破坏周边结构的绝缘特性，因此一般是在朝向栅极介电层的部位利用一阻绝层，以及在邻近栅极介电层部位则利用多晶硅来包覆该金属层进而抑止金属扩散。
美国专利U.S.Pat.No.6198144号揭露一种栅极堆栈结构，其包括一多晶硅层设置于一栅极介电层上、一阻绝层设于该多晶硅层上以及一金属层形成于该阻绝层上。其中，该金属层是由钨所组成而该阻绝层则是由氮化钨所构成。随后沉积一氧化硅层于该金属层上，作为一绝缘氧化表层，以及形成一氮化硅层于该栅极堆栈结构之侧壁表面。当形成氮化钨层于该多晶硅层上的同时，氮原子会与该多晶硅层的多晶硅形成氮化硅层，因此破坏多晶硅层与阻绝层之间的电连接特性。
此外，德国专利DE102004004864.9揭露一种形成于多晶硅层与阻绝层中的界面层。其中，界面层能够有效抑制混合于多晶硅层中的氮，且界面层系由一耐火金属(例如钛)所组成。
另一设计栅极堆栈结构的关键则在于最终结构的高度。由于一般制造工艺的控制能力会随着栅极结构与沟渠高宽比的增加而降低，因此如何降低栅极堆栈结构的高度即为一重要目标。除此之外，源极与漏极之形成系利用栅极堆栈结构作为离子注入制造工艺之屏蔽。为了提高存储器单元之存取晶体管的效能，一般需于栅极堆栈结构上缘调整离子注入的注入角度。因此，当栅极堆栈结构的高度增加后，将会大幅减低离子注入角度的范围。然而，降低金属层的高度亦会降低金属层的横截面面积，进而增加字符线的阻抗。实际而言，阻抗层以及界面层对于栅极堆栈结构高度的贡献系为有限。
一般而言，多晶硅层的高度系取决于进行图案化栅极电极堆栈层之蚀刻步骤中的等等制造工艺条件。如欲于单一步骤中对金属层、阻绝层、界面层、以及多晶硅层进行一图案化制造工艺，则需要一种能应用于任何材料上的蚀刻剂并能同时对半导体基底不造成任何损伤。由于常见栅极堆栈结构的高度与宽度系约为二纳米与一百纳米，栅极介电层在栅极堆栈结构外通常并不适合抵抗一长时间的过蚀刻制造工艺步骤。
因此现有蚀刻制造工艺通常分为两个步骤来进行，其中第一个步骤是针对金属层、阻绝层、以及界面层进行蚀刻，而第二个步骤则针对多晶硅层进行蚀刻。
为了将该界面层自该栅极堆栈结构之侧壁完全移除，一般是利用一第一过蚀刻制造工艺来蚀刻至下方之多晶硅层。
而过蚀刻至多晶硅层内之厚度一般是为了完全移除依次沉积于一不平整表面的金属层、阻绝层、以及界面层所导致。而在邻近下表面的区域，下部金属层的一垂直厚度也会相继增加，且该垂直厚度系与一各向异性蚀刻息息相关。
在第一蚀刻步骤后，通常是先形成一衬垫保护层并覆盖于在第一蚀刻步骤中暴露出之金属层、阻绝层、以及界面层的侧壁。此外，在图案化多晶硅层之前打开介电保护层则需要进行一第二过蚀刻步骤至多晶硅层内。
其中，多晶硅层必须要有足够的的厚度来允许执行先前所述之，利用过蚀刻步骤蚀刻进入多晶硅层之制造工艺步骤。
此外，介于不同结构中间并由不同材料形成之凹坑的影响也必须列入考虑。在经由多晶硅层的材料填入凹坑后，原本多晶硅层的厚度将会增加，进而增加原本过蚀刻步骤的时间与成本。
因此，多晶硅层在各种过蚀刻环境下均需要一最低之制造工艺厚度，而最低制造工艺厚度高于栅极堆栈结构内多晶硅层之导电功能所需的一最低功用厚度。换言之，在图案化、填满步骤以及注入角度范围的考虑下，一种拥有较高高度的栅极堆栈结构即为一种急需改善的特征。
发明内容
因此本发明之目的在于提供一种应用于场效应晶体管并具有较低高度的多层栅极堆栈结构制作方法。此外，本发明另揭露一种多层栅极堆栈结构，其是由先前所述之制作方法所制造而成。
根据本发明之申请专利范围所揭露之一种制作一应用于场效应晶体管之多层栅极堆栈结构的方法，该方法包括：依次沉积一多晶硅层、一过渡金属界面层(transition metal interface)、一金属氮化物阻绝层(metal nitridebarrier)、以及一金属层于一栅极介电层上；图案化该金属层及该阻绝层，并选择性地及于该界面层，以暴露出部分该界面层；以图案化之该金属层及该阻绝层为屏蔽，图案化该界面层，并选择性地及于该多晶硅层；以及图案化该多晶硅层，并选择性地及于该栅极介电层。
此外，本发明另揭露一应用于场效应晶体管的多层栅极堆栈结构，其中该场效应晶体管包括一有源区域，该有源区域形成于半导体基底中，并且位于覆盖该半导体基底表面之一栅极介电层之下。本发明之栅极堆栈结构包括：一形成于该栅极介电层上之多晶硅层；一界面层设于该多晶硅层上，其中该界面层是由一过渡金属硅化物所组成；一阻绝层形成于该界面层上，其中该阻绝层是由至少一氮化金属层所组成；一金属层形成于该阻绝层上；一衬垫保护层位于一衬垫边缘上方并覆盖该栅极堆栈结构之上侧壁，其中该衬垫边缘是位于距离该多晶硅层上边缘下方小于10nm之位置；以及一侧壁衬垫层位于该衬垫边缘下方并覆盖该栅极堆栈结构之下侧壁。
附图说明
图1A至图1D为现有形成一种应用于场效应晶体管并含有一金属层之多层栅极堆栈结构之制作方法示意图。
图2及图3为现有制作一多层栅极堆栈结构之剖面示意图。
图4A至图4F为本发明优选实施例制作包括一金属层之多层栅极堆栈结构之示意图。
附图符号说明
1半导体基底 2栅极介电层
3栅极堆栈结构 4衬垫保护层
5侧壁衬垫层 6牺牲氧化层
7浅沟隔离结构 8沉积层
10基底表面 31’多晶硅层
31多晶硅层 32’界面层
32界面层 33’阻绝层
33阻绝层 34’金属层
34金属层 35’介电表层
35介电表层 41坑填充物
70凹坑 320凹坑
321退缩的钛金属层 OE1过蚀刻步骤
OE2过蚀刻步骤 SH阶梯高度
T厚度 DD凹坑深度
具体实施方式
请参照图1A至图1D，图1A至图1D为现有形成一种应用于场效应晶体管并含有一金属层之多层栅极堆栈结构之制作方法示意图。首先提供一半导体基底1。一般而言，一场效应晶体管之有源区域包括一源极、一漏极、以及一通道区域设置于该源极与漏极之间，且该源极及漏极是藉由先图案化栅极堆栈结构3，接着并进行一离子注入制造工艺所形成，如图1D所示。
接下来说明应用于场效应晶体管并含有一金属层之多层栅极堆栈结构之制作方法，首先形成一栅极介电层2于半导体基底1上并覆盖半导体基底1之基底表面10。接着依次沉积一多晶硅层31’、一界面层32’、一阻挡层33’、一金属层34’、以及一介电表层35’于栅极介电层2上。其中，金属层34’是由钨所组成，且金属层34’另定义出与栅极电极连接之电阻值，阻挡层33，则是由一氮化钨或氮化钛所组成并防止金属扩散至位于阻挡层下之各层。界面层32’是由钛所组成并防止氮原子被吸收至多晶硅层31’中。上述各层最后即组成一栅极电极堆栈层，如图1A所示。
如图1B所示，接着进行一标准光刻制造工艺来图案化介电表层35’。为完全移除于栅极堆栈结构3外之介电表层35’，对介电表层35’进行一过蚀刻(overetch)步骤，并蚀刻进入金属层34’，进而于栅极堆栈结构3中形成一新的介电表层35，其中金属层34’之上部分亦经过一图案化制造工艺步骤。接着蚀刻金属层34’、阻绝层33’、以及界面层32’。如图1C所示，为完全移除栅极堆栈结构3外侧之金属层34’、阻绝层33’、以及界面层32’，进行一第一过蚀刻步骤OE1，以将位于栅极堆栈结构3外之多晶硅层31’移除厚度约10nm到50nm。此外，坦覆性形成一由氮化硅所构成的衬垫保护层4包围介电表层35、金属层35、阻绝层33、界面层32、以及图案化之多晶硅层31’。接着，进行一各向异性蚀刻，以移除水平部份之衬垫保护层4，以裸露出多晶硅层31’。其次，进行一第二过蚀刻步骤OE2来完全移除水平部份之衬垫保护层4。
请参照图1D，利用蚀刻制造工艺对多晶硅层进行一图案转移，并选择性地及于栅极介电层2。接着，对暴露出多晶硅层31侧壁表面进行氧化制造工艺，因此形成一由氧化硅(SiO2)所组成之侧壁衬垫层5来填补原本暴露出的侧壁。如第1图所示，为了完全移除位于栅极堆栈结构3外之阻绝层33、界面层32、以及衬垫保护层4，多晶硅层31的高度足够，以容许过蚀刻步骤OE1与OE2之执行。
请参照图2及图3，图2及图3为现有制作一多层栅极堆栈结构之剖面示意图。在现有的制作过程中，一般是于栅极堆栈结构形成前，先形成浅沟隔离(STI)结构7于半导体基底1中。其中，场效应晶体管将会在形成浅沟隔离结构7之后于后续步骤中形成。此外，浅沟隔离结构7的形成亦会导致浅沟隔离结构7的边缘形成一阶梯高度SH之阶梯(step)。当依次沉积各金属层并利用各向同性回蚀刻步骤形成栅极电极之堆栈结构时，阶梯高度SH对于增加一沉积层8厚度T的影响即为一必须考虑的地方。此外，现有制作方法又必须对每一沉积层8进行一额外的过蚀刻步骤，以确保完全移除邻近区域之阶梯(step)。
其次，图3另示意出需进行过蚀刻之另一原因。如图3所示，浅沟隔离结构7包括一凹坑70(divot)形成于半导体基底1旁，且凹坑70是由一均匀厚度之沉积层8填入而成。为了避免与邻近结构形成短路，一般需对沉积层8进行一过蚀刻步骤，以完全移除凹坑7中之沉积层8。同时，必须于蚀刻沉积层8过程中确保半导体基底1不受到任何毁损。
请参照图4A至图4F，图4A至图4F为本发明优选实施例制作一包括金属层之多层栅极堆栈结构之示意图，而图4A至图4D则为一栅极堆栈结构3之剖面示意图。
如图4A所示，首先形成一由氧化硅所组成之栅极介电层2于半导体基底1上。接着形成一低阻抗之多晶硅层31’于栅极介电层2上，其中栅极介电层2之厚度为3至4纳米(nm)，而多晶硅层31’之厚度则为65纳米。然后沉积一由钛所构成之界面层32’于多晶硅层31’表面，其中界面层32’之厚度为3纳米且形成界面层32’之部分钛金属可选择性形成硅化钛。随后形成一约5纳米厚度之氮化钨层33’于界面层32’上，其中氮化钨层33’另形成一阻绝层33’。接着形成一由钨所组成之金属层34’于氮化钨层33’表面以及一由氮化硅所组成之介电表层35’于金属层34’上，其中金属层34’之厚度为30纳米而介电表层35’之厚度则为100纳米。
如图4B所示，接着利用一标准光刻制造工艺步骤来图案化介电表层35’，并进行一过蚀刻步骤以蚀刻介电表层35’及金属层34’表面。
在本实施例中，利用一氟做为基础的化学物质，蚀刻阻绝层33’及金属层34’，其中该氟做为基础的化学物质对界面层32’之钛金属，与阻绝层33’之氮化钨及金属层34’之钨金属提供高蚀刻选择比，以使该蚀刻步骤停止于界面层32’。
此外，本发明又可于界面层32’暴露出时选择性产生一蚀刻停止信号，以实时停止对钨金属层34’与氮化钨层33’之蚀刻步骤。
另外，可以对钨金属层34’与氮化钨层进行一退缩制造工艺(pull back，图未示)，以使钨金属层34’与氮化钨阻绝层33’自栅极堆栈结构侧壁退缩。
如图4D所示，接着利用一热稀释氟化氢(DHF)进行一湿蚀刻制造工艺来蚀刻界面层32’。然而，由于退缩的钛金属层321，将会于阻绝层33与下方之多晶硅层31’中间形成凹坑320，其中凹坑320将自栅极堆栈结构3侧壁，向栅极堆栈结构3内延伸至少一纳米至十纳米的深度。
随后，坦覆性沉积一氮化硅层并利用该氧化硅层做为一衬垫保护层4来覆盖栅极堆栈结构3侧壁之上部，尤指位于多晶硅层31’上边缘的部分。其中，凹坑320是利用氮化硅所组成的凹坑填充物41来填满。接着执行一各向异性蚀刻，以移除覆盖于多晶硅层31’表面之衬垫保护层4。其中，该各向异性蚀刻是包含一过蚀刻步骤0E2，蚀刻至多晶硅层31’表面，以确保完全移除覆盖于多晶硅层31’表面之衬垫保护层4。
如图4F所示，于图案化多晶硅层31，后，进行一氧化步骤来氧化暴露出之多晶硅层31垂直侧壁。其中，多晶硅层31是由一侧壁氧化层5所包围覆盖，而氧化步骤则会增加栅极堆栈结构3外部之栅极介电层2的厚度并形成一牺牲氧化层6。
相较于现有技术，现有之过蚀刻步骤OE1是用以确保完全蚀刻栅极堆栈结构3以外之金属层34、阻绝层33、及界面层32，由于盲目的依经验设定蚀刻停止之时间及位置，因此需要增加多晶硅层31的高度，以确保后续制造工艺能继续完成。而本发明，于界面层32’暴露出时选择性产生一蚀刻停止信号，以实时停止对钨金属层34’与氮化钨层33’之蚀刻步骤之做法，可以降低过蚀刻步骤OE1中多晶硅层31的高度需求。
因此，根据本发明所揭露的一种制作多层栅极堆栈结构的方法，该方法包括下列步骤：首先依次沉积一多晶硅层，一过渡金属介电层、一导电的氮化物阻绝层、以及一金属层于一栅极介电层上，其中，该栅极介电层另覆盖于一半导体基底上。然后根据与该界面层对应的一平面结构图案化该金属层，以暴露出该界面层，接着移除暴露出之界面层来图案化相对于多晶硅层之界面层，然后图案化相对于该介电层之多晶硅层。
基本上，先前所述之图案化步骤是先利用一屏蔽部分遮盖一处理层以进行一各向异性蚀刻步骤，其中处理层所暴露出的部分则被移除掉而该屏蔽的图案则被转移至该处理层。经由图案化该处理层相对于一下方层，本发明可以相对于下方层更高的效率来移除处理层之材料。
在移除金属层与阻绝层时，界面层是做为一蚀刻停止层。由于本发明又可对该界面层进行一相对于多晶硅层之高选择蚀刻，以产生一具有较薄厚度的界面层，因此只需要对多晶硅层进行一少量的过蚀刻制造工艺来完全移除金属、阻绝层以及界面层。此外，多晶硅层的高度可经由省略的过蚀刻制造工艺来减少，进而降低栅极堆栈结构之整体高度，并改善栅极堆栈结构与沟渠之间的高宽比以及扩大注入填充物之角度范围。
在进行图案化步骤中或步骤结束之后，金属层与阻绝层均是由一各向同性蚀刻来退缩。在一般蚀刻步骤中，被蚀刻金属层的截面部位将会变尖。因此，如果沉积一侧壁衬垫层于该栅极堆栈结构之侧壁上，侧壁衬垫层在边缘的厚度将会缩小。而当侧壁衬垫层开放之后，金属层可能暴露于边缘部位并与邻近结构而形成短路，例如一位线接触结构接触一场效应晶体管的源极或漏极。因此经由图案化金属层与阻绝层后退缩该金属层与阻绝层，本发明可有效避免这种短路现象发生。
根据本发明之优选实施例，一侧壁衬垫保护层是于图案化界面层后所沉积形成，其中该侧壁衬垫保护层是成一开放状态且该衬垫保护层位于栅极堆栈结构外部之水平部分是从多晶硅层中移除。随后利用该侧壁衬垫保护层覆盖由金属层、阻绝层、以及界面层所形成之栅极堆栈结构的侧壁，以于后续制造工艺中保护该栅极堆栈结构。
又根据本发明之优选实施例，界面层是利用一各向同性蚀刻来进行图案转移，其中在栅极堆栈结构中剩余之界面层的边缘是从栅极堆栈结构之侧壁退缩至少一至十纳米，进而于阻绝层与延伸至栅极堆栈结构侧壁之多晶硅层中形成复数个凹坑。而当界面层退缩后，将可有效防止界面层的边缘于后续步骤中被蚀刻。
又根据本发明之优选实施例，接着于界面层被退缩后于栅极堆栈结构所暴露出的上侧壁形成一衬垫保护层，其中衬垫保护层除了覆盖由金属层与阻绝层所构成的栅极堆栈结构外，另填满由界面层退缩所形成的凹坑，进而于后续形成一侧壁衬垫层于多晶硅层侧壁时防止界面层的边缘被氧化。
此外，该侧壁衬垫层是图案化该多晶硅层后形成于多晶硅层的侧壁上。
又根据本发明的优选实施例，阻绝层是利用该金属层的金属所提供的氮化物形成。因此，金属层与阻绝层的沉积、图案化步骤、以及退缩可于标准制造工艺中实现，而依次沉积的阻绝层以及金属层的步骤也将同时被简化。
此外，阻绝层与金属层之图案化步骤是利用一湿蚀刻制造工艺所达成。经利用一湿蚀刻步骤，本发明可于金属层之金属与阻绝层、以及界面层之间的蚀刻步骤中达到一高选择比。
又根据本发明之优选实施例，界面层之退缩是利用热稀释氟化氢或硫酸与臭氧的混合溶液(SOM)进行一湿蚀刻制造工艺所达成。经由利用热稀释氟化氢来进行蚀刻步骤，本发明可达成界面层与多晶硅层间的制造工艺选择比，并有效减缓进入多晶硅层之过蚀刻步骤。
又根据本发明之优选实施例，本发明又于图案化该金属层前沉积一介电表层于该金属层上并图案化该介电表层，其中部分之介电表层可于后续图案化步骤中作为一硬屏蔽，而剩余部分可作为栅极堆栈结构之介电表面。
此外，本发明另揭露一应用于场效应晶体管的多层栅极堆栈结构，其中该场效应晶体管包括一有源区域，该有源区域形成于半导体基底中，并且位于覆盖该半导体基底表面之一栅极介电层之下。本发明之栅极堆栈结构包括：一多晶硅层设置于该栅极介电层上；一界面层设于该多晶硅层上，其中该界面层是由一过渡金属硅化物所组成；一阻绝层形成于该界面层上，其中该阻绝层是由至少一氮化金属层所组成；一金属层形成于该阻绝层上；一衬垫保护层为于一衬垫边缘上方并覆盖该栅极堆栈结构之上侧壁，其中该衬垫边缘是位于距离该多晶硅层上边缘下方小于十纳米之位置；以及一侧壁衬垫层位于该衬垫边缘下方并覆盖该栅极堆栈结构之下侧壁。
根据本发明优选实施例之栅极堆栈结构，该结构另包括一介电表层设于该金属层上。
又根据本发明优选实施例之栅极堆栈结构，该结构中之界面层是从栅极堆栈结构之侧壁退缩一距离，而该衬垫保护层则是填满原本因界面层退缩而于阻绝层与多晶硅层中形成的凹坑，并沿着栅极堆栈结构之侧壁延伸至少一纳米至最多十纳米至该栅极堆栈结构中。
一般而言，栅极堆栈结构之多晶硅部位上的衬垫保护层是经由氧化制造工艺所形成，而形成成时所使用的氧气则会沿着侧壁扩散至多晶硅层中。由于界面层可于此环境下仍被全面性包覆住，因此本发明可有效防止界面层氧化的发生。
又根据本发明优选实施例之栅极堆栈结构，阻绝层另包括一由界面层之氮化物所组成之第一氮化层以及一由金属层之氮化物所组成之第二氮化层，其中该第一氮化层是用来吸收氮，而第二氮化层则是用来防止金属扩散至该金属层。
此外，形成界面层的过渡金属层是由耐火金属或钴所组成，其中耐火金属是为钛或钽。
以上所述仅为本发明的优选实施例，凡依本发明所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (13)
1.一种制作应用于场效应晶体管的多层栅极堆栈结构的方法，该方法包括：
依次沉积一多晶硅层、一过渡金属界面层、一金属氮化物阻绝层、以及一金属层于一栅极介电层上；
图案化该金属层及该阻绝层，并选择性地及于该界面层，以暴露出部分该界面层；
以图案化的该金属层及该阻绝层为屏蔽，图案化该界面层，并选择性地及于该多晶硅层；以及
以图案化的该金属层、该阻绝层及该界面层为屏蔽，图案化该多晶硅层，并选择性地及于该栅极介电层。
2.如权利要求1所述的方法，其中该方法另包括，于图案化该金属层后利用一各向同性蚀刻制造工艺蚀刻该金属层及该阻绝层。
3.如权利要求1所述的方法，其中该方法另包括，于图案化该界面层后形成一衬垫保护层于暴露出的该栅极堆栈结构的上侧壁。
4.如权利要求1所述的方法，其中该方法另包括：
于图案化该界面层步骤时或图案化该界面层之后，沿着栅极堆栈结构的侧壁于该阻绝层与该多晶硅层间，形成一界面层凹坑并延伸至少一纳米至最多十纳米至该栅极堆栈结构中。
5.如权利要求4所述的方法，其中该方法另包括：
于图案化该多晶硅层前，形成一衬垫保护层于暴露出的该栅极堆栈结构的上侧壁，其中该界面层凹坑是由该衬垫保护层所形成的凹坑填充物所填满。
6.如权利要求1所述的方法，其中该方法另包括，于图案化该多晶硅层后，形成一侧壁衬垫层于暴露出的该多晶硅层侧壁上。
7.如权利要求1所述的方法，其中图案化该阻绝层与该金属层，是利用一湿蚀刻制造工艺所达成。
8.如权利要求1所述的方法，其中图案化该界面层，是利用一稀释氢氟酸进行一湿蚀刻步骤所达成。
9.如权利要求1所述的方法，其中该方法另包括，于图案化该金属层及该阻绝层之前，提供一介电表层并图案化该介电表层。
10.一种应用于场效应晶体管的多层栅极堆栈结构，该场效应晶体管包括一有源区域，该有源区域形成于半导体基底中，并且位于覆盖该半导体基底表面的一栅极介电层之下，该栅极堆栈结构包括：
一多晶硅层设置于该栅极介电层上；
一界面层设置于该多晶硅层上，该界面层包括过渡金属硅化物；
一阻绝层设置于该界面层上，该阻绝层包括金属氮化物；
一金属层设置于该阻绝层上；
一衬垫保护层位于一衬垫边缘上方并覆盖该栅极堆栈结构的上侧壁，其中该衬垫边缘是位于距离该多晶硅层上缘下方小于10nm的位置；以及
一侧壁衬垫层位于该衬垫边缘下方并覆盖该栅极堆栈结构的下侧壁。
11.如权利要求10所述的多层栅极堆栈结构，其中该堆栈结构另包括一介电表层设置于该金属层上。
12.如权利要求10所述的多层栅极堆栈结构，其中该界面层是从该栅极堆栈结构的侧壁退缩，以及该衬垫保护层是延伸至少一纳米至最多十纳米至该栅极堆栈结构中以形成凹坑填充物，其中该凹坑填充物沿着该栅极堆栈结构的侧壁延伸于该阻绝层与该多晶硅层之间。
13.如权利要求10所述的多层栅极堆栈结构，其中该过渡金属为一耐火金属或钴。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/865,763 | 2004-06-14 | ||
| US10/865,763 US7078748B2 (en) | 2004-06-14 | 2004-06-14 | Multi-layer gate stack structure comprising a metal layer for a FET device, and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1716543A CN1716543A (zh) | 2006-01-04 |
| CN100377307C true CN100377307C (zh) | 2008-03-26 |
Family
ID=35459646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100780771A Active CN100377307C (zh) | 2004-06-14 | 2005-06-14 | 多层堆栈栅极结构及其制作方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7078748B2 (zh) |
| KR (1) | KR100620979B1 (zh) |
| CN (1) | CN100377307C (zh) |
| DE (1) | DE102005025951B4 (zh) |
| TW (1) | TWI260703B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060186491A1 (en) * | 2003-02-19 | 2006-08-24 | Park Hee-Sook | Methods of forming semiconductor devices having metal gate electrodes and related devices |
| KR100634163B1 (ko) * | 2003-02-19 | 2006-10-16 | 삼성전자주식회사 | 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법 |
| KR100668954B1 (ko) * | 2004-12-15 | 2007-01-12 | 동부일렉트로닉스 주식회사 | 박막트랜지스터 제조 방법 |
| DE102006004396B3 (de) * | 2006-01-31 | 2007-03-08 | Infineon Technologies Ag | Verfahren zum Entfernen von Refraktärmetallschichten und zur Silizierung von Kontaktflächen |
| US7572704B2 (en) * | 2006-12-27 | 2009-08-11 | Hynix Semiconductor Inc. | Method for forming metal pattern and method for forming gate electrode in semiconductor device using the same |
| US20080230839A1 (en) * | 2007-03-23 | 2008-09-25 | Joern Regul | Method of producing a semiconductor structure |
| KR100934854B1 (ko) * | 2008-03-17 | 2009-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| KR101508920B1 (ko) * | 2008-05-07 | 2015-04-06 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 및 이를 이용한 트랜지스터형성 방법 |
| CN102623320B (zh) * | 2012-03-22 | 2015-04-22 | 上海华力微电子有限公司 | 一种表征多层栅极中多晶硅电阻的方法 |
| KR101900042B1 (ko) | 2012-05-10 | 2018-09-18 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US9627608B2 (en) * | 2014-09-11 | 2017-04-18 | Lam Research Corporation | Dielectric repair for emerging memory devices |
| US10319826B2 (en) | 2017-04-12 | 2019-06-11 | International Business Machines Corporation | Replacement metal gate stack with oxygen and nitrogen scavenging layers |
| US10714347B2 (en) * | 2018-10-26 | 2020-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cut metal gate processes |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736455A (en) * | 1995-12-22 | 1998-04-07 | Micron Technology, Inc. | Method for passivating the sidewalls of a tungsten word line |
| US5796151A (en) * | 1996-12-19 | 1998-08-18 | Texas Instruments Incorporated | Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes |
| US5925918A (en) * | 1997-07-30 | 1999-07-20 | Micron, Technology, Inc. | Gate stack with improved sidewall integrity |
| US6198144B1 (en) * | 1999-08-18 | 2001-03-06 | Micron Technology, Inc. | Passivation of sidewalls of a word line stack |
| US6235621B1 (en) * | 1999-11-22 | 2001-05-22 | Vanguard International Semiconductor Corporation | Method for forming a semiconductor device |
| US6248632B1 (en) * | 1998-12-24 | 2001-06-19 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode with polycide structure in semiconductor device |
| US6277722B1 (en) * | 1999-06-24 | 2001-08-21 | Hyundai Electronics | Method for forming poly metal gate |
| JP2001237425A (ja) * | 1999-12-22 | 2001-08-31 | Hynix Semiconductor Inc | 垂直した側面形状を有するゲート電極の製造方法 |
| US6589884B1 (en) * | 2000-08-31 | 2003-07-08 | Micron Technology, Inc. | Method of forming an inset in a tungsten silicide layer in a transistor gate stack |
| US6720630B2 (en) * | 2001-05-30 | 2004-04-13 | International Business Machines Corporation | Structure and method for MOSFET with metallic gate electrode |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318259B1 (ko) * | 1998-12-29 | 2002-04-22 | 박종섭 | 반도체소자의게이트전극형성방법 |
| TW569319B (en) | 2002-06-06 | 2004-01-01 | Winbond Electronics Corp | Gate structure and method of manufacture |
| DE102004004864B4 (de) * | 2004-01-30 | 2008-09-11 | Qimonda Ag | Verfahren zur Herstellung einer Gate-Struktur und Gate-Struktur für einen Transistor |
-
2004
- 2004-06-14 US US10/865,763 patent/US7078748B2/en not_active Expired - Fee Related
-
2005
- 2005-06-06 DE DE102005025951A patent/DE102005025951B4/de not_active Expired - Fee Related
- 2005-06-13 KR KR1020050050489A patent/KR100620979B1/ko not_active IP Right Cessation
- 2005-06-13 TW TW094119544A patent/TWI260703B/zh active
- 2005-06-14 CN CNB2005100780771A patent/CN100377307C/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736455A (en) * | 1995-12-22 | 1998-04-07 | Micron Technology, Inc. | Method for passivating the sidewalls of a tungsten word line |
| US5796151A (en) * | 1996-12-19 | 1998-08-18 | Texas Instruments Incorporated | Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes |
| US5925918A (en) * | 1997-07-30 | 1999-07-20 | Micron, Technology, Inc. | Gate stack with improved sidewall integrity |
| US6248632B1 (en) * | 1998-12-24 | 2001-06-19 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode with polycide structure in semiconductor device |
| US6277722B1 (en) * | 1999-06-24 | 2001-08-21 | Hyundai Electronics | Method for forming poly metal gate |
| US6198144B1 (en) * | 1999-08-18 | 2001-03-06 | Micron Technology, Inc. | Passivation of sidewalls of a word line stack |
| US6235621B1 (en) * | 1999-11-22 | 2001-05-22 | Vanguard International Semiconductor Corporation | Method for forming a semiconductor device |
| JP2001237425A (ja) * | 1999-12-22 | 2001-08-31 | Hynix Semiconductor Inc | 垂直した側面形状を有するゲート電極の製造方法 |
| US6589884B1 (en) * | 2000-08-31 | 2003-07-08 | Micron Technology, Inc. | Method of forming an inset in a tungsten silicide layer in a transistor gate stack |
| US6720630B2 (en) * | 2001-05-30 | 2004-04-13 | International Business Machines Corporation | Structure and method for MOSFET with metallic gate electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| US7078748B2 (en) | 2006-07-18 |
| KR20060048332A (ko) | 2006-05-18 |
| KR100620979B1 (ko) | 2006-09-08 |
| US20050275046A1 (en) | 2005-12-15 |
| DE102005025951B4 (de) | 2010-05-12 |
| DE102005025951A1 (de) | 2006-01-05 |
| CN1716543A (zh) | 2006-01-04 |
| TWI260703B (en) | 2006-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100377307C (zh) | 多层堆栈栅极结构及其制作方法 | |
| CN102097375B (zh) | 具有埋入式栅极的半导体器件的制造方法 | |
| US8207566B2 (en) | Vertical channel transistor and method of fabricating the same | |
| US6503794B1 (en) | Semiconductor integrated circuit device and method for manufacturing the same | |
| KR20010067355A (ko) | 반도체 칩 및 그의 제조 프로세스 | |
| US20090212345A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
| JP2004526325A (ja) | 窓枠状のｇｃおよびｃｂを改良するために加工した縦型ゲート上部の処理 | |
| US20060043471A1 (en) | Vertical transistor structures having vertical-surrounding-gates with self-aligned features | |
| US6893917B2 (en) | Structure and fabricating method to make a cell with multi-self-alignment in split gate flash | |
| US20030087517A1 (en) | A new consolidation method of junction contact etch for below 150 nanometer deep trench-based dram devices | |
| US20080160740A1 (en) | Method For Manufacturing Semiconductor Device | |
| JPH10233445A (ja) | 半導体装置およびその製造方法 | |
| CN1832134B (zh) | 于半导体装置中形成栅电极图案的方法 | |
| KR20110138521A (ko) | 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법 | |
| CN114068544A (zh) | 半导体结构的制备方法 | |
| KR100479604B1 (ko) | 반도체 소자의 제조 방법 | |
| US7910485B2 (en) | Method for forming contact hole using dry and wet etching processes in semiconductor device | |
| JP5019890B2 (ja) | 半導体素子の製造方法 | |
| JP3931016B2 (ja) | 半導体装置及びその製造方法 | |
| KR100653983B1 (ko) | 스토리지 노드 콘택 형성방법 | |
| US7153781B2 (en) | Method to etch poly Si gate stacks with raised STI structure | |
| KR101068637B1 (ko) | 삼중 게이트스페이서를 구비한 반도체소자의 제조 방법 | |
| US20100258859A1 (en) | Method for fabricating semiconductor device having low contact resistance | |
| KR101067875B1 (ko) | 반도체 소자의 제조방법 | |
| KR100524806B1 (ko) | 반도체 소자의 스토리지노드콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |