CN100370611C - 电子组件堆叠结构 - Google Patents

Abstract

一种电子组件堆叠结构，至少包括二电子组件，各电子组件包括一导线架、一芯片、数条导线及一封胶体。芯片具有相对的一作用面与一非作用面，作用面具有一中央部分与一周边部分，周边部分具有数个焊垫。导线架包含数个引脚与一芯片支撑座，各引脚包含一内引脚及一相对延伸的外引脚，各内引脚包含相对的一导线连接面与一非导线连接面。芯片支撑座是以避开焊垫的方式与作用面相黏着。导线用以电性连接焊垫与导线连接面，封胶体用以包覆部分的芯片、部分的芯片支撑座、导线及部分的引脚，且非作用面、非接着面、外引脚及非导线连接面是裸露于封胶体外。一电子组件的非导线连接面是与另一电子组件的非导线连接面相黏着并电性连接。或者是，一电子组件的第一外引脚表面是与另一电子组件的第一外引脚表面相黏着并电性连接。

Description

电子组件堆叠结构

技术领域

本发明有关一种电子组件堆叠结构，且特别是有关一种同时利用电子组件的内引脚及外引脚作为电子组件堆叠时的电性连接处的电子组件堆叠结构。

背景技术

以目前的电子组件封装技术而言，通常会使用一封胶体来包覆多个芯片，以达到两倍以上的容量或更多功能的需求，即所谓的多芯片模块电子组件(multi-chip module package，MCM package)。举例来说，将两个1GB容量的内存芯片结合封装，即可得到一个2GB容量的电子组件，并不需要直接去制造2GB容量的单芯片；或者是，将多种不同功能的芯片，如内存芯片、逻辑芯片及微处理器芯片等，形成一封胶体内，以达到更高级且完善的功能，也就是所谓的电子组件系统封装(system in package，SIP)。

此外，有些业者也会将数个电子组件堆叠成一电子组件堆叠结构，如图1所示的美国专利第6,146,919号所揭示的结构。电子组件堆叠结构10包括电子组件11a及11b，电子组件11a及11b的结构相同。电子组件11a包括一导线架12a、一芯片18a、一封胶体13a及数条导线，如导线19a及19b。导线架12a包含数个引脚，如引脚12c及12d。引脚12c包含相连接的一内引脚14a及一外引脚15a，引脚12d包含相连接的一内引脚16a及一外引脚17a。内引脚14a具有相对的一导线连接面14c及一芯片黏接面14d，内引脚16a具有相对的一导线连接面16c及一芯片连接面16d。

芯片18a的作用面的中央部分具有数个焊垫，如焊垫18c及18d，芯片18a的作用面的周边部分是与芯片黏接面14d及16d相黏接。导线19a用以电性连接焊垫18c及导线连接面14c，导线19b用以电性连接焊垫18d及导线连接面16c。封胶体13a包覆芯片18a、导线19a及19b和内引脚14a及14b，部分的外引脚15a及17a是暴露于封胶体13a外。需要注意的是，外引脚15a及17a是于封胶体13a的两侧面外往封胶体13a的顶面上方弯曲成二对称的倒立″J″型结构。

同理，电子组件11b包括一导线架12b、一芯片18b、一封胶体13b及数条导线，如导线19c及19d。导线架12b包含数个引脚，如引脚12e及12f。引脚12e包含相连接的一内引脚14b及一外引脚15b，引脚12f包含相连接的一内引脚16b及一外引脚17b。当电子组件11b设置于电子组件11a上时，电子组件10b的外引脚15b及17b是分别与电子组件10a的外引脚15a及17a的倒立″J″型结构相黏着并电性连接。

然而，传统的外引脚15a、15b、17a及17b的倒立″J″型结构的设计，将会使得封胶体13a的顶面及封胶体13b的底面之间形成一多余空间，反而增加电子组件堆叠结构10的整体堆叠厚度及体积。此外，由于封胶体13a及13b分别包覆住芯片18a及18b，影响电子组件堆叠结构10的散热品质甚巨。

发明内容

有鉴于此，本发明的目的就是在提供一种电子组件堆叠结构。其电子组件之间以内引脚或外引脚作为相黏着及电性连接的堆叠设计，可以缩小电子组件堆叠结构的整体堆叠厚度及体积。此外，本发明的封胶体未包覆芯片的非作用面的设计，可以提升电子组件堆叠结构的整体散热效果。

根据本发明的目的，提出一种电子组件堆叠结构，包括一第一电子组件及一第二电子组件，第一电子组件及第二电子组件是各包括一导线架、一芯片、数条导线及一封胶体。芯片具有相对的一作用面与一非作用面，作用面具有一中央部分与一周边部分，周边部分具有数个焊垫。导线架包含数个引脚与一芯片支撑座，此些引脚是各包含一内引脚及一相对延伸的外引脚。各内引脚包含相对的一导线连接面与一非导线连接面，各外引脚具有相对的与该导线连接面连接的一第一外引脚表面及与该非导线连接面连接的一第二外引脚表面。芯片支撑座具有相对的一接着面及一非接着面，接着面是以避开此些焊垫的方式与作用面相黏着。所述导线用以电性连接所述焊垫与所述导线连接面，封胶体用以包覆部分的芯片、部分的芯片支撑座、所述导线及部分的引脚，且非作用面、非接着面、所述外引脚及所述非导线连接面是裸露于封胶体外。其中，第一电子组件的所述非导线连接面是与第二电子组件的所述非导线连接面相黏着并电性连接；或者是，第一电子组件的所述第一外引脚表面是与第二电子组件的所述第一外引脚表面相黏着并电性连接。

根据本发明另一方面的一种电子组件堆叠结构，包括一第一电子组件及一第二电子组件，第一电子组件及第二电子组件是各包括一导线架、至少一第一芯片、至少一第二芯片、数条导线及一封胶体。第一芯片具有相对的一第一作用面与一第一非作用面，第一作用面具有一第一中央部分与一第一周边部分，第一周边部分具有数个第一焊垫。导线架包含数个引脚与一芯片支撑座，所述引脚是各包含一内引脚及一相对延伸的外引脚。各内引脚还包含相对的一导线连接面与一非导线连接面，各外引脚具有相对的与该导线连接面连接的一第一外引脚表面及与该非导线连接面连接的一第二外引脚表面。芯片支撑座具有相对的一第一接着面与一第二接着面，第一接着面是以避开所述第一焊垫的方式黏着于第一作用面。第二芯片具有相对的一第二作用面与一第二非作用面，第二作用面具有一第二中央部分与一第二周边部分。第二周边部分具有数个第二焊垫，第二非作用面与第二接着面相黏着。部分的所述导线用以电性连接所述第一焊垫与所述导线连接面，且另一部分的所述导线用以电性连接所述第二焊垫与所述导线连接面。封胶体用以包覆第二芯片、芯片支撑座、部分的第一芯片、所述导线及部分的所述引脚，且第一非作用表面、所述非导线连接面及所述外引脚是裸露于封胶体外。其中，第一电子组件的所述非导线连接面是与第二电子组件的所述非导线连接面相黏着并电性连接；或者是，第一电子组件的所述第一外引脚表面是与第二电子组件的所述第一外引脚表面相黏着并电性连接。

为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。

附图说明

图1绘示乃美国专利案号No.6,146,919所揭示的电子组件堆叠结构的剖面图。

图2A绘示乃依照本发明的实施例一的电子组件堆叠结构的剖面图。

图2B绘示乃图2A的芯片的俯视图。

图2C是图2A的芯片、导线架的及导线的俯视图。

图3是依照本发明的实施例二的电子组件堆叠结构的剖面图。

图4是依照本发明的实施例三的电子组件堆叠结构的剖面图。

图5是依照本发明的实施例四的电子组件堆叠结构的剖面图。

图6是依照本发明的实施例五的电子组件堆叠结构的剖面图。

图7是依照本发明的实施例六的电子组件堆叠结构的剖面图。

图8A是依照本发明的实施例七的电子组件堆叠结构的剖面图。

图8B是图8A的一芯片的俯视图。

图8C是图8A的导线架、一芯片及导线的俯视图。

图8D是图8A的导线架、二芯片及导线的俯视图。

图9是依照本发明的实施例八的电子组件堆叠结构的剖面图。

图10是依照本发明的实施例九的电子组件堆叠结构的剖面图。

图11是依照本发明的实施例十的电子组件堆叠结构的剖面图。

图12是依照本发明的实施例十一的电子组件堆叠结构的剖面图。

图13是依照本发明的实施例十二的电子组件堆叠结构的剖面图。

具体实施方式

实施例一

请参照图2A，其是依照本发明的实施例一的电子组件堆叠结构的剖面图。在图2A中，电子组件堆叠结构20a包括电子组件21a及21b，电子组件21a及21b的构造相同，电子组件21a为电子装置21b的倒立结构。电子组件21b包括一芯片28b、一导线架22b、一封胶体31b及数条导线，如导线29b及30b。芯片28b具有相对的一作用面28c与一非作用面28h，作用面28c具有一中央部分28d与一周边部分28e，如图2B所示。周边部分28e具有数个焊垫，如焊垫28f及28g。导线架22b包含一芯片支撑座23b与数个引脚，如引脚22e及22f。引脚22e包含相连接的一内引脚24b及一外引脚25b，引脚22f包含相连接的一内引脚26b及一外引脚27b。内引脚24b包含相对的一导线连接面24e与一非导线连接面24f，内引脚26b包含相对的一导线连接面26e及一非导线连接面26f。外引脚25b具有相对的一第一外引脚表面25e及一第二外引脚表面25f，外引脚27b具有相对的一第一外引脚表面27e及一第二外引脚表面27f。第一外引脚表面25e及27e是分别与导线连接面24e及26e连接，第二外引脚表面25f及27f是分别与非导线连接面24f及26f连接。

芯片支撑座23b具有相对的一接着面23c及一非接着面23d，接着面23c是以避开焊垫28f及28g的方式与芯片28b的作用面28c相黏着，如图2C所示。导线29b用以电性连接焊垫28f与导线连接面24e，导线30b用以电性连接焊垫28g与导线连接面26e。封胶体31b用以包覆部分的芯片28b、部分的芯片支撑座23b、导线29b及30b和部分的引脚22e及22f，且非作用面28h、非接着面23d、外引脚25b及27b和非导线连接面24f及26f是裸露于封胶体31b外。

电子组件21a包括一导线架22a、一芯片28a、封胶体31a及数条导线，如导线29a及30a，导线架22a具有一芯片支撑座23a及数条引脚，如二引脚。一引脚包含相连接的一内引脚24a及一外引脚25a，另一引脚包含相连接的一内引脚26a及一外引脚27a。内引脚24a包含相对的一导线连接面与一非导线连接面，内引脚26a包含相对的一导线连接面与一非导线连接面。外引脚25a具有相对的一第一外引脚表面及一第二外引脚表面，外引脚27a具有相对的一第一外引脚表面及一第二外引脚表面。在各引脚中，第一外引脚表面是与导线连接面连接，第二外引脚表面是与非导线连接面连接。

当电子组件21b设置于电子组件21a上时，电子组件21b的非导线连接面24f及26f是分别与电子组件21a的内引脚24a及26a的非导线连接面相黏着并电性连接，使得电子组件21a及21b堆叠在一起并相互电性连接。

然而熟悉本技术的人员皆可以明了本发明的技术并不局限在此，例如，电子组件21a的外引脚25a及27a的第一外引脚表面是与一印刷电路板(printedcircuit board，PCB)的表面黏着并电性连接，则电子组件21b可以透过电子组件21a与PCB电性连接。

实施例二

请参照图3，其是依照本发明的实施例二的电子组件堆叠结构的剖面图。在图3中，本实施例的电子组件堆叠结构20b比实施例一的电子组件堆叠结构20a多出一电子组件21c，且电子组件21c及电子组件21a的结构相同。电子组件21c至少包括相连接的一内引脚24c及一外引脚25c和相连接的一内引脚26c及一外引脚27c。当电子组件21c设置于电子组件21b上时，电子组件21c的外引脚25c及外引脚27c的第一外引脚表面是分别与电子组件21b的第一外引脚表面25e及27e相黏着并电性连接。

实施例三

请参照图4，其是依照本发明的实施例三的电子组件堆叠结构的剖面图。在图4中，本实施例的电子组件堆叠结构20c比实施例二的电子组件堆叠结构20b多出一电子组件21d，且电子组件21d及电子组件21b的结构相同。电子组件21d至少包括相连接的一内引脚24d及一外引脚25d和相连接的一内引脚26d及一外引脚27d。当电子组件21d设置于电子组件21c上时，电子组件21d的内引脚24d及26d的非导线连接面是分别与第三电子组件21c的内引脚24c及26c的非导线连接面相黏着并电性连接。

由实施例一～三可以知道，当所堆叠的电子组件为2N个时，由下而上的第2i个电子组件的内引脚的非导线连接面是与第2i-1个电子组件的内引脚的非导线连接面相黏着并电性连接，第2i个电子组件的外引脚的第一外引脚表面是与第2i+1个电子组件的外引脚的第一外引脚表面相黏着并电性连接，i的值为1～N-1。第2N个电子组件的内引脚的非导线连接面是与第2N-1个电子组件的内引脚的非导线连接面相黏着并电性连接。

当所堆叠的电子组件为2N+1时，由下而上的第2j个电子组件的内引脚的非导线连接面是与第2j-1个电子组件的内引脚的非导线连接面相黏着并电性连接，第2j个电子组件的外引脚的第一外引脚表面是与第2j+1个电子组件的外引脚的第一外引脚表面相黏着并电性连接，j的值为1～N。

实施例四

请参照图5，其是依照本发明的实施例四的电子组件堆叠结构的剖面图。在图5中，本实施例的电子组件堆叠结构40a与实施例一的电子组件堆叠结构20a皆具有电子组件21a及21b，只是本实施例将电子组件21a及21b的位置上下调换而已。当电子组件21a设置于电子组件21b上时，电子组件21a的外引脚25a及27a的第一外引脚表面是分别与电子组件21b的外引脚25b及27b的第一外引脚表面相黏着并电性连接。

然而熟悉本技术的人员皆可以明了本发明的技术并不局限在此，例如，电子组件21b的内引脚24b及26b的非导线连接面是与一印刷电路板(PCB)的表面相黏着并电性连接。

实施例五

请参照图6，其是依照本发明的实施例五的电子组件堆叠结构的剖面图。在图6中，本实施例的电子组件堆叠结构40b比实施例四的电子组件堆叠结构40a多出一电子组件21d。当电子组件21d设置于电子组件21a上时，电子组件21d的内引脚24d及26d的非导线连接面是分别与电子组件21a的内引脚24a及26a的非导线连接面相黏着并电性连接。其中，本实施例的电子组件堆叠结构40b为实施例二的电子组件堆叠结构20b的倒立结构。

实施例六

请参照图7，其是依照本发明的实施例六的电子组件堆叠结构的剖面图。在图7中，本实施例的电子组件堆叠结构40c比实施例五的电子组件堆叠结构40b多出一电子组件21c。当电子组件21c设置于电子组件21d上时，电子组件21c的外引脚25c及27c的第一外引脚表面是分别与电子组件21d的外引脚25d及27d的第一外引脚表面相黏着并电性连接。

由实施例四～六可以知道，当所堆叠的电子组件为2N个时，由下而上的第21个电子组件的外引脚的第一外引脚表面是与第2i-1个电子组件的外引脚的第一外引脚表面相黏着并电性连接；第2i个电子组件的内引脚的非导线连接面是与第2i+1个电子组件的内引脚的非导线连接面相黏着并电性连接，i的值为1～N-1。第2N个电子组件的外引脚及的第一外引脚表面是分别与第2N-1个电子组件的外引脚及的第一外引脚表面相黏着并电性连接。

当所堆叠的电子组件为2N+1个时，由下而上的第2j个电子组件的外引脚及的第一外引脚表面是与第2j-1个电子组件的外引脚的第一外引脚表面相黏着并电性连接；第2j个电子组件的内引脚的非导线连接面是与第2j+1个电子组件的内引脚的非导线连接面相黏着并电性连接，j的值为1～N。

实施例七

请参照图8A，其是依照本发明的实施例七的电子组件堆叠结构的剖面图。在图8A中，电子组件堆叠结构80a包括电子组件81a及81b，电子组件81a及81b的结构相同，电子组件81a为电子组件81b的倒立结构。电子组件81b包括至少一芯片88c、至少一芯片88d、一导线架82b、一封胶体91b及数条导线，如导线89c、89d、90c及90d。芯片88c具有相对的一作用面88e与一非作用面88f，作用面88e具有一中央部分88g与一周边部分88h，如图8B所示。周边部分88h具有数个焊垫，如焊垫88i及88j。

导线架82b包含一芯片支撑座83b与数个引脚，如引脚82e及82f。引脚82e包含相连接的一内引脚84b及一外引脚85b，引脚82f包含相连接的一内引脚86b及一外引脚87b。内引脚84b包含相对的一导线连接面84e与一非导线连接面84f，内引脚86b包含相对的一导线连接面86e及一非导线连接面86f。外引脚85b具有相对的一第一外引脚表面85e及一第二外引脚表面85f，外引脚87b具有相对的一第一外引脚表面87e及一第二外引脚表面87f。第一外引脚表面85e及87e是分别与导线连接面84e及86e连接，第二外引脚表面85f及87f是分别与非导线连接面84f及86f连接。芯片支撑座83b具有相对的接着面83c及83d，接着面83c是以避开焊垫88i及88j的方式黏着于芯片88c的作用面88e，如图8C所示。

芯片88d具有相对的一作用面88k与一非作用面88m，作用面88m具有一中央部分88n与一周边部分88p，如图8D所示。周边部分88p具有数个焊垫，如焊垫88r及88s。其中，非作用面88s与接着面83d相黏着。请再参考图8A，导线89c及89d用以分别电性连接焊垫88i及88r和导线连接面84e，导线90c及90d用以分别电性连接焊垫88j及88s和导线连接面86e。封胶体91b用以包覆芯片88d、芯片支撑座83b、部分的芯片88c、导线89c、89d、90c及90d和部分的引脚82e及82f，且非作用表面88f、非导线连接面84f及86f和外引脚85b及87b是裸露于封胶体91b外。

电子组件81a包括一导线架82a、芯片88a及88b、封胶体91a及数条导线，如导线89a、89b、90a、90b。导线架82a具有一芯片支撑座83a及数条引脚，如二引脚。一引脚包含相连接的一内引脚84a及一外引脚85a，另一引脚包含相连接的一内引脚86a及一外引脚87a。内引脚84a包含相对的一导线连接面与一非导线连接面，内引脚86a包含相对的一导线连接面与一非导线连接面。外引脚85a具有相对的一第一外引脚表面及一第二外引脚表面，外引脚87a具有相对的一第一外引脚表面及一第二外引脚表面。在各引脚中，第一外引脚表面是与导线连接面连接，第二外引脚表面是与非导线连接面连接。

当电子组件81b设置于电子组件81a上时，电子组件81b的非导线连接面84f及86f是分别与电子组件81a的内引脚84a及86a的非导线连接面相黏着并电性连接。然而熟悉本技术的人员皆可以明了本发明的技术并不局限在此，例如，电子组件81a的外引脚85a及87a的第一外引脚表面是与一印刷电路板(PCB)的表面黏着并电性连接。

实施例八

请参照图9，其是依照本发明的实施例八的电子组件堆叠结构的剖面图。在图9中，本实施例的电子组件堆叠结构80b比实施例七的电子组件堆叠结构80a多出一电子组件81c。电子组件81c至少包括相连接的一内引脚84c及一外引脚85c和相连接的一内引脚86c及一外引脚87c。当电子组件81c设置于电子组件81b上时，电子组件81c的外引脚85c及87c的第一外引脚表面是分别与电子组件81b的外引脚85b及87b的第一外引脚表面相黏着并电性连接。

实施例九

请参照图10，其是依照本发明的实施例九的电子组件堆叠结构的剖面图。在图10中，本实施例的电子组件堆叠结构80c比实施例八的电子组件堆叠结构80b多出一电子组件81d。电子组件81d至少包括相连接的一内引脚84d及一外引脚85d和相连接的一内引脚86d及一外引脚87d。当电子组件81d设置于电子组件81c上时，电子组件81d的内引脚84d及86d的非导线连接面是分别与电子组件81c的内引脚84c及86c的非导线连接面相黏着并电性连接。

实施例十

请参照图11，其是依照本发明的实施例十的电子组件堆叠结构的剖面图。在图11中，本实施例的电子组件堆叠结构95a与实施例七的电子组件堆叠结构80a皆具有电子组件81a及81b，只是本实施例将电子组件81a及81b的位置上下调换而已。当电子组件81a设置于电子组件81b上时，电子组件81a的外引脚85a及87a的第一外引脚表面是分别与电子组件81b的外引脚85b及87b的第一外引脚表面相黏着并电性连接。然而熟悉本技术的人员皆可以明了本发明的技术并不局限在此，例如，电子组件81b的非导线连接面84f及86f是可与一印刷电路板(PCB)的表面相黏着并电性连接。

实施例十一

请参照图12，其是依照本发明的实施例十一的电子组件堆叠结构的剖面图。在图12中，本实施例的电子组件堆叠结构95b比实施例十的电子组件堆叠结构95a多出一电子组件81d。当电子组件81d设置于电子组件81a上时，电子组件81d的内引脚84d及86d的非导线连接面是分别与电子组件81a的内引脚84a及86a的非导线连接面相黏着并电性连接，本实施例的电子组件堆叠结构95b为实施例八的电子组件堆叠结构80b的倒立结构。

实施例十二

请参照图13，其是依照本发明的实施例十二的电子组件堆叠结构的剖面图。在图13中，本实施例的电子组件堆叠结构95c比实施例十一的电子组件堆叠结构95b多出一电子组件81c。当电子组件81c设置于电子组件81d上时，电子组件81c的外引脚85c及87c的第一外引脚表面是分别与电子组件81d的外引脚85d及87d的第一外引脚表面相黏着并电性连接。

本发明上述实施例所揭示的电子组件堆叠结构，其电子组件之间以内引脚或外引脚作为相黏着及电性连接的堆叠设计，可以缩小电子组件堆叠结构的整体堆叠厚度。此外，本发明的封胶体未包覆芯片的非作用面的设计，可以提升电子组件堆叠结构的整体散热效果。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化和修改，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本发明权利要求书的范围内。

Claims (16)

1.一种电子组件堆叠结构，至少包括：

一第一电子组件及一第二电子组件，它们各包括：

一芯片，具有相对的一作用面与一非作用面，该作用面具有一中央部分与一周边部分，该周边部分具有数个焊垫；

一导线架，包含数个引脚与一芯片支撑座，所述引脚是各包含一内引脚及一相对延伸的外引脚，各该内引脚包含相对的一导线连接面与一非导线连接面，各该外引脚具有相对的与该导线连接面连接的一第一外引脚表面及与该非导线连接面连接的一第二外引脚表面，该芯片支撑座具有相对的一接着面及一非接着面，该接着面是以避开所述焊垫的方式与该作用面相黏着；

数条导线，用以电性连接所述焊垫与所述导线连接面；以及

一封胶体，用以包覆部分的该芯片、部分的该芯片支撑座、所述导线及部分的该引脚，且该非作用面、该非接着面、所述外引脚及所述非导线连接面是裸露于该封胶体外；

其中，该第一电子组件的所述非导线连接面是与该第二电子组件的所述非导线连接面相黏着并电性连接。

2.如权利要求1所述的电子组件堆叠结构，其特征在于该第一电子组件的所述第一外引脚表面是与一印刷电路板的表面黏着并电性连接。

3.如权利要求1所述的电子组件堆叠结构，其特征在于该电子组件堆叠结构还包括：

一第三电子组件，其结构与该第一电子组件相同，该第三电子组件的所述第一外引脚表面是与该第二电子组件的所述第一外引脚表面相黏着并电性连接。

4.如权利要求3所述的电子组件堆叠结构，其特征在于该电子组件堆叠结构还包括：

一第四电子组件，其结构与该第一电子组件相同，该第四电子组件的所述非导线连接面是与该第三电子组件的所述非导线连接面相黏着并电性连接。

5.一种电子组件堆叠结构，至少包括：

一第一电子组件及一第二电子组件，它们各包括：

一芯片，具有相对的一作用面与一非作用面，该作用面具有一中央部分与一周边部分，该周边部分具有数个焊垫；

一导线架，包含数个引脚与一芯片支撑座，所述引脚是各包含一内引脚及一相对延伸的外引脚，各该内引脚包含相对的一导线连接面与一非导线连接面，各该外引脚具有相对的与该导线连接面连接的一第一外引脚表面及与该非导线连接面连接的一第二外引脚表面，该芯片支撑座具有相对的一接着面及一非接着面，该接着面是以避开所述焊垫的方式与该作用面相黏着；

数条导线，用以电性连接所述焊垫与所述导线连接面；以及

一封胶体，用以包覆部分的该芯片、部分的该芯片支撑座、所述导线及部分的该引脚，且该非作用面、该非接着面、所述外引脚及所述非导线连接面是裸露于该封胶体外；

其中，该第一电子组件的所述第一外引脚表面与该第二电子组件的所述第一外引脚表面相黏着并电性连接。

6.如权利要求5所述的电子组件堆叠结构，其特征在于该第一电子组件的所述非导线连接面是与一印刷电路板的表面黏着并电性连接。

7.如权利要求5所述的电子组件堆叠结构，其特征在于该电子组件堆叠结构还包括：

一第三电子组件，其结构与该第一电子组件相同，该第三电子组件的所述非导线连接面是与该第二电子组件的所述非导线连接面相黏着并电性连接。

8.如权利要求7所述的电子组件堆叠结构，其特征在于该电子组件堆叠结构还包括：

一第四电子组件，其结构与该第一电子组件相同，该第四电子组件的所述第一外引脚表面是与该第三电子组件的所述第一外引脚表面相黏着并电性连接。

9.一种电子组件堆叠结构，至少包括：

一第一电子组件及一第二电子组件，它们各包括：

至少一第一芯片，具有相对的一第一作用面与一第一非作用面，该第一作用面具有一第一中央部分与一第一周边部分，该第一周边部分具有数个第一焊垫；

一导线架，包含数个引脚与一芯片支撑座，所述引脚是各包含一内引脚及一相对延伸的外引脚，各该内引脚还包含相对的一导线连接面与一非导线连接面，各该外引脚具有相对的与该导线连接面连接的一第一外引脚表面及与该非导线连接面连接的一第二外引脚表面，该芯片支撑座具有相对的一第一接着面与一第二接着面，该第一接着面是以避开所述第一焊垫的方式黏着于该第一作用面；

至少一第二芯片，具有相对的一第二作用面与一第二非作用面，该第二作用面具有一第二中央部分与一第二周边部分，该第二周边部分具有数个第二焊垫，该第二非作用面与该第二接着面相黏着；

数条导线，部分的所述导线用以电性连接所述第一焊垫与所述导线连接面，且另一部分的所述导线用以电性连接所述第二焊垫与所述导线连接面；以及

一封胶体，用以包覆该第二芯片、该芯片支撑座、部分的该第一芯片、所述导线及部分的所述引脚，且该第一非作用表面、所述非导线连接面及所述外引脚是裸露于该封胶体外；

其中，该第一电子组件的所述非导线连接面与该第二电子组件的所述非导线连接面相黏着并电性连接。

10.如权利要求9所述的电子组件堆叠结构，其特征在于该第一电子组件的所述第一外引脚表面是与一印刷电路板的表面黏着并电性连接。

11.如权利要求9所述的电子组件堆叠结构，其特征在于该电子组件堆叠结构还包括：

一第三电子组件，其结构与该第一电子组件相同，该第三电子组件的所述第一外引脚表面是与该第二电子组件的所述第一外引脚表面相黏着并电性连接。

12.如权利要求11所述的电子组件堆叠结构，其特征在于该电子组件堆叠结构还包括：

一第四电子组件，其结构与该第一电子组件相同，该第四电子组件的所述非导线连接面是与该第三电子组件的所述非导线连接面相黏着并电性连接。

13.一种电子组件堆叠结构，至少包括：

一第一电子组件及一第二电子组件，它们各包括：

至少一第一芯片，具有相对的一第一作用面与一第一非作用面，该第一作用面具有一第一中央部分与一第一周边部分，该第一周边部分具有数个第一焊垫；

一导线架，包含数个引脚与一芯片支撑座，所述引脚是各包含一内引脚及一相对延伸的外引脚，各该内引脚还包含相对的一导线连接面与一非导线连接面，各该外引脚具有相对的与该导线连接面连接的一第一外引脚表面及与该非导线连接面连接的一第二外引脚表面，该芯片支撑座具有相对的一第一接着面与一第二接着面，该第一接着面是以避开所述第一焊垫的方式黏着于该第一作用面；

至少一第二芯片，具有相对的一第二作用面与一第二非作用面，该第二作用面具有一第二中央部分与一第二周边部分，该第二周边部分具有数个第二焊垫，该第二非作用面与该第二接着面相黏着；

数条导线，部分的所述导线用以电性连接所述第一焊垫与所述导线连接面，且另一部分的所述导线用以电性连接所述第二焊垫与所述导线连接面；以及

一封胶体，用以包覆该第二芯片、该芯片支撑座、部分的该第一芯片、所述导线及部分的所述引脚，且该第一非作用表面、所述非导线连接面及所述外引脚是裸露于该封胶体外；

其中，该第一电子组件的所述第一外引脚表面与该第二电子组件的所述第一外引脚表面相黏着并电性连接。

14.如权利要求13所述的电子组件堆叠结构，其特征在于该第一电子组件的所述非导线连接面是与一印刷电路板的表面黏着并电性连接。

15.如权利要求13所述的电子组件堆叠结构，其特征在于该电子组件堆叠结构还包括：

一第三电子组件，其结构与该第一电子组件相同，该第三电子组件的所述非导线连接面是与该第二电子组件的所述非导线连接面相黏着并电性连接。

16.如权利要求15所述的电子组件堆叠结构，其特征在于该电子组件堆叠结构还包括：

一第四电子组件，其结构与该第一电子组件相同，该第四电子组件的该第一外引脚表面是分别与该第三电子组件的该第一外引脚表面相黏着并电性连接。

Images