CN100367477C - 双层布线双极型器件制造工艺 - Google Patents
双层布线双极型器件制造工艺 Download PDFInfo
- Publication number
- CN100367477C CN100367477C CNB2004100182612A CN200410018261A CN100367477C CN 100367477 C CN100367477 C CN 100367477C CN B2004100182612 A CNB2004100182612 A CN B2004100182612A CN 200410018261 A CN200410018261 A CN 200410018261A CN 100367477 C CN100367477 C CN 100367477C
- Authority
- CN
- China
- Prior art keywords
- base
- propelling
- emitter region
- trap
- injection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 31
- 230000008569 process Effects 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 53
- 238000002347 injection Methods 0.000 claims description 22
- 239000007924 injection Substances 0.000 claims description 22
- 229910052796 boron Inorganic materials 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 239000004411 aluminium Substances 0.000 claims description 13
- -1 phosphonium ion Chemical class 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 abstract description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 238000005530 etching Methods 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 238000005755 formation reaction Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种双层布线双极型器件制造工艺，其中进行基区推进时温度为950℃～1000℃，基区推进的时间为100分钟；进行发射区推进时温度为950℃～1000℃，发射区推进的时间为30～60分钟；采用大剂量注入的砷(As)离子作为发射区，注入的剂量不低于1E15，注入离子的能量为20～80KeV。本发明的制造工艺能制造的器件的最小开孔尺寸为1.5×1.5μm，这样大大缩小了芯片尺寸。且其基区结深为0.7μm，发射区结深为0.4μm，这样可制成的高频器件，用于高频场合。
Description
技术领域
本发明涉及双极型器件的制造工艺，尤其涉及一种双层布线双极型器件的制造工艺。
背景技术
现有的双极型Bipolar制造工艺，无论是双层布线的还是单层布线的，其最小孔尺寸一般为3×4μm，结深在2μm左右。用它制成的集成电路不仅芯片面积大，且只能应用在低频场合。随着集成电路的发展，客户经常需要一种低压、超高频且芯片面积很小的高性能集成电路。于是就需要一种具有较小直径的孔，并且结深较浅的双极型器件的制造工艺，是其能适用于高频、低压的场合。
传统的的双极型器件的制造工艺包括(以制造双层布线为例)：制造衬底→在衬底上制造N阱→在衬底上制造P阱→形成外延→隔离注入→深磷注入并推进→基区推进→浓硼注入并推进→发射区推进→第一层布线(开孔→铝布线)→第二层布线(开孔→铝布线)→形成保护层。
由于基区和发射区的深度直接决定了该器件的频率和电压，因此如果希望得到低压、高频的双极型器件，如何控制基区推进和发射区推进这两个工艺步骤是很关键的，另外，开孔步骤中采用何种工艺直接决定了开孔的大小。因此，针对上述工艺步骤的改进是获得高性能器件的关键。
发明内容
本发明的目的是提供一种双层布线双极型器件制造工艺，其能够制造基区、发射区深度较浅的器件，以满足低压、高频的需要。
本发明提供的该种制造工艺的另一目的是能够具有尺寸更小的开孔，能缩小芯片的面积。
为了达到上述目的，本发明采用如下的技术方案：
一种双层布线双极型器件制造工艺，其中：
进行基区推进时温度为950℃～1000℃，基区推进的时间为100分钟；
进行发射区推进时温度为950℃～1000℃，发射区推进的时间为30～60分钟；
采用大剂量注入的砷(As)离子作为发射区，注入的剂量不低于1E15，注入离子的能量为20～80KeV。
在开孔的工艺步骤中，采用干法刻蚀和湿法刻蚀相结合的工艺。
在外延生长的工艺步骤之后还包括零层结构生长的工艺步骤，所述零层结构生长在所述外延上，专门用于曝光。
在第一层布线完成之后，第二层布线开始之前，还具有平坦化工艺步骤。
根据本发明的一个较佳实施例，其具体包括以下工艺步骤：在衬底上制作N阱→在衬底上制作P阱→生长N型外延的步骤→生长零层结构→隔离注入DP阱→注入磷离子并进行深磷推进→基区推进→注入硼离子并进行推进→发射区推进→第一层布线，包括开孔和铝布线→平坦化步骤→第二层布线，包括开孔和铝布线→形成保护层。
由于采用了上述的技术方案，本发明的制造工艺能制造的最小孔尺寸为1.5×1.5μm，这样大大缩小了芯片尺寸。且其基区结深为0.7μm，发射区结深为0.4μm，这样可制成的高频器件，用于高频场合。
附图说明
图1是按照本发明的一个实施例的制造工艺流程图；
图2是上述实施例中进行N阱推进的截面图；
图3是上述实施例中进行P阱推进的截面图；
图4是上述实施例中外延生长的截面图；
图5是上述实施例中隔离注入的截面图；
图6是上述实施例中深磷注入及推进的截面图；
图7是上述实施例中基区推进的截面图；
图8是上述实施例中浓硼注入及推进的截面图；
图9是上述实施例中发射区推进的截面图；
图10是上述实施例中开孔的截面图；
图11是上述实施例中铝布线的截面图；
图12是根据本发明的制造工艺制造的NPN管的截面结构图；
图13是根据本发明的制造工艺制造的横向PNP管的截面结构图；
图14是根据本发明的制造工艺制造的纵向PNP管的截面结构图；
图15是根据本发明的制造工艺制造的SP和IR电阻的截面结构图；
图16是根据本发明的制造工艺制造的MOS电容的截面结构图。
具体实施方式
本发明的特征、本质和优势将在下面结合实施例和附图的描述之后变得更加明显。
前面已经说过，本发明主要的改进点在于基区推进、发射区推进和开孔这三个步骤上。本发明通过控制基区推进和发射区推进的温度以及推进的时间而控制基区以及发射区的结深，同时采用干法刻蚀和湿法刻蚀相结合的工艺来实现较小直径的开孔。图1所示时按照本发明的一个实施例的具体工艺步骤，该实施例是双层布线的工艺流程，需要说明的是，图1所示的实施例只是一个示例性地说明，并不是说本发明的制造工艺必须精确地符合图1所示流程图中的每一个步骤，只要在本发明的思想的范围之内，对于图1所示的步骤进行适当的修改都是本领域内的技术人员容易想到的。
如图1所示，该实施例中的工艺步骤具体包括：
在衬底上制作N阱→在衬底上制作P阱→生长N型外延的步骤→生长零层结构→隔离注入DP阱→注入磷离子并进行深磷推进→基区推进→注入硼离子并进行推进→发射区推进→第一层布线，包括开孔和铝布线→平坦化步骤→第二层布线，包括开孔和铝布线→形成保护层。
将上述的流程与传统的工艺流程相比较，可以发现，从步骤上，该实施例增加了两个步骤。其一是在生长N型外延的步骤之后，隔离注入DP阱之前增加了生长零层结构的步骤。这是由于本发明的技术方案中采用全注入的工艺，对于外延以后的层次的曝光会产生问题，因此增加一个零层结构，该层专门用于曝光。其二是在两次布线之间增加了平坦化的步骤，所谓平坦化就是再铺设一层诸如BPSG(B+P+silicon Glass，即含有B+与P+离子的硅玻璃)的物质，由于其具有流动性，覆盖该层后可使表面光滑。上面是给两个步骤实在流程中新增加的步骤，下面结合各个步骤中处于不同阶段的器件的截面图来说明一下本发明对于现有的步骤的一些改进。
下面的描述是以制造NPN管的过程为例进行说明的，熟悉本领域的技术人员应该理解，下述过程在制造不同器件是会有一定的改变，但这种改变是可以预见的，不应该被视为脱离了本发明的范围。
图2是上述实施例中在衬底上制作N阱的截面图。该步骤具体包括以下部分：首先是氧化→然后是刻蚀BN的窗口→注入锑离子→BN 推进形成N阱→去除氧化层。之后就形成如图2所示的形态，在衬底P-Substrate上形成N阱BN。
图3是上述实施例中进行P阱推进的截面图。该步骤具体包括以下部分：首先是氧化→然后是刻蚀BP的窗口→注入硼离子→BP推进形成P阱→去除氧化层。之后就形成如图3所示的形态，在衬底P-Substrate上形成P阱BP。
图4是上述实施例中外延生长的截面图。在该实施例中，生长的外延是N型的外延N-EPI。
在该步骤之后，本发明还增加了一个步骤，就是生长零层结构的步骤，上面已经进行了描述。零层结构专门用于曝光，因此就不再专门画图表示了。
图5是上述实施例中隔离注入DP阱的截面图。该步骤具体包括以下部分：首先是形成氧化层501→在氧化层上涂上光刻胶502→刻蚀光刻胶502形成DP窗口→注入硼离子形成DP阱→DP阱推进→去除氧化层。之后就形成如图5所示的形态，在N型外延N-EPI中形成DP阱DP，位于P阱BP的上方。
图6是上述实施例中深磷注入及推进的截面图。该步骤具体包括以下部分：首先形成氧化层601→在氧化层上涂上光刻胶(图中没有画出)→刻蚀光刻胶形成窗口(DN对应的位置，图中没有示出)→注入磷离子并推进→去除光刻胶→去除氧化层601(图6所示是还没有去除氧化层的情形)。之后就形成如图6所示的形态，在N型外延N-EPI中形成N型的深磷扩散区DN，其深度达到BN区域并部分深入到BN区域内。
图7是上述实施例中基区推进的截面图。该步骤具体包括以下部分：首先形成氧化层701→在氧化层上涂上光刻胶702→刻蚀光刻胶形成窗口(SP对应的位置)→注入硼离子并推进→去除光刻胶702→去除氧化层701(图7所示是还没有去除氧化层及光刻胶的情形)。之后就形成如图7所示的形态，在N型外延N-EPI中形成基区SP，其位于BN区域的上方。
图8是上述实施例中浓硼注入及推进的截面图。该步骤具体包括以下部分：首先形成氧化层801→在氧化层上涂上光刻胶(图中未示出)→刻蚀光刻胶形成窗口(DB对应的位置)，如图8所示，浓硼注入区域共有三处，一处为基区，另两处分别位于两个DP阱中，窗口的位置与这些位置相对应→注入硼离子并推进，其中位于基区的BD区其深度超过基区的深度，但是未达到N阱；位于两个DP阱中的DB区其深度不超过DP阱的深度→去除光刻胶→去除氧化层801(图8所示是还没有去除氧化层及光刻胶的情形)。之后就形成如图8所示的形态，在基区SP中形成浓硼扩散区DB，在两个DP阱中也形成浓硼扩散区DB。在基区推进的过程中，其温度和持续的时间是本发明的重要的改进步骤之一，在该实施例中基区推进时温度为950℃～1000℃，基区推进的时间为100分钟左右。使用上述参数得到的基区的结深在0.7μm。
图9是上述实施例中发射区推进的截面图。该步骤具体包括以下部分：首先形成氧化层901→在氧化层上涂上光刻胶(图中未示出)→刻蚀光刻胶形成窗口(SN对应的位置)，如图9所示，浓硼注入区域共有两处，一处为基区(不与浓硼扩散区DB相接触)，另一处位于深磷扩散区DN中，窗口的位置与这些位置相对应→注入砷(AS)离子并推进，其中位于基区的SN区其深度不超过基区的深度；位于深硼扩散区DN中的SN区其深度不超过DN深度→去除光刻胶→去除氧化层901(图9所示是还没有去除氧化层及光刻胶的情形)。之后就形成如图9所示的形态，在基区SP中形成发射区SN，在深磷扩散区DN中也形成发射区SN。在发射区推进的过程中，其温度和持续的时间也是本发明的重要的改进步骤之一，在该实施例中，发射区推进时温度为950℃～1000℃，发射区推进的时间为30～60分钟。同时，本发明采用大剂量注入的砷(As)离子作为发射区，例如，在该实施例中，注入的As剂量不低于1E15(10的15次方，即1015)，注入离子的能量为20～80KeV。使用上述参数得到的发射区的结深在0.4μm。
图10是上述实施例中开孔的截面图。该步骤具体包括以下部分：首先形成氧化层1001→在氧化层上涂上光刻胶(图中未示出)→刻蚀光刻胶形成窗口(SN和DB区域对应的位置)→刻蚀窗口位置对应的氧化层1001，同时保留其他部分的氧化层1001→去除光刻胶。之后就形成如图10所示的形态，在两个发射区SN和浓硼扩散区DB上形成开孔。在该实施例中，开孔时采用干法刻蚀和湿法刻蚀相结合的工艺，所谓干法刻蚀就是使用气体进行刻蚀，而湿法刻蚀时使用溶液进行刻蚀，单独使用干法刻蚀或者使湿法刻蚀无法达到期望的1.5×1.5μm直径并且质量较好的开孔，因为如单独使用干法刻蚀，开出的小孔边界坡度较陡，不利于布线。单独使用湿法刻蚀的话，则不能满足小孔线宽的要求。所以本发明采用两者相结合的方法。
图11是上述实施例中铝布线的截面图。该步骤相对简单，在上述的开孔中分别注入铝，就形成了布线，单个开孔及其上的铝分别记为C、B、E，代表三极管的三极。
由于该工艺是双层布线，因此上述的开孔步骤和铝布线步骤都进行两次，以完成两次的布线工作，再两次布线之间，本发明还加入了一个平坦化的工艺步骤，上面已经描述过了。就是再铺设一层诸如BPSG(B+P+silicon Glass，即含有B+与P+离子的硅玻璃)的物质，由于其具有流动性，覆盖该层后可使表面光滑。
最后，再生长好保护层即可完成工艺。
图12-16是采用本发明的制造工艺制造的各种不同器件的截面图。其中图12是NPN管的截面结构图，图13是横向PNP管的截面结构图，图14是纵向PNP管的截面结构图，图15是SP和IR电阻的截面结构图，而图16是MOS电容的截面结构图。
采用上述技术方案及参数的制造工艺，其制造的器件最小孔尺寸为1.5×1.5μm，这样大大缩小了芯片尺寸。且其基区结深为0.7μm，发射区结深为0.4μm，这样可制成的高频器件，用于高频场合。
上述实施例是提供给熟悉本领域内的人员来实现或使用本发明的，熟悉本领域的人员可在不脱离本发明的发明思想的情况下，对上述实施例做出种种修改或变化，因而本发明的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。
Claims (4)
1.一种双层布线双极型器件制造工艺，其特征在于：
进行基区推进时温度为950℃～1000℃，基区推进的时间为100分钟；
进行发射区推进时温度为950℃～1000℃，发射区推进的时间为30～60分钟；
采用大剂量注入的砷离子作为发射区，注入的剂量不低于1E15，注入离子的能量为20～80KeV。
2.如权利要求1所述的制造工艺，其特征在于，具体包括以下工艺步骤：
在衬底上制作N阱→在衬底上制作P阱→生长N型外延的步骤→生长零层结构→隔离注入DP阱→注入磷离子并进行深磷推进→基区推进→注入硼离子并进行推进→发射区推进→第一层布线，包括开孔和铝布线→平坦化步骤→第二层布线，包括开孔和铝布线→形成保护层。
3.如权利要求2所述的制造工艺，其特征在于，在开孔的工艺步骤中，采用干法刻蚀和湿法刻蚀相结合的工艺。
4.如权利要求3所述的制造工艺，其特征在于，所述零层结构生长在所述外延上，专门用于曝光。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100182612A CN100367477C (zh) | 2004-05-12 | 2004-05-12 | 双层布线双极型器件制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100182612A CN100367477C (zh) | 2004-05-12 | 2004-05-12 | 双层布线双极型器件制造工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1697145A CN1697145A (zh) | 2005-11-16 |
| CN100367477C true CN100367477C (zh) | 2008-02-06 |
Family
ID=35349778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100182612A Expired - Lifetime CN100367477C (zh) | 2004-05-12 | 2004-05-12 | 双层布线双极型器件制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100367477C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211843B (zh) * | 2006-12-30 | 2010-05-19 | 上海先进半导体制造股份有限公司 | 小尺寸接触孔双极型制造工艺 |
| CN108470715B (zh) * | 2018-04-04 | 2020-08-28 | 华越微电子有限公司 | 一种双层布线平坦化加工工艺 |
| CN113838747A (zh) * | 2020-06-23 | 2021-12-24 | 上海先进半导体制造有限公司 | 带外延层的半导体器件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1349661A (zh) * | 1999-04-30 | 2002-05-15 | 罗姆股份有限公司 | 具有双极性晶体管的半导体装置 |
| US20020105054A1 (en) * | 1999-09-27 | 2002-08-08 | Taiwan Semiconductor Manufacturing Company | High voltage transistor using P+ buried layer |
| US6440812B2 (en) * | 1995-08-25 | 2002-08-27 | Micron Technology, Inc. | Angled implant to improve high current operation of bipolar transistors |
| CN1381881A (zh) * | 2001-04-18 | 2002-11-27 | 上海贝岭股份有限公司 | 双极型集成电路制造工艺 |
-
2004
- 2004-05-12 CN CNB2004100182612A patent/CN100367477C/zh not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6440812B2 (en) * | 1995-08-25 | 2002-08-27 | Micron Technology, Inc. | Angled implant to improve high current operation of bipolar transistors |
| CN1349661A (zh) * | 1999-04-30 | 2002-05-15 | 罗姆股份有限公司 | 具有双极性晶体管的半导体装置 |
| US20020105054A1 (en) * | 1999-09-27 | 2002-08-08 | Taiwan Semiconductor Manufacturing Company | High voltage transistor using P+ buried layer |
| CN1381881A (zh) * | 2001-04-18 | 2002-11-27 | 上海贝岭股份有限公司 | 双极型集成电路制造工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1697145A (zh) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102315093B (zh) | 沟槽填充后平坦化的工艺方法 | |
| CN102479703A (zh) | 异质结双极晶体管制造方法和包括异质结双极晶体管的集成电路 | |
| US20180358257A1 (en) | Ic with trenches filled with essentially crack-free dielectric | |
| JPH03110855A (ja) | 半導体装置の製造方法 | |
| US5488002A (en) | Method for manufacturing self-aligned bipolar transistors using double diffusion | |
| US9613848B2 (en) | Dielectric structures with negative taper and methods of formation thereof | |
| CN1085893C (zh) | 半导体集成电路装置及其制造方法 | |
| KR100487412B1 (ko) | 반도체 소자의 제조 방법 | |
| DE10138648A1 (de) | Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors | |
| US10032868B2 (en) | High performance super-beta NPN (SBNPN) | |
| CN1697145A (zh) | 改进的双层布线双极型器件制造工艺 | |
| KR20060017985A (ko) | 반도체 소자 및 그 제조방법 | |
| CN108231583A (zh) | 双极晶体管及其制作方法 | |
| US20150295030A1 (en) | Insulating trench forming method | |
| US3959040A (en) | Compound diffused regions for emitter-coupled logic circuits | |
| TWI556293B (zh) | Semiconductor device and manufacturing method thereof | |
| CN101211843B (zh) | 小尺寸接触孔双极型制造工艺 | |
| JP3143993B2 (ja) | 半導体装置の製造方法 | |
| CN104617082A (zh) | 射频结构及其形成方法 | |
| US7781295B1 (en) | System and method for providing a single deposition emitter/base in a bipolar junction transistor | |
| DE10328008A1 (de) | Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren | |
| US20250391703A1 (en) | Manufacturing method of semiconductor structure | |
| CN118412276B (zh) | 一种双向tvs芯片及其制备方法 | |
| KR0151184B1 (ko) | 반도체 소자의 평탄화방법 | |
| JP2874173B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080206 |