CN100365813C - 光感测芯片及半导体芯片堆叠封装结构 - Google Patents

Abstract

一种光感测芯片及半导体芯片堆叠封装结构，包括一导线架、一半导体芯片、一光感测芯片、数条导线、一封胶体及一透明板。半导体芯片的作用面的周边部分具有数个第一焊垫。导线架包含数个引脚与一芯片支撑座，芯片支撑座的一接着面是以避开第一焊垫的方式黏着于半导体芯片的中央部分。光感测芯片的作用面的周边部分具有数个第二焊垫，光感测芯片的非作用面是与芯片支撑座的另一接着面相黏着。导线用以电性连接上述所有焊垫与引脚，封胶体是包覆芯片支撑座、半导体芯片、部分的光感测芯片、导线及引脚。封胶体的凹穴是暴露光感测芯片的作用面的中央光感测区部分，透明板封住凹穴。

Description

光感测芯片及半导体芯片堆叠封装结构

技术领域

本发明有关一种封装结构(package)，且特别是有关一种具有光感测芯片(optical sensor chip)及半导体芯片(semiconductor chip)堆叠封装结构。

背景技术

集成电路封装技术可以将一个或多个半导体芯片封装成单一封装结构，使得半导体芯片被一不透明的封胶体所包覆住。因此，从封装结构外部看不到内部的半导体芯片。然而，对于一光感测芯片而言，它必须能够接收外界光线。因此，光感测芯片的封装方式将与一般半导体芯片的封装方式不同。若要将光感测芯片及半导体芯片封装成一光感测芯片及半导体芯片堆叠封装结构，也必须要有相当的封装设计方可达成。

请参照图1A，其绘示乃美国专利案第5,523,608号所揭示的光感测芯片及半导体芯片堆叠封装结构的剖面图。在图1A中，光感测芯片及半导体芯片堆叠封装结构10包括一导线架(leadframe)11、一半导体芯片12、一光感测芯片13、封胶体16、透明板17及数条导线，如导线14b、14c、15b及15c。半导体芯片12具有相对的一第一作用面12d及一第一非作用面，第一作用面12d具有数个第一焊垫，如第一焊垫12b及12c。导线架11包含一芯片支撑座11a及数个引脚，如引脚11b及11c。引脚11b及11c是各具有相对的一第一导线连接面11f及一第二导线连接面11g，芯片支撑座11a具有相对的一第一接着面11d及一第二接着面11e。芯片支撑座11a的第一接着面11d是黏着于半导体芯片12的第一非作用面。光感测芯片13具有相对的一第二作用面及一第二非作用面，如图1B所示，光感测芯片13的第二作用面具有一中央光感测区部分13a及一周边部分13d。周边部分13d具有数个第二焊垫，如第二焊垫13b及13c，光感测芯片13的第二非作用面及芯片支撑座11a的第二接着面11e相黏着。导线14b用以电性连接第一焊垫12b和引脚11b的第一导线连接面11f，导线15b用以电性连接第二焊垫13b和引脚11b的二导线连接面11g。导线14c用以电性连接第一焊垫12c和引脚11c的第一导线连接面11f，导线15c用以电性连接第二焊垫13c和引脚11c的第二导线连接面11g，使得半导体芯片12及光感测芯片13皆和引脚11b及11c电性连接。封胶体16是包覆芯片支撑座11a的第一接着面11d、半导体芯片12、第一焊垫12b及12c、导线14b及14c和引脚11b及11c的第一导线连接面11f。封胶体16的顶面具有一凹穴16a，凹穴16a是暴露中央光感测区部分13a、第二焊垫13b及13c、导线15b及15c和引脚11b及11c的第二导线连接面11g。透明板17是配置于封胶体16的顶面上，并与封胶体16的顶面共平面，透明板17用以封住凹穴16a。

需要注意的是，由于半导体芯片12的具有第一焊垫12b及12c的第一作用面12d并未与芯片支撑座11a的第一接着面11d相黏着，导致封胶体16必须包覆导线14b及14c因此，光感测芯片及半导体芯片堆叠封装结构10的封装体积、厚度及重量将会变大。此外，光感测芯片13及半导体芯片12运作时将会产生热量，由于半导体芯片12被封胶体16包覆，使得光感测芯片及半导体芯片堆叠封装结构10的散热效果将会变差。

发明内容

有鉴于此，本发明的目的就是在提供一种光感测芯片(optical sensor die)及半导体芯片(semiconductor die)堆叠封装结构。其半导体芯片的第一作用面及光感测芯片的第二非作用面分别与芯片支撑座的第一接着面及第二接着面黏接的设计，可以缩小光感测芯片及半导体芯片堆叠封装结构的封装体积、厚度及重量，并提升光感测芯片及半导体芯片堆叠封装结构的散热效果。

根据本发明的目的，提出一种光感测芯片及半导体芯片堆叠封装结构，包括一导线架、一半导体芯片、一光感测芯片、数条导线、一封胶体及一透明板。半导体芯片具有相对的一第一作用面与一第一非作用面，第一作用面具有一第一中央部分与一第一周边部分，第一周边部分具有数个第一焊垫。导线架包含数个引脚与一芯片支撑座，芯片支撑座具有相对的一第一接着面与一第二接着面，第一接着面是以避开所述第一焊垫的方式黏着于第一中央部分，使得此些第一焊垫位于芯片支撑座的侧面外。光感测芯片具有相对的一第二作用面及一第二非作用面，第二作用面具有一中央光感测区部分与一第二周边部分。第二周边部分具有数个第二焊垫，第二非作用面及第二接着面相黏着。部分的导线用以电性连接第一焊垫与引脚，且另一部分的导线用以电性连接第二焊垫与引脚，使得半导体芯片及光感测芯片分别与引脚电性连接。封胶体是至少包覆芯片支撑座、第一作用面、第二非作用面、部分的导线及部分的引脚。封胶体的顶面具有一凹穴，凹穴是至少暴露中央光感测区部分。透明板是配置于封胶体的顶面上，并封住凹穴。

本发明还提出一种光感测芯片及半导体芯片堆叠封装结构，包括一导线架、一半导体芯片、一光感测芯片、数条导线、一封胶体及一透明板。半导体芯片具有相对的一第一作用面及一第一非作用面，第一作用面具有一第一中央部分与一第一周边部分，第一周边部分具有数个第一焊垫。导线架包含数个引脚及一芯片支撑座，芯片支撑座具有相对的一第一接着面及一第二接着面。第一接着面是以避开所述第一焊垫的方式黏着于第一中央部分，使得第一焊垫位于芯片支撑座的侧面外，所述引脚包含相对的数个导线连接面及数个非导线连接面。光感测芯片具有相对的一第二作用面及一第二非作用面，第二作用面具有一中央光感测区部分与一第二周边部分。第二周边部分具有数个第二焊垫，第二非作用面及第二接着面相黏着。部分的导线用以电性连接第一焊垫及导线连接面，且另一部分的导线用以电性连接第二焊垫及导线连接面，使得半导体芯片及光感测芯片分别与此些引脚电性连接。封胶体是至少包覆芯片支撑座、第一作用面、第二非作用面、部分的此些导线及部分的此些引脚，且第一非作用表面及此些非导线连接面是裸露于封胶体外。封胶体的顶面具有一凹穴，凹穴是至少暴露中央光感测区部分。透明板是配置于封胶体的顶面上，并封住凹穴。

本发明又提出一种光感测芯片及半导体芯片堆叠封装结构，包括一导线架、一半导体芯片、一光感测芯片、数条导线、一封胶体及一透明盖。半导体芯片具有相对的一第一作用面及一第一非作用面，第一作用面具有一第一中央部分与一第一周边部分，第一周边部分具有数个第一焊垫。导线架包含数个引脚及一芯片支撑座，芯片支撑座具有相对的一第一接着面及一第二接着面。第一接着面是以避开所述第一焊垫的方式黏着于第一中央部分，使得第一焊垫位于芯片支撑座的侧面外，所述引脚包含相对的数个导线连接面及数个非导线连接面。光感测芯片具有相对的一第二作用面及一第二非作用面，第二作用面具有一中央光感测区部分与一第二周边部分。第二周边部分具有数个第二焊垫，第二非作用面及第二接着面相黏着。部分的导线用以电性连接所述第一焊垫及所述导线连接面，且另一部分的导线用以电性连接所述第二焊垫及所述导线连接面，使得半导体芯片及光感测芯片分别与所述引脚电性连接。封胶体是至少包覆芯片支撑座、第一作用面、第二非作用面、部分的所述导线及部分的所述引脚，且第一非作用表面、第二作用面及所述非导线连接面是裸露于封胶体外。透明盖具有一凹穴，透明盖是以凹穴的开口向下的方式黏着于封胶体及导线架，使得第二作用面和连接所述第二焊垫及所述导线连接面的部分的所述导线位于凹穴中。

为进一步说明本发明之上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。

附图说明

图1A是美国专利案第5,523,608号所揭示的光感测芯片及半导体芯片堆叠封装结构的剖面图。

图1B是图1A的光感测芯片的俯视图。

图2A是依照本发明的实施例一的光感测芯片及半导体芯片堆叠封装结构的剖面图。

图2B是图2A的半导体芯片的俯视图。

图2C是图2B的半导体芯片和导线架及导线的俯视图。

图2D是图2C的导线架及半导体芯片和光感测芯片及导线的俯视图。

图3是依照本发明的实施例二的光感测芯片及半导体芯片堆叠封装结构的剖面图。

图4是依照本发明的实施例三的光感测芯片及半导体芯片堆叠封装结构的剖面图。

图5是依照本发明的实施例四的光感测芯片及半导体芯片堆叠封装结构的剖面图。

图6是依照本发明的实施例五的光感测芯片及半导体芯片堆叠封装结构的剖面图。

图7是依照本发明的实施例六的光感测芯片及半导体芯片堆叠封装结构的剖面图。

具体实施方式

实施例一

请参照图2A，其是依照本发明的实施例一的光感测芯片及半导体芯片堆叠封装结构的剖面图。在图2A中，光感测芯片及半导体芯片堆叠封装结构20包括一导线架(leadframe)21、一半导体芯片22、一光感测芯片23、封胶体26、透明板27及数条导线，如导线24b、24c、25b及25c。半导体芯片22具有相对的一第一作用面22d及一第一非作用面22e，第一作用面22d具有一第一中央部分22f及一第一周边部分22g，如图2B所示。第一周边部分22g数个第一焊垫，如第一焊垫22b及22c。导线架21包含一芯片支撑座21a及数个引脚，如引脚21b及21c。引脚21b及21c是各具有相对的一导线连接面21f及一非导线连接面21g，芯片支撑座21a具有相对的一第一接着面21d及一第二接着面21e，第一接着面21d是藉由液态或固态非导电胶以避开第一焊垫22b及22c的方式黏着于第一中央部分22f，如图2C所示。

光感测芯片23具有相对的一第二作用面23d及一第二非作用面23e，第二作用面23d具有一中央光感测区部分23a及一第二周边部分23f，如图2D所示。第二周边部分23f具有数个第二焊垫，如第二焊垫23b及23c，第二非作用面23e及第二接着面21e是藉由液态或固态胶相黏着。

请再参考图2A，导线24b及25b用以分别电性连接第一焊垫22b及第二焊垫23b和引脚21b的导线连接面21f，导线24c及25c用以分别电性连接第一焊垫22c及第二焊垫23c和引脚21c的导线连接面21f，使得半导体芯片22及光感测芯片23与引脚21b及21c电性连接。封胶体26是包覆芯片支撑座21a、半导体芯片22、部分的光感测芯片23、第一焊垫22b及22c、第二焊垫23b及23c、导线24b、24c、25b及25c和部分的引脚21b及21c，第二非作用面23e、导线连接面21f及非导线连接面21g皆被封胶体26包覆。封胶体26的顶面具有一凹穴26a，凹穴26a是暴露中央光感测区部分23a。透明板27配置于封胶体26的顶面上，用以封住凹穴26a。

然而熟悉本技术的人员亦可以明了本发明的技术并不局限在此，例如，半导体芯片22为一闪存(flash memory)芯片、一逻辑(logic)芯片或一信号数字处理器(digital signal processor，DSP)芯片，且光感测芯片23为一互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)芯片、一电荷耦合组件(charge coupled device，CCD)芯片或其它光感测感应芯片。导线24b、24c、25b及25c为四金线，透明板27是选自于一透明平板、一透明凸板及一透明凹板其中任一个或其任意组合。引脚21b及21c是各还包括一内引脚及一外引脚，内引脚是部份被包覆于封胶体26内，外引脚是对应地由内引脚向外延伸于封胶体26外。

实施例二

请参照图3，其是依照本发明的实施例二的光感测芯片及半导体芯片堆叠封装结构的剖面图。在图3中，本实施例的光感测芯片及半导体芯片堆叠封装结构30与实施例一的光感测芯片及半导体芯片堆叠封装结构20不同之处在于封胶体的包覆形式，至于其它相同的构成要件则继续沿用相同的标号，并在此不再赘述。在图3中，封胶体36的底面是与半导体芯片22的第一非作用面22e共平面，使得半导体芯片22的第一非作用面22e暴露于封胶体36外。如此一来，可以增加光感测芯片及半导体芯片堆叠封装结构30的散热效果。

实施例三

请参照图4，其是依照本发明的实施例三的光感测芯片及半导体芯片堆叠封装结构的剖面图。在图4中，本实施例的光感测芯片及半导体芯片堆叠封装结构50与实施例一的光感测芯片及半导体芯片堆叠封装结构20不同之处在于封胶体的包覆形式及透明板的大小。在图4中，封胶体56是包覆芯片支撑座21a、半导体芯片22、部分的光感测芯片23、第一焊垫22b及22c、部分的导线24b及24c和部分的引脚21b及21c。封胶体56的顶面具有一凹穴56a，凹穴56a是暴露中央光感测区部分23a、焊垫23b及23c、导线25b及25c、另一部分的导线24b及24c和部分的引脚21b及21c的导线连接面21f。透明板57是配置于封胶体56的顶面上，并封住凹穴56a。在其它实施例中，半导体芯片22的第一非作用面22e是可暴露于封胶体36外。

实施例四

请参照图5，其是依照本发明的实施例四的光感测芯片及半导体芯片堆叠封装结构的剖面图。在图5中，光感测芯片及半导体芯片堆叠封装结构60包括一导线架61、一半导体芯片22、一光感测芯片23、封胶体66、透明板67及数条导线，如导线64b、64c、65b及65c。其中，半导体芯片22及光感测芯片23的结构如实施例一所述，在此沿用相同的标号，并不再赘述。导线架61包含一芯片支撑座61a及数个引脚，如引脚61b及61c。引脚61b及61c是各具有相对的一导线连接面61f及一非导线连接面61g，芯片支撑座61a具有相对的一第一接着面61d及一第二接着面61e。第一接着面61d是藉由液态或固态非导电胶以避开第一焊垫22b及22c的方式黏着于图2B所示的半导体芯片22的第一中央部分22f，第二接着面61e是藉由液态或固态胶黏着于光感测芯片23的第二非作用面23e。

导线64b及65b用以分别电性连接第一焊垫22b及第二焊垫23b和引脚61b的导线连接面61f，导线64c及65c用以分别电性连接第一焊垫22c及第二焊垫23c和引脚61c的导线连接面61f，使得半导体芯片22及光感测芯片23与引脚61b及61c电性连接。封胶体66是包覆芯片支撑座61a、部分的半导体芯片22、部分的光感测芯片23、第一焊垫22b及22c、第二焊垫23b及23c、导线64b、64c、65b及65c和部分的引脚61b及61c，第一非作用面22e、引脚61b及61c的非导线连接面61g是暴露于封胶体66外。封胶体66的顶面具有一凹穴66a，凹穴66a是暴露中央光感测区部分63a。透明板67是配置于封胶体66的顶面上，并封住凹穴66a。

实施例五

请参照图6，其是依照本发明的实施例五的光感测芯片及半导体芯片堆叠封装结构的剖面图。在图6中，本实施例的光感测芯片封装结构70与实施例四的光感测芯片及半导体芯片堆叠封装结构60不同之处在于封胶体的包覆形式。在图6中，封胶体76的顶面具有一凹穴76a，凹穴76a是暴露芯片支撑座61a、中央光感测区部分23a、第一焊垫22b及22c、第二焊垫23b及23c、导线64b、64c、65b及65c和部分的引脚61b及61c的导线连接面61f。透明板67是配置于封胶体76的顶面上，并封住凹穴76a。

实施例六

请参照图7，其是依照本发明的实施例六的光感测芯片及半导体芯片堆叠封装结构的剖面图。在图7中，本实施例的光感测芯片封装结构80与实施例四的光感测芯片及半导体芯片堆叠封装结构60不同之处在于封胶体的包覆形式及透明盖的结构。封胶体86是包覆芯片支撑座61a、半导体芯片22的第一作用面22d、光感测芯片23的第二非作用面23e、第一焊垫22b及22c、导线64b及64c和部分的引脚61b及61c的导线连接面61f。透明盖87具有一凹穴87a，透明盖87是以凹穴87a的开口向下的方式黏着于导线架61及封胶体86上，例如透明盖87设置于引脚61b及61c的导线连接面61f上，使得中央光感测区部分63a、第二焊垫23b及23c、导线65b及65c和另一部分的引脚61b及61c的导线连接面61f位于凹穴76a中。需要注意的是，透明盖87是选自于一透明平板、一透明凸板及一透明凹板其中任一个或其任意组合。

本发明上述实施例所揭示的光感测芯片及半导体芯片堆叠封装结构，其半导体芯片的第一作用面及光感测芯片的第二非作用面分别与芯片支撑座的第一接着面及第二接着面黏接的设计，可以缩小光感测芯片及半导体芯片堆叠封装结构的封装体积、厚度及重量，并提升光感测芯片及半导体芯片堆叠封装结构的散热效果。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化和修改，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本发明权利要求书的范围内。

Claims (21)

1.一种光感测芯片及半导体芯片堆叠封装结构，至少包括：

一半导体芯片，具有相对的一第一作用面与一第一非作用面，该第一作用面具有一第一中央部分与一第一周边部分，该第一周边部分具有数个第一焊垫；

一导线架，包含数个引脚与一芯片支撑座，该芯片支撑座具有相对的一第一接着面与一第二接着面，该第一接着面是以避开所述第一焊垫的方式黏着于该第一中央部分，使得所述第一焊垫位于该芯片支撑座的侧面外；

一光感测芯片，具有相对的一第二作用面及一第二非作用面，该第二作用面具有一中央光感测区部分与一第二周边部分，该第二周边部分具有数个第二焊垫，该第二非作用面及该第二接着面相黏着；

数条导线，部分的所述导线用以电性连接所述第一焊垫与所述引脚，且另一部分的所述导线用以电性连接所述第二焊垫与所述引脚，使得该半导体芯片及该光感测芯片分别与所述引脚电性连接；

一封胶体，至少包覆该芯片支撑座、该第一作用面、该第二非作用面、部分的所述导线及部分的所述引脚，该封胶体的顶面具有一凹穴，该凹穴至少暴露该中央光感测区部分；以及

一透明板，是配置于该封胶体的顶面上，并封住该凹穴。

2.如权利要求1所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该第一接着面及该第一作用面是利用固态或液态非导电胶相黏着。

3.如权利要求1所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该第二接着面及该第二非作用表面是利用固态或液态胶相黏着。

4.如权利要求1所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该透明板是选自于一透明平板、一透明凸板及一透明凹板其中任一个或其任意组合。

5.如权利要求1所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于所述引脚还包括：

数条内引脚，是部份被包覆于该封胶体内；以及

数条外引脚，是对应地由所述内引脚向外延伸于该封胶体外。

6.如权利要求1所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该封胶体是又包覆所述第二焊垫、所述导线及所述引脚。

7.如权利要求6所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该封胶体是又包覆该第一非作用面。

8.如权利要求6所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该第一非作用面是暴露于该封胶体外。

9.如权利要求1所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该凹穴是又暴露所述第二焊垫和连接所述第二焊垫及所述引脚的部分的所述导线。

10.如权利要求9所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该封胶体是又包覆该第一非作用面。

11.如权利要求9所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该第一非作用面是暴露于该封胶体外。

12.一种光感测芯片及半导体芯片堆叠封装结构，至少包括：

一半导体芯片，具有相对的一第一作用面及一第一非作用面，该第一作用面具有一第一中央部分与一第一周边部分，该第一周边部分具有数个第一焊垫；

一导线架，包含数个引脚及一芯片支撑座，该芯片支撑座具有相对的一第一接着面及一第二接着面，该第一接着面是以避开所述第一焊垫的方式黏着于该第一中央部分，使得所述第一焊垫位于该芯片支撑座的侧面外，所述引脚各包含相对的一个导线连接面及一个非导线连接面；

一光感测芯片，具有相对的一第二作用面及一第二非作用面，该第二作用面具有一中央光感测区部分与一第二周边部分，该第二周边部分具有数个第二焊垫，该第二非作用面及该第二接着面相黏着；

数条导线，部分的所述导线用以电性连接所述第一焊垫及所述导线连接面，且另一部分的所述导线用以电性连接所述第二焊垫及所述导线连接面，使得该半导体芯片及该光感测芯片分别与所述引脚电性连接；

一封胶体，至少包覆该芯片支撑座、该第一作用面、该第二非作用面、部分的所述导线及部分的所述引脚，且该第一非作用表面及所还非导线连接面是裸露于该封胶体外，该封胶体的顶面具有一凹穴，该凹穴是至少暴露该中央光感测区部分；以及

一透明板，是配置于该封胶体的顶面上，并封住该凹穴。

13.如权利要求12所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该第一接着面及该第一作用面是利用固态或液态非导电胶相黏着。

14.如权利要求12所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该第二接着面及该第二非作用表面是利用固态或液态胶相黏着。

15.如权利要求12所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该透明板是选自于一透明平板、一透明凸板及一透明凹板其中任一个或其任意组合。

16.如权利要求12所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该封胶体是又包覆所述第二焊垫、所述导线及所述引脚。

17.如权利要求12所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该凹穴是又暴露所述第二焊垫和连接所述第二焊垫及所述引脚的部分的所述导线。

18.一种光感测芯片及半导体芯片堆叠封装结构，至少包括：

一半导体芯片，具有相对的一第一作用面及一第一非作用面，该第一作用面具有一第一中央部分与一第一周边部分，该第一周边部分具有数个第一焊垫；

一导线架，包含数个引脚及一芯片支撑座，该芯片支撑座具有相对的一第一接着面及一第二接着面，该第一接着面是以避开所述第一焊垫的方式黏着于该第一中央部分，使得所述第一焊垫位于该芯片支撑座的侧面外，所述引脚各包含相对的一个导线连接面及一个非导线连接面；

一光感测芯片，具有相对的一第二作用面及一第二非作用面，该第二作用面具有一中央光感测区部分与一第二周边部分，该第二周边部分具有数个第二焊垫，该第二非作用面及该第二接着面相黏着；

数条导线，部分的所述导线用以电性连接所述第一焊垫及所述导线连接面，且另一部分的所述导线用以电性连接所述第二焊垫及所述导线连接面，使得该半导体芯片及该光感测芯片分别与所述引脚电性连接；

一封胶体，至少包覆该芯片支撑座、该第一作用面、该第二非作用面、部分的所述导线及部分的所述引脚，且该第一非作用表面、该第二作用面及所述非导线连接面是裸露于该封胶体外；以及

一透明盖，具有一凹穴，该透明盖是以该凹穴的开口向下的方式黏着于该封胶体及该导线架，使得该第二作用面和连接所述第二焊垫及所述导线连接面的部分的所述导线位于该凹穴中。

19.如权利要求18所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该第一接着面及该第一作用面是利用固态或液态非导电胶相黏着。

20.如权利要求18所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该第二接着面及该第二非作用表面是利用固态或液态胶相黏着。

21.如权利要求18所述的光感测芯片及半导体芯片堆叠封装结构，其特征在于该透明盖是选自于一透明平板、一透明凸板及一透明凹板其中的任一个或其任意组合。

Images