CN100359664C - 一种金属电容的刻蚀方法 - Google Patents
一种金属电容的刻蚀方法 Download PDFInfo
- Publication number
- CN100359664C CN100359664C CNB2004100846539A CN200410084653A CN100359664C CN 100359664 C CN100359664 C CN 100359664C CN B2004100846539 A CNB2004100846539 A CN B2004100846539A CN 200410084653 A CN200410084653 A CN 200410084653A CN 100359664 C CN100359664 C CN 100359664C
- Authority
- CN
- China
- Prior art keywords
- etching
- metal capacitance
- dielectric layer
- titanium nitride
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明有关一种金属电容的刻蚀方法,金属电容包括下部电极、处于下部电极上方的介质层,介质层由氮化硅组成,在介质层上方具有氮化钛形成的上部电极,为了刻蚀方便,在金属电容的上方具有光刻胶,首先进行顶层氮化钛层的主刻蚀,反应腔内的反应气体包括氯气、三氟甲烷及稀释气体,当检测到氟离子的浓度降低时,停止主刻蚀;接着进行氮化钛的过刻蚀及介质层的部分刻蚀,直至氟离子的浓度不再降低;最后进行介质层的全面刻蚀,通过刻蚀速率计算刻蚀时间,当刻蚀量达到氮化钛的一半时停止刻蚀。上述方式可以精确控制刻蚀时间,达到准确的刻蚀精度。
Description
技术领域
本发明涉及一种半导体器件制成方法,尤其是涉及一种金属电容的刻蚀方法。
背景技术
在半导体的工艺制造中,常常需要在金属铝线上再长一层氮化硅介质层和氮化钛金属膜构成金属电容。金属电容需要一定的刻蚀程序,从而使其具有需要的形状,金属电容在刻蚀前的构造图见附图1,其最下方为一层钛/氮化钛的金属层7,其上具有金属铝层6,金属铝层6的上方进一步形成一层钛/氮化钛的金属层5,上述三层5、6、7共同形成金属电容的下部电极4。在上述下部电极4上具有一层氮化硅作为金属电容的介质层3,介质层3上具有氮化钛层2,氮化钛层2作为金属电容的上部电极。另外,为了刻蚀的方便,需要在氮化钛层2上方涂上一定厚度的光刻胶层1。
在上部电极(氮化钛层2)的刻蚀程序中,要求刻去光刻胶层1外的氮化钛层2之后,再刻去一半氮化硅介质层3。因此刻蚀的量需要精确掌握,如果刻蚀太少,会有上层氮化钛层2残留,从而影响整个金属电容的品质;而如果刻蚀过多,会导致金属电容漏电,所以如何用稳定的终点检测方法,来精确控制上层金属的刻蚀的量非常重要,而刻蚀量一般是通过刻蚀时间来进行控制的。然而,业界目前尚无好的方法来进行上述刻蚀时间的掌控。
发明内容
本发明所要解决的技术问题是提供一种金属电容的刻蚀方法,其可以精确地控制刻蚀时间,从而达到较佳的刻蚀精度。
为完成以上技术问题,本发明采用以下技术方案,种金属电容的刻蚀方法,金属电容包括下部电极、处于下部电极上方的介质层,介质层由氮化硅组成,在介质层上方具有氮化钛形成的上部电极,为了刻蚀方便,在金属电容的上方具有光刻胶,其特征在于包括以下步骤:
第一步,进行顶层氮化钛层的主刻蚀,反应腔内的反应气体包括氯气、三氟甲烷及稀释气体,当检测到氟离子的浓度降低时,停止主刻蚀;
第二步,氮化钛的过刻蚀及介质层的部分刻蚀,直至氟离子的浓度不再降低:
第三步,介质层的全面刻蚀,通过刻蚀速率计算刻蚀时间,当刻蚀量达到氮化钛的一半时停止刻蚀。
与现有技术相比,本发明的有益效果是:能够精确控制刻蚀的时间,从而精确控制刻蚀量。
附图说明
图1为本发明一种金属电容刻蚀方法的金属电容的一个实施例的刻蚀前的结构图。
图2是本发明一种金属电容刻蚀方法的金属电容的一个实施例的刻蚀后的结构图。
图3是本发明一种金属电容刻蚀方法的流程图。
图4是本发明一种金属电容刻蚀方法中F离子的浓度曲线图。
具体实施方式
下面结合附图和实施例对本发明作进一步描述。
请参阅图1及图2所示,本发明一种金属电容刻蚀方法所述的金属电容最下方为一层钛/氮化钛的金属层7,其上具有金属铝层6,金属铝层6的上方进一步形成一层钛/氮化钛的金属层5,上述三层5、6、7共同形成金属电容的下部电极4。在上述下部电极4上具有一层氮化硅作为金属电容的介质层3,介质层3 上具有氮化钛层2,氮化钛层2作为金属电容的上部电极。另外,为了刻蚀的方便,需要在氮化钛层2上方涂上一定厚度的光刻胶层1。
在用等离子刻蚀金属电容上部电极(TiN)时,用Cl2,BCl3,Ar,CHF3。作反应气体,在反应腔内进行刻蚀。腔体压力8mTorr,源功率为700W,偏置功率为70W,50sccm单位的氯气、6sccm单位的三氟甲烷及20sccm单位的三氯化硼,40sccm单位的氩气。在刻蚀时,反应腔体内产生含Cl*和F*的等离于,可以通过监测腔体内的等离子的发光强度来模拟等离子的浓度变化。首先进行顶层氮化钛层2的主刻蚀,在刻蚀过程中,产生F*等离子,监测F*的发光强度变化来检测氮化钛(TiN)的刻蚀终点。这里反应气体有:氯气是氮化钛层2的主要刻蚀气体;三氯化硼起辅助刻蚀作用以及具有一定的淀积生成物的作用,可以保护被刻蚀层的侧面;氩气作为稀释气体;三氟甲烷产生氟离子的等离于体,利用它和TiN不反应而和氮化硅的特性,通过模拟它在反应腔体内的浓度变化来检测刻蚀的终点,从而精确控制刻蚀时间。在本步的刻蚀中,由于氯离子会和TiN反应,而氟离子不会反应,所以腔体内氟离子的浓度不会变,维持一条水平直线,见波形图4中第1段。当上部电极的TiN层2刻掉后,中间介质层3氮化硅(Nitride)暴露出来,而氮化硅会和氟离子反应,其反应后会生成SiF4,SIF4是气态的,被真空泵抽出反应腔。所以腔体内的氟离子的量会减少,浓度降低,见波形图4图2段。当氟离子的浓度降低时,表明硅片上部分区域的氮化钛已经刻蚀完,就停止主刻蚀。考虑到TiN膜淀积的膜厚有硅片面内不均匀性,和刻蚀速率面内不均匀性,需要加过刻蚀,把没有光刻胶罩着的区域的TiN刻干净,以防止因TiN残留而导致的漏电。当暴露的TiN部分全部刻蚀干净后,氟离子和中间介质膜氮化硅(Nitride)反应达到稳定,氟离子的浓度再趋于平衡,波形再恢复为水平直线,见波形图3段。通过刻蚀速率计算出刻蚀时间,使其刻蚀量为一半,这样的工艺窗口最大。
综上所述,本发明完成了发明人的发明目的,能够精确控制刻蚀的时间,从而精确控制刻蚀量。
Claims (6)
1、一种金属电容的刻蚀方法,金属电容包括下部电极、处于下部电极上方的介质层,介质层由氮化硅组成,在介质层上方具有氮化钛形成的上部电极,为了刻蚀方便,在金属电容的上方具有光刻胶,其特征在于包括以下步骤:
第一步,进行顶层氮化钛层的主刻蚀,反应腔内的反应气体包括氯气、三氟甲烷及稀释气体,当检测到氟离子的浓度降低时,停止主刻蚀;
第二步,氮化钛的过刻蚀及介质层的部分刻蚀,直至氟离子的浓度不再降低;
第三步,介质层的全面刻蚀,通过刻蚀速率计算刻蚀时间,当刻蚀量达到氮化钛的一半时停止刻蚀。
2、如权利要求1所述的金属电容的刻蚀方法,其特征在于:所述检测氟离子浓度的方法是通过氟离子的发光强度检测。
3、如权利要求1所述的金属电容的刻蚀方法,其特征在于:所述反应气体中的稀释气体为氩气。
4、如权利要求3所述的金属电容的刻蚀方法,其特征在于:所述反应气体还包括辅助刻蚀的三氯化硼。
5、如权利要求4所述的金属电容的刻蚀方法,其特征在于:所述反应腔内的主要参数为:腔体压力8mTorr,源功率为700W,偏置功率为70W,50sccm单位的氯气、6sccm单位的三氟甲烷及20sccm单位的三氯化硼,40sccm单位的氩气。
6、如权利要求1所述的金属电容的刻蚀方法,其特征在于:所述下部电极包括金属铝层,其两面均具有钛及氮化钛层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100846539A CN100359664C (zh) | 2004-11-26 | 2004-11-26 | 一种金属电容的刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004100846539A CN100359664C (zh) | 2004-11-26 | 2004-11-26 | 一种金属电容的刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1779941A CN1779941A (zh) | 2006-05-31 |
CN100359664C true CN100359664C (zh) | 2008-01-02 |
Family
ID=36770173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100846539A Expired - Fee Related CN100359664C (zh) | 2004-11-26 | 2004-11-26 | 一种金属电容的刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100359664C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102148137B (zh) * | 2010-02-10 | 2014-12-17 | 上海华虹宏力半导体制造有限公司 | Mim电容器及其形成工艺 |
CN103367104A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 一种对金属电容上电极的刻蚀方法 |
CN104916523B (zh) * | 2014-03-14 | 2018-11-09 | 上海华虹宏力半导体制造有限公司 | 在金属电容上电极刻蚀制程中改善tddb性能的方法 |
CN104498949A (zh) * | 2014-12-08 | 2015-04-08 | 国家纳米科学中心 | 一种金属铝膜纳米结构刻蚀方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534374B2 (en) * | 2001-06-07 | 2003-03-18 | Institute Of Microelectronics | Single damascene method for RF IC passive component integration in copper interconnect process |
CN1408126A (zh) * | 2000-03-01 | 2003-04-02 | 因芬尼昂技术股份公司 | 具有金属-绝缘体-金属电容器的集成元件 |
JP2003188265A (ja) * | 2001-12-19 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Mim型容量素子の製造方法 |
US6699749B1 (en) * | 2002-11-13 | 2004-03-02 | Samsung Electronics, Co., Ltd. | Method for manufacturing a metal-insulator-metal capacitor |
-
2004
- 2004-11-26 CN CNB2004100846539A patent/CN100359664C/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1408126A (zh) * | 2000-03-01 | 2003-04-02 | 因芬尼昂技术股份公司 | 具有金属-绝缘体-金属电容器的集成元件 |
US6534374B2 (en) * | 2001-06-07 | 2003-03-18 | Institute Of Microelectronics | Single damascene method for RF IC passive component integration in copper interconnect process |
JP2003188265A (ja) * | 2001-12-19 | 2003-07-04 | Matsushita Electric Ind Co Ltd | Mim型容量素子の製造方法 |
US6699749B1 (en) * | 2002-11-13 | 2004-03-02 | Samsung Electronics, Co., Ltd. | Method for manufacturing a metal-insulator-metal capacitor |
Also Published As
Publication number | Publication date |
---|---|
CN1779941A (zh) | 2006-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2003255273A1 (en) | Method for controlling a recess etch process | |
US9054045B2 (en) | Method for isotropic etching | |
WO2004038788A3 (en) | Method and apparatus for detecting endpoint during plasma etching of thin films | |
CN100359664C (zh) | 一种金属电容的刻蚀方法 | |
US6491835B1 (en) | Metal mask etching of silicon | |
CN101593692A (zh) | 刻蚀方法 | |
JP2994374B2 (ja) | トレンチ内のカラ―酸化物の形成方法 | |
TWI265636B (en) | Method for producing thin film transistor | |
CN104952788B (zh) | 一种斜孔刻蚀方法 | |
CN102249179A (zh) | 改善微机电系统传感薄膜空腔侧壁坡度的干法刻蚀方法 | |
EP1126513A1 (en) | Process for planarization and recess etching of polysilicon in an overfilled trench | |
CN105679700A (zh) | 硅深孔刻蚀方法 | |
CN106783584A (zh) | 衬底刻蚀方法 | |
CN106960812A (zh) | 斜孔刻蚀方法 | |
CN113035699B (zh) | 半导体器件的制造方法 | |
CN108417497A (zh) | 一种ltps背板布线的刻蚀工艺 | |
CN1851873A (zh) | 一种能够避免微沟槽现象的硅栅刻蚀工艺 | |
CN104752197B (zh) | 基片刻蚀方法 | |
CN1154172C (zh) | 一种用于金属层蚀刻的轮廓控制方法 | |
CN104637808B (zh) | 一种解决底切问题的刻蚀方法 | |
JP2021190679A (ja) | 半導体デバイスのトレンチ構造を製造するためのドライエッチングプロセス | |
CN102906864B (zh) | 等离子体蚀刻方法 | |
CN100501935C (zh) | 双极cmos器件多晶硅刻蚀方法 | |
CN104752159A (zh) | 基片刻蚀方法 | |
CN101593717B (zh) | 浅沟槽隔离结构的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20171214 Address after: Zuchongzhi road 201203 Shanghai Pudong New Area Zhangjiang High Tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp. Address before: No. 1188, Chuan Qiao Road, Pudong, Shanghai Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080102 Termination date: 20211126 |