CN100343992C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100343992C
CN100343992C CNB2004100282131A CN200410028213A CN100343992C CN 100343992 C CN100343992 C CN 100343992C CN B2004100282131 A CNB2004100282131 A CN B2004100282131A CN 200410028213 A CN200410028213 A CN 200410028213A CN 100343992 C CN100343992 C CN 100343992C
Authority
CN
China
Prior art keywords
semiconductor chip
conductive layer
semiconductor
link
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100282131A
Other languages
English (en)
Other versions
CN1527384A (zh
Inventor
宍户胜彦
西村始修
小谷久和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1527384A publication Critical patent/CN1527384A/zh
Application granted granted Critical
Publication of CN100343992C publication Critical patent/CN100343992C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件，其中第一半导体芯片(102)包括形成在图中所示向上的表面上的集成电路，第二半导体芯片(103)包括形成在图中所示向下的表面上的集成电路。在第一半导体芯片(102)和第二半导体芯片(103)之间设置非导电管芯座(107)。管芯座(107)设有从第一半导体芯片(102)和第二半导体芯片(103)突出的连接部件(110)。连接部件(110)被镀覆在它们的表面上，以便导电。第一半导体芯片(102)上的集成电路和第二半导体芯片(103)上的集成电路经过连接部件(110)由两个芯片间连接线(104a)和(104b)互连。因此提供一种由多个内部连接的半导体芯片构成的半导体器件，使得该半导体器件很容易制造并且需要较少数量的组成元件。

Description

半导体器件
技术领域
本发明涉及一种半导体器件，更特别涉及一种由多个叠层的半导体芯片构成的半导体器件，其中所述多个叠层的半导体芯片具有彼此基本上相同的外部轮廓，以及在每个半导体芯片的主表面之一上形成集成电路。
背景技术
近年来，在半导体器件领域，所谓的“系统级封装(system-in-package)”技术已经越来越重要。根据“系统级封装”技术，构造包括具有不同功能的多个半导体芯片的单个半导体器件。除了缩小尺寸之外，根据这种技术所构造的半导体器件可实现一种高度功能化的系统，其中半导体芯片可以在半导体器件内互相交换数据。
在日本专利申请公开为特开No.2003-23136的文献中公开了一种根据系统级封装技术构造的常规半导体器件。如图18所示，这种常规半导体器件具有这样的结构，其中存储芯片1014和微型计算机芯片1015彼此“背对背(back-to-back)”固定，即芯片1014和1015每个具有形成在其上的电路的表面是面向外的。从存储芯片1014和微型计算机芯片1015引出的金属线经过导电公共引线1024彼此电连接。这样，实现了存储芯片1014和微型计算机芯片1015之间的电传导。
然而，在常规半导体器件中，导电公共引线1024构成为与外部端子1025和管芯座(die pad)1017分离的元件，因此，为了将其在半导体器件内固定好，需要借助如图18所示的绝缘件1026进行固定。这导致了半导体器件中所使用的组成元件数量的增加。此外，为了借助于金属线将公共引线1024连接到存储芯片1014和微型计算机芯片1015，必须相对于存储芯片1014和微型计算机芯片1015精确地定位公共引线1024。这种对公共引线1024的精确定位妨碍了半导体器件的快速组装。
发明内容
因此，本发明的目的在于提供一种由多个互连的半导体芯片构成的半导体器件，以便该半导体器件很容易制造并且减少所需的组成元件的数量。
本发明具有以下特征以实现上述目的。
本发明的第一实施例旨在提供一种半导体器件，其包括具有基本上相同外部轮廓的多层半导体芯片，以及集成电路形成在每个半导体芯片的主表面上，该半导体器件包括：非导电层，具有设置在其上的导电部件；和内部连接部件，用于经过设置在非导电层上的导电部件内部地连接形成在多个半导体芯片上的集成电路，其中设置在非导电层上的导电部件仅仅在多个半导体芯片上的集成电路之间达成内部连接。
根据基于第一方面的第二方面，多个半导体芯片包括第一半导体芯片和第二半导体芯片，以及内部连接部件包括：第一连接部件，用于将第一半导体芯片连接到导电部件；和第二连接部件，用于将第二半导体芯片连接到导电部件。
根据基于第二方面的第三方面，非导电层具有形成在其上的电路，并且导电部件包括连接到第一连接部件的导电子部件和连接到第二连接部件的导电子部件，这些导电子部件通过形成在非导电层上的电路导电。
根据基于第三方面的第四方面，非导电层包括形成在其两个主表 面的每一主表面上的电路。
根据基于第二方面的第五方面，非导电层层叠在第一半导体芯片和第二半导体芯片之间。
根据基于第五方面的第六方面，第一半导体芯片和第二半导体芯片被设置成使得具有形成在其上的集成电路的第一和第二半导体芯片的相应主表面面向互相背离的方向，非导电层设置在第一和第二半导体芯片的另一主表面之间。
根据基于第六方面的第七方面，连接到第一连接部件的导电子部件被形成在与其上形成集成电路的第一半导体芯片的主表面相同方向取向的非导电层的主表面上。
根据基于第一方面的第八方面，非导电层是一支架，其上放置多个半导体芯片。
根据基于第一方面的第九方面，导电部件是通过使用导电材料镀敷非导电层的一部分而形成的，其中当将多个半导体芯片和非导电层层叠就位时，所述非导电层的该部分位于多个半导体芯片的外部轮廓的外部。
根据基于第九方面的第十方面，导电材料是金属。
根据基于第九方面的第十一方面，位于多个半导体芯片的外部轮廓的外部的非导电层部分是从非导电层突出的突起部。
根据基于第九方面的第十二方面，多个半导体芯片和非导电层被封入封装壳中，非导电层还包括多个支撑脚，用于使其上设置多个半导体芯片的非导电层部分相对封装壳稳定，多个支撑脚通过跨接件彼此连接，以及位于多个半导体芯片的外部轮廓的外部的非导电层部分形成跨接件。
根据基于第一方面的第十三方面，导电部件由被埋置在贯穿非导电层的一部分而形成的孔中的导电件构成，其中在将多个半导体芯片和非导电层层叠就位时，所述非导电层的该部分位于多个半导体芯片外部轮廓的外部。
根据基于第五方面的第十四方面，第一连接部件由被埋置在贯穿第一半导体芯片而形成的孔中的导电件构成，第二连接部件由被埋置在贯穿第二半导体芯片而形成的孔中的导电件构成，当将第一半导体芯片和第二半导体芯片层叠就位时，第一连接部件和第二连接部件形成在相合叠合的位置上，并且导电部件包括被埋置在贯穿部分非导电层而形成的孔中的导电件，当将第一半导体芯片和第二半导体芯片层叠就位时，部分非导电层与第一连接部件和第二连接部件分别接触。
根据基于第十三或第十四方面的第十五方面，由导电部件包含的导电件是金属件。
根据基于第十四方面的第十六方面，构成第一连接部件的导电件是金属件。
根据基于第十五方面的第十七方面，第一连接部件由被埋置在贯穿第一半导体芯片而形成的孔中的导电件构成，第二连接部件由被埋置在贯穿第二半导体芯片而形成的孔中的导电件构成，并且导电部件包括：由被埋置在贯穿非导电层中在将第一半导体芯片和第二半导体芯片层叠就位时、与第一连接部件接触的一部分而形成的孔中的导电件构成的导电子部件；和用于将导电子部件电连接到非导电层中当将第一半导体芯片和第二半导体芯片层叠就位时、与第二连接部件接触的一部分的电路。
根据基于第二方面的第十八方面，第一半导体芯片设置成使得不承载集成电路的第一半导体芯片的主表面与非导电层的主表面之一相对，并且第二半导体芯片设置成使得具有形成在其上的集成电路的第二半导体芯片的主表面与非导电层的另一主表面相对。
根据基于第十八方面的第十九方面，第二连接部件是设置在第二半导体芯片上的金属凸起，导电部件包括：导电子部件，被埋置在贯穿非导电层的一部分而形成的孔中，其中当将第二半导体芯片和非导电层层叠就位时，所述非导电层的该部分与上述凸起接触；和一电路，形成在由第一半导体芯片相对的非导电层的主表面上，用于将导电子部件电连接到第一连接部件。
根据基于第二方面的第二十方面，第二半导体芯片设置成使得不承载集成电路的第二半导体芯片的主表面与非导电层的主表面接触，该半导体器件还包括：外部轮廓小于第一半导体芯片和第二半导体芯片的外部轮廓的隔板，该隔板设置在具有形成在其上的集成电路的第二半导体芯片的主表面上，并且第一半导体芯片设置成使得不承载集成电路的第一半导体芯片的主表面与隔板的上表面接触。
本发明的第二十一方面旨在提供一种半导体器件，其包括具有基本上相同外部轮廓的多层半导体芯片，以及集成电路形成在每个半导体芯片的主表面上，该半导体器件包括：非导电层，具有设置在其上的第一导电部件和第二导电部件，和内部连接部件，用于经过设置在非导电层上的第一导电部件内部地连接形成在多个半导体芯片上的集成电路，其中设置在非导电层上的第二导电部件是用于将形成在多个半导体芯片上的集成电路连接到外部电路的端子。
这样，根据上述第一方面，导电部件形成在非导电件上，以便当组装半导体芯片和其它元件时没有必要特别注意导电部件的定位。因为导电部件设置在非导电件上，所以可以减少用在该半导体器件中的组成元件的数量。因为导电部件不用于半导体器件的外部连接，所以不需要浪费外部引线用于内部连接目的，如常规半导体器件的情况那样。
根据上述第二方面，可以内部地连接形成在构成半导体器件的第一半导体芯片和第二半导体芯片上的集成电路。
根据上述第三方面，形成在非导电层主表面上的电路使得连接到第一连接部件的导电子部件和连接到第二连接部件的导电子部件互连成为可能，即使在它们是在远距离的位置的情况下。结果是，即使第一半导体芯片上的集成电路的输出部分和第二半导体芯片上的集成电路的输出部分彼此有距离时，也仍然可以内部地连接它们。
根据上述第四方面，上述电路形成在非导电层的两个主表面的每一个上，这样可提供更多类型的内部连接方法。例如，将在其它情况下可能具有在非导电层上的交叉路径的电路可以分成在不同主表面上分隔的非交叉子电路。
根据上述第五方面，可以减小半导体器件的厚度。
根据上述第六方面，露出形成在半导体芯片上的集成电路，这样使得更容易将布线连接到集成电路，用于内部连接目的。
根据上述第七方面，连接部件连接到在相同方向取向的表面上，以便借助于布线可以将导电部件很容易地连接到集成电路。
根据上述第八方面，非导电层用作支架，由此可以减少组成元件的数目。
根据上述第十方面，导电部件是通过镀覆形成的，因此，可以低成本地并且很便宜地制造导电部件。
根据上述第十一方面，从非导电层突出的突起部用作导电部件，它靠近非导电层本身的临近区域。结果是，可以减小半导体芯片上的集成电路和导电部件之间的距离。
根据上述第十二方面，导电部件设置在跨接件上。该跨接件的构成使得多个支撑脚彼此连接，并且跨接件可具有各种形状。这也为导电部件的设置提供更多的类型。
根据上述第十三方面，导电部件由埋置的导电件构成。因此，导电部件避免了可能由镀覆工艺造成的不稳定，由此提供第一半导体芯片和第二半导体芯片之间的更好的可连接性。
根据上述第十四方面，第一连接部件和第二连接部件由被埋置在孔中的导电件构成，以便这两个连接部件不延伸到半导体芯片的外部。结果是，与第一连接部件和第二连接部件由线或类似物构成的情况相比，可以使该半导体器件更紧凑。
根据上述第十七方面，第一连接部件和第二连接部件由被埋置在孔中的导电件构成，以便这两个连接部件不延伸到半导体芯片的外部。结果是，与第一连接部件和第二连接部件由线或类似物构成的情况相比，该半导体器件可以制得更紧凑。即使在第一连接部件和第二连接部件形成在远距离的位置的情况下，提供在非导电层上的电路也能使第一半导体芯片内部地连接到第二半导体芯片。
根据上述第十八方面，即使在集成电路形成在相同方向取向的表面上的情况下，半导体器件上的集成电路也可以彼此内部地连接。
根据上述第十九方面，即使在集成电路形成在取向于相同方向的表面上的情况下，半导体器件上的集成电路也可以彼此内部地连接。
根据上述第二十方面，即使在非导电层设置在两个半导体芯片下面的情况下，两个半导体芯片也能彼此内部地连接。
根据上述第二十一方面，导电部件设置在用于将集成电路连接到外部电路的端子上。因此，当设置这个端子的位置时，导电部件的位置也就最后定下来。因为导电部件与该端子一体制成，所以可以减少组成元件的数量。
通过下面结合附图对本发明的详细说明，本发明的这些和其它目的、特点、方面和优点将更加明显。
附图说明
图1A-1C是表示在根据本发明第一实施例的半导体器件中所使用的组成元件的外观的立体图；
图2是表示根据本发明第一实施例的半导体器件的外观的部分切除的立体图；
图3A-3C是表示在根据本发明第一实施例的半导体组件中所使用的组成元件的外观的立体图；
图4A-4C是表示在根据本发明第二实施例的半导体器件中所使用的组成元件的外观的立体图；
图5是表示根据本发明第二实施例的半导体器件的外观的部分切除的立体图；
图6A-6C是表示在根据本发明第三实施例的半导体器件中所使用的组成元件的外观的立体图；
图7是表示根据本发明第三实施例的半导体器件的外观的部分切除的立体图；
图8是表示根据本发明第四实施例的半导体器件的外观的部分切除的立体图；
图9A-9C是表示在根据本发明第五实施例的半导体器件中所使用的组成元件的外观的立体图；
图10是表示根据本发明第五实施例的半导体器件的外观的立体图；
图11A-11C是表示在根据本发明第五实施例的另一半导体器件中所使用的组成元件的外观的立体图；
图12A-12C是表示在根据本发明第六实施例的半导体器件中所使用的组成元件的外观的立体图；
图13是表示根据本发明第六实施例的半导体器件的外观的立体图；
图14是表示根据本发明第七实施例的半导体器件的剖面图；
图15是表示根据本发明第八实施例的半导体器件的剖面图；
图16A-16C是表示在根据本发明第九实施例的半导体器件中所使用的组成元件的外观的立体图；
图17是表示根据本发明第九实施例的半导体器件的剖面图；
图18是表示常规半导体器件的外观的立体图。
具体实施方式
根据本发明的每个实施例的半导体器件包括优选地被封入公共封装壳中的多个承载半导体芯片。每个承载半导体芯片具有形成在其两个主表面之一上的集成电路(下面，将每个半导体芯片的这种主表面称为“电路表面”)。每个半导体芯片的电路表面内部地连接到其它半导体芯片的电路表面。如这里使用的，当构成半导体器件的多个半导体芯片被称为彼此“内部连接”时，这意味着各个半导体芯片的集成电路在半导体器件内互连，以便集成电路可以协同工作。下面的每个实施例描述了包括彼此内部连接的多个半导体芯片的半导体器件。
(第一实施例)
下面参照图1A、1B、1C和图2描述根据本发明第一实施例的半导体器件。
图1A、1B和1C是表示在根据本发明第一实施例的半导体器件中所使用的组成元件的外观的立体图。图1A表示第一半导体芯片102。图1B表示管芯座107。图1C表示第二半导体芯片103，具有在左侧视图中示出的前表面，以及在右侧视图中示出的背面。通过将图1A中所示的第一半导体芯片102、图1B中所示的管芯座107以及图1C中所示的第二半导体芯片103彼此固定，构造根据本实施例的半导体器件。下面，将详细描述每个组成元件。
第一半导体芯片102包括形成在图1A中向上所示的表面上的电路，以及包括形成在这个电路表面上的连接焊盘108。连接焊盘108用于外部连接或用于与第二半导体芯片103连接。管芯座107用作非导电支架，在其上将放置第一半导体芯片102和第二半导体芯片103。管芯座107包括非导电支架部分111和形成在支架部分111上的导电连接部件110。支架部分111具有与第一半导体芯片102和第二半导体芯片103基本上相同的外部轮廓。第一半导体芯片102将固定到图1B中向上所示的支架部分111的表面上，以及第二半导体芯片103将固定到支架部分111的相反表面上。导电连接部件110可以通过镀覆突起部而获得，其中所述突起部形成在构成支架部分111的非导电件上。第二半导体芯片103具有与第一半导体芯片102基本上相同的尺寸。第二半导体芯片103包括形成在图1C右侧视图所示的第二半导体芯片背面上的电路，以及包括形成在这个电路表面上的连接焊盘109。连接焊盘109用于外部连接或用于与第一半导体芯片102连接。
现在，描述根据本实施例的半导体器件的结构。图2是表示根据本发明第一实施例的半导体器件的外观的部分切除的立体图。
如图2所示，根据本实施例的半导体器件包括封装壳101、图1A中所示的第一半导体芯片102、图1C中所示的第二半导体芯片103、芯片间连接线104a和104b、外部连接线105、外部引线106和图1B中所示的管芯座107。在图2中，因为在用封装壳101密封半导体器件之后将切掉框架，所以从图示中省略了管芯座107(图1B)的外部框架。而且，图2被部分切除，以至于省略了封装壳101的一部分，以便露出连接部件110的邻近区域。
封装壳101是用于保护第一半导体芯片102等等的外壳。芯片间连接线104a是用于将第一半导体芯片102的连接焊盘108连接到各个连接部件110的导电线。芯片间连接线104b是用于将第二半导体芯片103的连接焊盘109连接到各个连接部件110的导电线。外部连接线105是用于将第一半导体芯片102或第二半导体芯片103连接到各个外部引线106的导电线。外部引线106是用于将本发明半导体器件连接到外部器件的引线。连接部件110是通过镀覆形成在管芯座107上的突起部而获得的导电部件，并且实现第一半导体芯片102和第二半导体芯片103之间的连接。
接着，将描述具有上述结构的半导体器件中的第一半导体芯片102和第二半导体芯片103之间的内部连接。
第一半导体芯片102固定到管芯座107的支架部分111的前表面上，以便它的电路表面在图1A、1B或1C中面朝上。第二半导体芯片103固定到管芯座107的支架部分111的背面上，以便它的电路表面在图1A、1B或1C中面朝下。换而言之，第一半导体芯片102和第二半导体芯片103“背对背”地固定到管芯座107，即，使得它们各自的电路表面面向彼此背离的方向。
为了在本发明半导体器件中内部地连接第一半导体芯片102和第二半导体芯片103，第一半导体芯片102的连接焊盘108和各个连接部件110通过芯片间连接线104a互连。优选地，每个芯片间连接线104a连接到在与第一半导体芯片102的电路表面相同的方向取向的相应连接部件110的表面上。
此外，连接部件110和第二半导体芯片103的各个连接焊盘109由芯片间连接线104b互连。优选地，每个芯片间连接线104b连接到在与第二半导体芯片103的电路表面相同的方向取向的相应连接部件110的表面上。这样，第一半导体芯片102和第二半导体芯片103经过连接部件110内部地连接。
这样，根据本实施例的半导体器件，实现了第一半导体芯片102和第二半导体芯片103之间内部连接的连接部件110设置在管芯座107的支架部分111上。因此，为了引入连接部件110，没有必要采用任何附加支撑部件。结果是，可以减少本发明半导体器件中的组成元件的数量。
此外，由于连接部件110设置在支架部分111上，所以在制造管芯座107时就可以把连接部件110和连接焊盘108和109之间的定位最后定下来。这就使得在组装半导体器件本身期间没有必要进一步注意这样的定位。
而且，可以建立第一半导体芯片102上的连接焊盘108和第二半导体芯片103上的连接焊盘109之间的内部连接而不涉及外部引线106。结果是，使电涌的影响最小化。
此外，在一优选配置中，其中每个芯片间连接线104a连接到与第一半导体芯片102的电路表面相同的方向取向的相应连接部件110的表面上，以及每个芯片间连接线104b连接到与第二半导体芯片103的电路表面相同的方向取向的相应连接部件110的表面上，可以有助于相应布线的连接工艺。
尽管根据本实施例的半导体器件的连接部件110被示出为突起部，但是连接部件110的形状并不局限于此。
尽管本实施示例了一个例子，其中设置在第一半导体芯片102和第二半导体芯片103之间的非导电件是管芯座107，但是非导电件并不局限于管芯座107。具体而言，如图3B所示，非导电件可以仅仅是具有形成在其上的连接部件121(导电部件)、并且具有与第一半导体芯片102和第二半导体芯片103基本上相同的尺寸的非导电件。在这种情况中，第一半导体芯片102、非导电件120和第二半导体芯片103按这个顺序层叠，并且第一半导体芯片102和第二半导体芯片103经过连接部件121使用布线互连。通过这种方式，获得半导体组件，其包括彼此内部连接的第一和第二半导体芯片102和103。如此获得的半导体组件可以设置在管芯座上并且连接到外部引线，由此可以获得性能与图2中所示的半导体器件的性能相同的半导体器件。
通过采用基于图3A-3C所示的非导电件120的半导体组件，第一半导体芯片102和第二半导体芯片103首先彼此固定，然后再固定到管芯座。在组合这种半导体组件的器件的设计中，这提供了更大的自由度。
(第二实施例)
下面参照图4A、4B、4C和图5描述根据本发明第二实施例的半导体器件。
图4A、4B和4C是表示在根据本发明第二实施例的半导体器件中所使用的组成元件的外观的立体图。图4A示出了第一半导体芯片202。图4B示出了管芯座207。图4C示出了第二半导体芯片203，具有在左侧视图中示出的前表面，以及在右侧视图中示出背面。通过将图4A中所示的第一半导体芯片202、图4B中所示的管芯座207以及图4C中所示的第二半导体芯片203彼此固定，构造根据本实施例的半导体器件。下面，将详细描述每个组成元件。
第一半导体芯片202和第二半导体芯片203与根据第一实施例的第一半导体芯片102和第二半导体芯片103相同，因此省略了对它们的描述。
管芯座207用作非导电支架，在其上设置第一半导体芯片202和第二半导体芯片203。管芯座207包括非导电支架部分212和跨接件210。支架部分212与根据第一实施例的支架部分111相同，因此省略了对它的描述。跨接件210包括形成在其上的导电连接部件211，它可以通过镀覆跨接件210的若干部分而获得。
现在，将描述根据本实施例的半导体器件的结构。图5是表示根据本发明第二实施例的半导体器件的外观的部分剖开的立体图。
如图5所示，根据本实施例的半导体器件包括封装壳201、第一半导体芯片202、第二半导体芯片203、芯片间连接线204a和204b、外部连接线205、外部引线206和管芯座207。在图5中，从图示中省略了管芯座207和一部分封装壳201的外部框架，原因与第一实施例所述的原因相同。
封装壳201、第一半导体芯片202、第二半导体芯片203、芯片间连接线204a和204b、外部连接线205、外部引线206、连接焊盘208和连接焊盘209与第一实施例中的相同，因此省略了对它们的描述。
管芯座207用作支架，其上将放置半导体芯片202和203(与第一实施例的管芯座107一样)，并且管芯座207包括跨接件210。跨接件210形成为使得连接支架部分212和外部框架的四个脚互连。作为形成在跨接件210上的导电部件的连接部件211实现了第一半导体芯片202和第二半导体芯片203之间的内部连接。
接着，将描述在具有上述结构的半导体器件中的第一半导体芯片202和第二半导体芯片203之间的内部连接。
第一半导体芯片202固定到管芯座207的支架部分212的前表面上，以便它的电路表面在图4A、4B或4C中面朝上。第二半导体芯片203固定到管芯座207的支架部分212的背面，以便它的电路表面在图4A、4B或4C中面朝下。换而言之，第一半导体芯片202和第二半导体芯片203“背对背”地固定到管芯座207上，即使得它们各自的电路表面面向彼此背离的方向。
为了在本发明半导体器件中内部地连接第一半导体芯片202和第二半导体芯片203，第一半导体芯片202的连接焊盘208和相应的连接部件211通过芯片间连接线204a互连。优选地，每个芯片间连接线204a连接到在与第一半导体芯片202的电路表面相同的方向取向的相应连接部件211的表面上。
此外，连接部件211和第二半导体芯片203的各个连接焊盘209通过芯片间连接线204b互连。优选地，每个芯片间连接线204b连接到在与第二半导体芯片203的电路表面相同的方向取向的相应连接部件211的表面上。这样，第一半导体芯片202和第二半导体芯片203经过连接部件211内部地连接。
这样，根据本实施例的半导体器件，在跨接件210上设置连接部件211，连接部件211实现第一半导体芯片202和第二半导体芯片203之间内部连接，跨接件210是管芯座207的一部分。因此，为了引入连接部件211，没有必要采用任何附加支撑部件。结果是，可以减少本半导体器件中的组成元件的数量。
此外，由于连接部件211设置在跨接件210上，所以在制造管芯座207时可以将连接部件211和连接焊盘208和209之间的定位最终定下来。这就使得在组装半导体器件期间没有必要进一步注意此定位，这与第一实施例的情况一样。
而且，可以构造第一半导体芯片202和第二半导体芯片203之间的内部连接而不涉及外部引线206。结果是，使电涌的影响最小化。
此外，如第一实施例所述那样，在优选设置中可以使各个导线的连接工艺更容易。
此外，根据本实施例的半导体器件，基于跨接件210上的连接部件211和芯片间连接线204a和204b之间的连接的芯片间连接允许有很大的自由度。
根据本实施例的半导体器件还可以由第一实施例中所述的半导体组件制造。
(第三实施例)
下面参照图6A、6B、6C和图7介绍根据本发明第三实施例的半导体器件。
图6A、6B和6C是表示根据本发明第三实施例的半导体器件中所使用的组成元件的外观的立体图。图6A示出了第一半导体芯片302。图6B示出了管芯座307。图6C示出了第二半导体芯片303，具有在左侧视图中示出前表面，以及在右侧视图中示出背面。通过将图6A中所示的第一半导体芯片302、图6B中所示的管芯座307以及图6C中所示的第二半导体芯片303彼此固定，构造根据本实施例的半导体器件。下面，将详细描述每个组成元件。
第一半导体芯片302和第二半导体芯片303与第一实施例的第一半导体芯片102和第二半导体芯片103相同，因此省略了对它们的描述。
管芯座307用作非导电支架，其上将放置第一半导体芯片302和第二半导体芯片303。如图6B所示，管芯座307包括其上将放置第一半导体芯片302和第二半导体芯片303的支架部分311，支架部分311大于根据第一和第二实施例的支架部分。连接部件310设置在支架部分311的边缘附近。具体而言，连接部件310是通过在支架部分311的边缘附近形成孔并且将金属件放入这些孔中而形成的。
现在，将描述根据本实施例的半导体器件的结构。图7是表示根据本发明第三实施例的半导体器件的外观的部分剖开的立体图。
如图7所示，根据本实施例的半导体器件包括封装壳301、第一半导体芯片302、第二半导体芯片303、芯片间连接线304a和304b、外部连接线305、外部引线306和管芯座307。在图7中，从图示中省略了管芯座307和封装壳301的一部分的外部框架，原因与第一实施例所述的原因相同。
封装壳301、第一半导体芯片302、第二半导体芯片303、芯片间连接线304a和304b、外部连接线305、外部引线306、连接焊盘308和连接焊盘309与第一实施例中的相同，因此省略了对它们的描述。
管芯座307用作支架，其上将放置半导体芯片302和303(与第一实施例的管芯座107一样)，并且管芯座307包括连接部件310。第一半导体芯片302和第二半导体芯片303按照如下方式固定到管芯座307，即连接部件310位于第一半导体芯片302和第二半导体芯片303的外部。连接部件310实现了第一半导体芯片302和第二半导体芯片303之间的内部连接，与第一实施例一样。
接着，将描述在具有上述结构的半导体器件中的第一半导体芯片302和第二半导体芯片303之间的内部连接。
第一半导体芯片302固定到管芯座307的支架部分311的前表面上，以便其电路表面在图6A、6B或6C中面朝上。第二半导体芯片303固定到管芯座307的支架部分311的背面，以便其电路表面在图6A、6B或6C中面朝下。换而言之，第一半导体芯片302和第二半导体芯片303“背对背”固定到管芯座307上，即使得它们各自的电路表面面向彼此背离的方向。
为了在本发明半导体器件中内部地连接第一半导体芯片302和第二半导体芯片303，第一半导体芯片302的连接焊盘308和相应的连接部件310由芯片间连接线304a互连。优选地，每个芯片间连接线304a连接到在与第一半导体芯片302的电路表面相同的方向取向的相应连接部件310的表面上。
此外，连接部件310和第二半导体芯片303的相应连接焊盘309通过芯片间连接线304b互连。优选地，每个芯片间连接线304b连接到在与第二半导体芯片303的电路表面相同的方向取向的相应连接部件310的表面上。因此，第一半导体芯片302和第二半导体芯片303经过连接部件310内部地连接。
这样，根据本实施例的半导体器件，实现第一半导体芯片302和第二半导体芯片303之间内部连接的连接部件310设置在管芯座307上。因此，为了引入连接部件310，没有必要采用任何附加支撑部件。结果是，可以减少本发明半导体器件中的组成元件的数量。
此外，由于连接部件310设置在管芯座307上，所以在制造管芯座307时可以将连接部件310和连接焊盘308和309之间的定位最后定来下。这就使得在组装半导体器件本身期间没有必要另外注意此定位，这与第一实施例的情况一样。
而且，可以建立第一半导体芯片302和第二半导体芯片303之间的内部连接而不用外部引线306。结果是，使电涌的影响最小化。
此外，如第一实施例所述那样，在优选设置中可以使相应布线的连接工艺更容易。
如上所述，根据本实施例的连接部件310由金属件构成，金属件设置在形成在管芯座307中的孔中。因此，连接部件310避免了由于镀覆工艺造成的不稳定，由此提供与导线的更好的连接性。
根据本实施例的半导体器件还可由如第一实施例中所述的半导体组件制造。
尽管上述第一到第三实施例各表示了用于实现第一半导体芯片和第二半导体芯片之间内部连接的连接部件设置在管芯座上的例子，但是这种连接部件也可以设置在管芯座以外的任何元件上。作为第四实施例，下面将描述这种半导体器件的例子。
(第四实施例)
下面将参照图8描述根据本发明第四实施例的半导体器件。
图8是表示根据本发明的本实施例的半导体器件的外观的部分剖开的立体图。根据本实施例的半导体器件包括封装壳401、第一半导体芯片402、第二半导体芯片403、芯片间连接线404a和404b、外部连接线405、外部引线406和管芯座407。
封装壳401、芯片间连接线404a和404b、以及外部连接线405与第一实施例中的相同，因此省略了对它们的描述。与具有根据第一实施例的第一半导体芯片102的情况一样，第一半导体芯片402包括形成在一个表面上的电路，以及包括形成在该电路表面的连接焊盘408。同样，与具有根据第一实施例的第二半导体芯片103的情况一样，第二半导体芯片403包括形成在一个表面上的电路，以及包括形成在这个电路表面上的连接焊盘409。
下面将描述根据本实施例的外部引线406。根据本实施例的每个外部引线406由非导电件构成，该非导电件的形状与根据第一实施例的外部引线106的形状相同。位于靠近半导体器件的一部分外部引线406被镀覆以成为连接部件410，用于实现第一半导体芯片402和第二半导体芯片403之间的内部连接。外部引线406的另一部分也被镀覆以成为外部连接部件411，用于将该半导体器件连接到外部器件。如图8所示，每个外部引线406的连接部件410通过非导电部件与外部连接部件411绝缘。
接着，将描述具有这种结构的半导体器件中的第一半导体芯片402和第二半导体芯片403之间的内部连接。
第一半导体芯片402固定到管芯座407的支架部分的前表面上，以便其电路表面在图8中面朝上。第二半导体芯片403固定到管芯座407的支架部分的背面，以便其电路表面在图8中面朝下。换而言之，第一半导体芯片402和第二半导体芯片403“背对背”固定到管芯座407上，即，使得即它们各自的电路表面面向彼此背离的方向。
为了在该半导体器件中内部地连接第一半导体芯片402和第二半导体芯片403，第一半导体芯片402的连接焊盘408和相应的连接部件410由芯片间连接线404a互连。优选地，每个芯片间连接线404a连接到在与第一半导体芯片402的电路表面相同的方向取向的相应连接部件410的表面上。
此外，连接部件410和第二半导体芯片403的相应连接焊盘409通过芯片间连接线404b互连。优选地，每个芯片间连接线404b连接到在与第二半导体芯片403的电路表面相同的方向取向的相应连接部件410的表面上。因此，第一半导体芯片402和第二半导体芯片403经过连接部件410内部地连接。
根据本实施例的半导体器件，连接部件410和外部连接部件411是通过镀覆部分外部引线406形成的，其中它们本身由非导电件构成。换而言之，连接部件410是外部引线406的集成部分。因此，为了引入连接部件410，没有必要采用任何附加支撑部件。结果是，与第一实施例中一样，可以减少半导体器件中的组成元件的数量。
根据本实施例的半导体器件，可以在定位外部引线406期间将连接部件410的定位最后确定下来。这就使得在组装半导体器件本身期间没有必要另外注意连接部件410的定位。
而且，可以建立第一半导体芯片402和第二半导体芯片403之间的内部连接而不用外部引线206。结果是，使电涌的影响最小化。
此外，与第一实施例中所述的一样，在优选设置中可以使相应导线的连接工艺更容易。
根据本实施例，不需要设计用于引线框架本身的特殊形状。
根据第一到第四实施例，第一半导体芯片和第二半导体芯片经过连接部件内部地连接，因此第一半导体芯片的连接焊盘和第二半导体芯片的连接焊盘需要设置在连接部件的相邻位置上。因此，在第一半导体芯片的连接焊盘远离第二半导体芯片的连接焊盘的情况下，根据第一到第四实施例难以连接它们。
作为第五实施例，下面将描述一种半导体器件，即使在第一半导体芯片和第二半导体芯片的连接焊盘处于远距离的位置的情况下，该半导体器件允许第一半导体芯片的连接焊盘连接到第二半导体芯片的连接焊盘。
(第五实施例)
下面参照图9A、9B、9C和图10描述根据本发明第五实施例的半导体器件。
图9A、9B和9C是表示根据本发明第五实施例的半导体器件中使用的组成元件的外观的立体图。图9A示出了第一半导体芯片502。图9B示出了管芯座507。图9C示出了第二半导体芯片503，具有在左侧视图中示出的前表面，以及在右侧图中示出的背面。通过将图9A中所示的第一半导体芯片502、图9B中所示的管芯座507以及图9C中所示的第二半导体芯片503彼此固定，构造根据本实施例的半导体器件。下面，将详细描述每个组成元件。
第一半导体芯片502与第一实施例中的第一半导体芯片102相同，因此省略了对它的描述。
如图9C所示，第二半导体芯片503包括连接焊盘509a和509b。本实施例的第二半导体芯片503不同于第一实施例的第二半导体芯片的地方在于：当第一和第二半导体芯片502和503层叠在一起时，连接焊盘509a和509b没有与第一半导体芯片502的连接焊盘508a和508b相邻。
管芯座507用作其上将放置第一半导体芯片502和第二半导体芯片503的非导电支架，并且包括支架部分512、连接部件510a、510b、510c和510d以及金属条511a和511b。连接部件510a到510d和金属条511a和511b形成在支架部分512上，在该支架部分上将放置第一半导体芯片502和第二半导体芯片503。连接部件510a-510d是通过镀覆突起部而形成的，这些突起部形成在构成支架部件512的非导电件上。连接部件510a将连接到第一半导体芯片502的连接焊盘508a上。连接部件510b将连接到第一半导体芯片502的连接焊盘508b上。连接部件510c将连接到第二半导体芯片503的连接焊盘509a上。连接部件510d将连接到第二半导体芯片503的连接焊盘509b上。
可以通过镀覆获得金属条511a，金属条511a用于互连连接部件510a和连接部件510c。可以通过镀覆获得金属条511b，金属条511b用于互连连接部件510b和连接部件510d。
现在，将描述根据本实施例的半导体器件的结构。图10是表示根据本发明第五实施例的半导体器件的外观的立体图。
根据本实施例的半导体器件包括第一半导体芯片502、第二半导体芯片503、芯片间连接线504a、504b、504c(图10中未示出)和504d、外部连接线505、外部引线506和管芯座507。在图10中，从图示中省略了管芯座507的一部分和封装壳。
外部连接线505和外部引线506与第一实施例中的相同，因此省略了对它们的描述。
根据本实施例，芯片间连接线504a将连接焊盘508a连接到连接部件510a。芯片间连接线504b将连接焊盘508b连接到连接部件510b。芯片间连接线504c(图10中未示出)将连接焊盘509a连接到连接部件510c。芯片间连接线504d将连接焊盘509b连接到连接部件510d。
接着，将描述在具有上述结构的半导体器件中的第一半导体芯片502和第二半导体芯片503之间的内部连接。
第一半导体芯片502固定到管芯座507的支架部分512的前表面上，以便其电路表面在图9A、9B或9C中面朝上。当第一半导体芯片502和管芯座507固定在一起时，为了防止金属条511a和511b与第一半导体芯片502之间短路，使用非导电粘接剂。
第二半导体芯片503固定到管芯座507的支架部分512的背面，以便其电路表面在图9A、9B或9C中面朝下。换而言之，第一半导体芯片502和第二半导体芯片503“背对背”固定到管芯座507上，即，使得它们各自的电路表面面向彼此背离的方向。
为了在本发明半导体器件中内部地连接第一半导体芯片502和第二半导体芯片503，第一半导体芯片502的连接焊盘508a和连接部件510a通过芯片间连接线504a互连。此外，连接部件510c和第二半导体芯片503的连接焊盘509a通过芯片间连接线504c(图10中未示出)互连。结果是，第一半导体芯片502的连接焊盘508a经过连接部件510a、金属条511a和连接焊盘510c电连接到第二半导体芯片503的连接焊盘509a。优选地，芯片间连接线504a连接到在与第一半导体芯片502的电路表面相同的方向取向的连接部件510a的表面上。优选地，芯片间连接线504c(图10中未示出)连接到在与第二半导体芯片503的电路表面相同的方向取向的连接部件510c的表面上。
为了在本发明半导体器件中内部地连接第一半导体芯片502和第二半导体芯片503，第一半导体芯片502的连接焊盘508b和连接部件510b通过芯片间连接线504b互连。此外，连接部件510d和第二半导体芯片503的连接焊盘509b通过芯片间连接线504d互连。结果是，第一半导体芯片502的连接焊盘508b经过连接部件510b、金属条511b和连接焊盘510d电连接到第二半导体芯片503的连接焊盘509b。优选地，芯片间连接线504b连接到在与第一半导体芯片502的电路表面相同的方向取向的连接部件510b的表面上。优选地，芯片间连接线504d连接到在与第二半导体芯片503的电路表面相同的方向取向的连接部件510d的表面上。
因此，本实施例不仅提供由第一实施例所获得的效果，而且还提供以下优点：即使在第一半导体芯片和第二半导体芯片的连接焊盘处远距离的位置的情况下，形成在管芯座507上的金属条允许第一半导体芯片502的连接焊盘连接到第二半导体芯片503的连接焊盘上。
尽管本实施例示出了一个例子，其中通过使用非导电粘接剂将第一半导体芯片502和管芯座507固定在一起以便防止金属条511a和511b与第一半导体芯片502之间短路，但是也可以采用用于确保管芯座507上的金属条511a和511b与第一半导体芯片502之间绝缘的任何其他手段。例如，非导电膜可以固定到具有形成在其上的金属条511a和511b的支架部分512的主表面上，以及之后第一半导体芯片502可以固定到非导电膜上。代替非导电膜，由与构成管芯座507相同的非导电材料构成的板可以固定到具有形成在其上的金属条511a和511b的支架部分512上。
尽管本实施例示出了其中金属条只设置在管芯座507的一个表面上的例子，但是这种金属条可以形成在管芯座507的两个表面上，如图11A、11B和11C所示。图11A、11B和11C是表示根据本发明第五实施例的半导体器件的改型中所使用的组成元件的外形的立体图，其中金属条551a和551b设置在管芯座507的各个表面上。如图11B所示，金属条551a互连管芯座507的一个表面上的连接部件510b和510c，而金属条551b互连管芯座507的相反表面上的连接部件510a和510d。
通过在管芯座507的两个表面上如此提供金属条，可以实现金属条的简单设置，如果只设置在一个表面上，金属条将不可避免地彼此交叉。这在半导体器件的设计中提供了更大自由度。
尽管本实施例示出了一个例子，其中金属条设置在根据第一实施例的半导体器件的管芯座上，但是设置在管芯座上的金属条的原理也可以延伸到第二或第三实施例，例如，对此没有限制。此外，相同的原理也可适用于在第一到第三实施例中所述的半导体组件。
在上述第一到第五实施例中，第一半导体芯片的连接焊盘和连接部件之间的连接以及第二半导体芯片的连接焊盘和连接部件之间的连接是通过导线实现的。
然而，这些连接可以通过导线以外的其它方式实现。作为第六实施例，下面将描述没有采用导线而互连半导体芯片的半导体器件。
(第六实施例)
下面参照图12A、12B、12C和图13描述根据本发明第六实施例的半导体器件。
图12A、12B和12C是表示在根据本发明第六实施例的半导体器件中所使用的组成元件的外观的立体图。图12A示出了第一半导体芯片601。图12B示出了管芯座602，具有在左侧视图中示出的前表面，以及在右侧视图中示出的背面。注意：图12B只示出了管芯座的支架部分，其上放置半导体芯片；图示中省略了管芯座的其它部分。图12C示出了第二半导体芯片603。图13是表示通过组装第一半导体芯片601、管芯座602和第二半导体芯片603而构造的半导体器件的外观的立体图。在图13中，从图示中省略了外部引线和封装壳。
第一半导体芯片601包括形成在图12A中向上示出的表面上的电路。此外，贯穿第一半导体芯片601形成若干个孔，其中金属件605a、605b和605c被埋置在这些孔中。
在第一半导体芯片601叠加到管芯座602上时、与金属件605a-605c接触的部分中，贯穿管芯座602形成孔。金属件606a、606b和606c被埋置在管芯座602中的这些孔中。在管芯座602的背面，通过镀覆形成分别电连接到金属件606a、606b、606c的金属条607a、607b和607c。
第二半导体芯片603包括形成在图12C中的向下所示的表面上的电路。此外，在管芯座602叠加到第二半导体芯片603时、与金属条607a-607c接触的部分中，贯穿第二半导体芯片603形成孔。金属件608a、608b和608c被埋置在第二半导体芯片603的这些孔中。
下面将参照图13描述包括第一半导体芯片601、管芯座602和第二半导体芯片603的半导体器件。
第一半导体芯片601固定到管芯座602的支架部分的前表面上，以便其电路表面在图12A、12B或12C中面朝上。第二半导体芯片603固定到管芯座602的支架部分的背面上，以便其电路表面在图12A、12B或12C中面朝下。换而言之，第一半导体芯片601和第二半导体芯片603“背对背”固定到管芯座602上，即使得它们各自的电路表面面向彼此背离的方向。第二半导体芯片603和管芯座602通过使用非导电粘接剂固定在一起，以便防止金属条607a-607c和第二半导体芯片603之间短路。
如上所述，第一半导体芯片601中的金属件605a-605c设置成与管芯座602中的金属件606a-606c分别接触。管芯座602上的金属条607a-607c设置成与第二半导体芯片603中的金属件608a、608b和608c分别接触。这样，当组装图13中所示的半导体器件时，第一半导体芯片601和第二半导体芯片603在该半导体器件内电互连。
这样，本实施例的半导体器件不仅提供由根据第一实施例的半导体器件达到的效果，而且还提供以下优点：因为第一和第二半导体芯片601和603如上所述通过金属件和金属条互连，所以没有伸出到半导体器件的外部的导线。结果是，可是使该半导体器件保持紧凑。
尽管上述第一到第六实施示例了一个例子，其中第一半导体芯片和第二半导体芯片彼此“背对背”固定，即，使得它们各自的电路表面彼此背离，但是将第一半导体芯片和第二半导体芯片固定在一起的方式不限于此。
作为第七实施例，下面将描述其中使用不同于第一到第六实施例中所述的方式将两个半导体芯片固定在一起的半导体器件。
(第七实施例)
下面将参照图14描述根据本发明的第七实施例的半导体器件。图14是表示根据本发明的本实施例的半导体器件的剖面图。
根据本实施例的半导体器件包括封装壳701、第一半导体芯片702、第二半导体芯片703、芯片间连接线704a和704b、外部引线706、管芯座707和隔板715。
封装壳701、芯片间连接线704a和704b和外部引线706与第一实施例中的相同，因此省略了对它们的描述。
第一半导体芯片702包括形成在图14中所示的上主表面上的电路，并包括形成在这个电路表面上的连接焊盘708。第二半导体芯片703包括形成在图14中所示的上主表面上的电路，并包括形成在这个电路表面上的连接焊盘709。
管芯座707用作非导电支架，其上将放置第一半导体芯片701和第二半导体芯片703，并且包括形成在其一部分上的连接部件710。管芯座707具有大于第一半导体芯片702和第二半导体芯片703的外部轮廓。
通过镀覆部分管芯座707而形成的连接部件710实现了第一半导体芯片702和第二半导体芯片703之间的连接。隔板715用于提供第一半导体芯片702和第二半导体芯片703之间的间隔，以便允许芯片间连接线704b连接到第二半导体芯片703的连接焊盘708上。隔板715由非导电件构成，该非导电件小于第一半导体芯片702和第二半导体芯片703。
接着，将描述在具有上述结构的半导体器件中的第一半导体芯片702和第二半导体芯片703之间的内部连接。
第二半导体芯片703固定到管芯座707上，以便它的电路表面在图14中面朝上。此外，隔板715设置在第二半导体芯片703上，以便使连接焊盘709露出。第一半导体芯片702固定到隔板715上，以便它的电路表面在图14中面朝上。这样，第一半导体芯片702和第二半导体芯片703叠加在一起。
然后，第一半导体芯片702的连接焊盘708通过芯片间连接线704a连接到管芯座707的相应连接部件710上。第二半导体芯片703的连接焊盘709通过芯片间连接线704b连接到管芯座707的相应连接部件710上。这样，第一半导体芯片702和第二半导体芯片703经过连接部件710电互连。
这样，本实施例的半导体器件不仅提供了由根据第一实施例的半导体器件所达到的效果，而且还提供以下优点：第一和第二半导体芯片702和703可以容易地互连，即使第一和第二半导体芯片702和703的电路表面在相同方向取向的情况下，因为管芯座707位于第一半导体芯片702和第二半导体芯片703的下面，使得第一半导体芯片702和第二半导体芯片703经过管芯座707上的连接部件710互连。
尽管本实施示例了一个例子，其中连接部件710设置在管芯座707上，但是连接部件也可以设置在管芯座707以外的任何元件上。
作为第八实施例，将描述连接部件设置在管芯座707以外的元件上的第七实施例的改型。
(第八实施例)
下面参照图15描述根据本发明第八实施例的半导体器件。图15是表示根据本发明的本实施例的半导体器件的剖面图。
根据本实施例的半导体器件包括封装壳801、第一半导体芯片802、第二半导体芯片803、芯片间连接线804a和804b、外部引线806、管芯座807和隔板815。
封装壳801和芯片间连接线804a和804b与第一实施例中的相同，因此省略了对它们的描述。
第一半导体芯片802、第二半导体芯片803、分别形成在第一和第二半导体芯片802和803的上表面上的连接焊盘808和809以及隔板815与根据第七实施例的相同，因此省略了对它们的描述。
管芯座807用作非导电支架，其上将设置第一半导体芯片802和第二半导体芯片803。
现在，将描述根据本实施例的外部引线806。根据本实施例的外部引线806具有与根据第四实施例的外部引线406相同的结构。具体而言，每个外部引线806由形状与根据第一实施例的外部引线106的形状相同的非导电件构成。位于靠近半导体器件的一部分外部引线806被镀覆以便成为用于实现第一半导体芯片802和第二半导体芯片803之间的内部连接的连接部件810。外部引线806的另一部分也被镀覆，以便成为用于将该半导体器件连接到外部装置的外部连接部件811。如第四实施例所述，每个外部引线806的连接部件810通过非导电部件与外部连接部件811绝缘。
下面将描述在具有上述结构的半导体器件中的第一半导体芯片802和第二半导体芯片803之间的内部连接。
第二半导体芯片803固定到管芯座807上，以便其电路表面在图15中面朝上。此外，隔板815设置在第二半导体芯片803上，以便使连接焊盘809露出。第一半导体芯片802固定到隔板815上，以便它的电路表面在图15中面朝上。这样，第一半导体芯片802和第二半导体芯片803叠加在一起。
然后，第一半导体芯片802的连接焊盘808通过芯片间连接线804a连接到相应外部引线806的连接部件810上。此外，第二半导体芯片803的连接焊盘809通过芯片间连接线804b连接到外部引线806的连接部件810上。这样，第一半导体芯片802和第二半导体芯片803经过连接部件810电互连。
这样，本实施例的半导体器件不仅提供了由根据第一实施例的半导体器件所达到的效果，而且还具有以下优点：即使在第一和第二半导体芯片802和803的电路表面在相同方向取向的情况下也可以容易地使第一和第二半导体芯片802和803互连，这与第七实施例相同。
根据本实施例，如在第四实施例中所述的不需要为引线框架本身设计特殊形状。
第七和第八实施示例了一个例子，其中两个半导体芯片叠加以便它们的电路表面在相同方向取向，以及管芯座设置在第二半导体芯片的下面。
然而，在如在第七和第八实施例那样，两个半导体芯片叠加而使得它们的电路表面在相同方向取向的情况下，管芯座可以设置在第二半导体芯片下面以外的任何位置。
作为第九实施例，将描述管芯座设置在第二半导体芯片下面以外的位置上的第七实施例的改型。
(第九实施例)
下面参照图16A、16B和16C描述根据本发明第九实施例的半导体器件。
图16A、16B和16C是表示在根据本发明第九实施例的半导体器件中所使用的组成元件的外观的立体图。图16A示出了第一半导体芯片902。图16B示出了管芯座907。图16C示出了第二半导体芯片903。通过将图16A中所示的第一半导体芯片902、图16B中所示的管芯座907、以及图16C中所示的第二半导体芯片903彼此固定在一起，构造根据本实施例的半导体器件。下面将详细描述每个组成元件。
第一半导体芯片902包括在图16A中向上所示的表面上形成的电路，并且包括形成在这个电路表面上的连接焊盘908a和908b。连接焊盘908a和908b用于外部连接或与第二导体芯片903连接。管芯座907用作非导电支架，其上将放置第一半导体芯片902和第二半导体芯片903。管芯座907包括非导电支架部分和外部框架，如第一实施例所述那样(图16B中只示出了支架部分)。支架部分的外部轮廓大于第一半导体芯片902和第二半导体芯片903的外部轮廓。第一半导体芯片902将固定到在图16B中向上所示的支架部分的表面上，并且第二半导体芯片903将固定到该支架部分的相反表面上。在支架部分的边缘附近，通过镀覆形成第一连接部件910a和910b。而且在支架部分上，通过镀覆形成金属条912a和912b，以便它们分别电连接到第一连接部件910a和910b。贯穿每个金属条912a和912b的端部形成孔，并且被埋置在这些孔中的金属件分别构成第二连接部件911a和911b。第二半导体芯片903具有与第一半导体芯片902基本上相同的尺寸。第二半导体芯片903包括形成在图16C中向上示出的表面上的电路，并且包括在这个电路表面上的凸起905a和905b，它们将分别电连接到第二连接部件911a和911b。凸起905a和905b形成在第二半导体芯片903的一部分上，在第二半导体芯片903叠加在管芯座907上时，第二半导体芯片的上述部分分别与管芯座的第二连接部件911a和911b接触。
现在，将描述根据本实施例的半导体器件的结构。图17是表示根据本实施例的半导体器件的剖面图。
根据本实施例的半导体器件包括封装壳901、第一半导体芯片902、第二半导体芯片903、芯片间连接线904a和904b、凸起905a和905b、外部引线906以及管芯座907。
封装壳901、第一半导体芯片902、芯片间连接线904a和904b和外部引线906与根据第一实施例的相同，因此省略对它们的描述。
第一连接部件910a和910b、金属条912a和912b和第二连接部件911a和911b实现了第一半导体芯片902和第二半导体芯片903之间的连接。
然后，将描述在具有上述结构的半导体器件中第一半导体芯片902和第二半导体芯片903之间的内部连接。
第一半导体芯片902固定到管芯座907的支架部分的前表面上，以便其电路表面在图17中面朝上。第一半导体芯片902和管芯座907通过使用非导电粘接剂固定在一起，以便防止金属条912a和912b和第一半导体芯片902之间短路。
为了在本发明半导体器件中内部地连接第一半导体芯片902和第二半导体芯片903，第一半导体芯片902的连接焊盘908a和第一连接部件910a通过芯片间连接线904a互连。第一半导体芯片902的连接焊盘908b和第一连接部件910b通过芯片间连接线904b互连。
接着，第二半导体芯片903固定到管芯座907的支架部分的背面，以便它的电路表面在图17中面朝上，并且凸起905a和905b置于第二半导体芯片903和管芯座907之间。注意：第二半导体芯片903固定于管芯座907上，以便凸起905a和905b分别与第二连接部件911a和911b一致。这样，第一半导体芯片902和第二半导体芯片903经过第一连接部件910a和910b、金属条912a和912b和第二连接部件911a、911b电互连。
这样，本实施例的半导体器件不仅提供由根据第一实施例所达到的效果，而且还具有以下优点：因为管芯座907和第二半导体芯片903通过凸起905a和905b电互连，所以即使在第一半导体芯片902和第二半导体芯片903的电路表面在相同方向取向的情况下，第一半导体芯片902和第二半导体芯片903可以被互连。
根据本实施例的半导体器件还可以由在第一实施例中所述的半导体组件制造。
尽管本实施例示出了一个例子，其中第一半导体芯片902和管芯座907使用非导电粘接剂固定在一起以便防止金属条912a和912b与第一半导体芯片902之间短路，还可以采用用于确保管芯座907上的金属条912a和912b与第一半导体芯片902之间绝缘的任何其它措施。例如，非导电膜可以固定到具有形成在其上的金属条912a和912b的支架部分的主表面上，以及之后可以将第一半导体芯片902固定到非导电膜上。代替非导电膜，可以将由与构成管芯座907相同的非导电材料构成的板固定到具有形成在其上的金属条912a和912b的管芯座907上。
本实施例示例了一个例子，其中第一半导体芯片902的电路表面和第二半导体芯片903的电路表面在相同方向取向。替换地，这两个电路表面可以彼此相对，以及管芯座907置于其间。在这种情况下，第一半导体芯片902和管芯座907将经过凸起互连。
在上述第一到第九实施例中，封装壳可以是形成为在引线之间为中空的陶瓷封装壳，或者是形成为在引线之间不是中空的陶瓷封装壳。
在第一到第九实施例中，示出了基本上相同尺寸的第一半导体芯片和第二半导体芯片。如这里使用的，两个半导体芯片具有“基本上相同的尺寸”是指：当将第一半导体芯片和第二半导体芯片层叠就位时，位于较小半导体芯片外部的较大半导体芯片部分没有大到足以容纳任何连接焊盘。
尽管第一到第九实施例的每个都示例了一个例子，其中两个半导体芯片被叠置在一起，但是三个或更多半导体芯片也可以堆叠在一起以便构成半导体器件，如通过结合根据第一到第九实施例的层叠方法而实现的那样。
在上述第一到第九实施例中任一个所述的镀覆或埋置金属件只是导电元件的例子。应该理解的是：这种元件可以用例如已经被赋予导电性的树脂件代替。
尽管已经详细介绍了本发明，但是前面的说明在所有方面都是示例性的而非限制性的。应该理解的是，在不脱离本发明的范围的情况下可以做多种其它修改和改型。

Claims (21)

1、一种半导体器件，其包括具有基本上相同的外部轮廓的多层半导体芯片，并在每个半导体芯片的主表面上形成有集成电路，该半导体器件包括：
非导电层，具有设置在其上的导电部分，以及
内部连接部件，用于经过设置在所述非导电层上的导电部分，内部地连接形成在所述多个半导体芯片上的集成电路，
外部引线，其与所述内部连接部件电气隔离，用于将所述半导体器件连接到外部器件；
其中，设置在所述非导电层上的导电部分仅仅在形成在所述多个半导体芯片上的集成电路之间达成内部连接。
2、根据权利要求1的半导体器件，其中，
所述多个半导体芯片包括第一半导体芯片和第二半导体芯片，以及
所述内部连接部件包括：
第一连接部件，用于将所述第一半导体芯片连接到所述导电部分；以及
第二连接部件，用于将所述第二半导体芯片连接到所述导电部分。
3、根据权利要求2的半导体器件，其中，
所述非导电层具有形成在其上的电路，以及
所述导电部分包括连接到所述第一连接部件的导电子部分和连接到所述第二连接部件的导电子部分，这些导电子部分通过形成在非导电层上的电路导电。
4、根据权利要求3的半导体器件，其中，所述非导电层包括形成在其两个主表面的每一个上的电路。
5、根据权利要求2的半导体器件，其中，所述非导电层层叠在所述第一半导体芯片和所述第二半导体芯片之间。
6、根据权利要求5的半导体器件，其中，所述第一半导体芯片和所述第二半导体芯片设置成使得具有形成在其上的集成电路的第一和第二半导体芯片的相应主表面面向互相背离的方向，以及所述非导电层设置在所述第一和第二半导体芯片的另一主表面之间。
7、根据权利要求6的半导体器件，其中，所述连接到第一连接部件的导电子部分形成在所述非导电层的一主表面上，该非导电层的主表面的取向与其上形成集成电路的第一半导体芯片的主表面的方向相同。
8、根据权利要求1的半导体器件，其中，所述非导电层是一支架，其上设置所述多个半导体芯片。
9、根据权利要求1的半导体器件，其中，所述导电部分是通过使用导电材料镀敷所述非导电层的一部分而形成的，所述非导电层的该部分在将所述多个半导体芯片和非导电层层叠就位时、位于所述多个半导体芯片的外部轮廓的外部。
10、根据权利要求9的半导体器件，其中，所述导电材料是金属。
11、根据权利要求9的半导体器件，其中，位于多个半导体芯片的外部轮廓的外部的所述非导电层的该部分是从所述非导电层突出的突起部。
12、根据权利要求9的半导体器件，其中，
所述多个半导体芯片和非导电层被封入封装壳中，
所述非导电层还包括多个支撑脚，用于使其上设置多个半导体芯片的所述非导电层的一部分相对该封装壳稳定，所述多个支撑脚通过一跨接件彼此连接，以及
位于所述多个半导体芯片的外部轮廓的外部的非导电层的该部分形成所述跨接件。
13、根据权利要求1的半导体器件，其中，所述导电部分由一导电件构成，该导电件被埋置在贯穿所述非导电层的一部分而形成的孔中，所述非导电层的该部分在将所述多个半导体芯片和所述非导电层层叠就位时、位于所述多个半导体芯片的外部轮廓的外部。
14、根据权利要求5的半导体器件，其中，
第一连接部件由一导电件构成，该导电件被埋置在贯穿所述第一半导体芯片而形成的孔中，
第二连接部件由一导电件构成，该导电件被埋置在贯穿所述第二半导体芯片而形成的孔中，
所述第一连接部件和所述第二连接部件形成在当所述第一半导体芯片和所述第二半导体芯片被层叠就位时相叠合的位置上，以及
所述导电部分包括若干个导电件，所述若干个导电件被埋置在贯穿该非导电层中的部分而形成的孔中，其中当将所述第一半导体芯片和所述第二半导体芯片层叠就位时、该导电层中的所述部分分别与所述第一连接部件和所述第二连接部件接触。
15、根据权利要求13或14的半导体器件，其中，由所述导电部分包含的导电件是金属件。
16、根据权利要求14的半导体器件，其中，构成所述第一连接部件的导电件是金属件。
17、根据权利要求5的半导体器件，其中，
第一连接部件由一导电件构成，该导电件被埋置在贯穿所述第一半导体芯片而形成的孔中，
第二连接部件由一导电件构成，该导电件被埋置在贯穿第二半导体芯片而形成的孔中，以及
该导电部分包括：
导电子部分，由被埋置在贯穿所述非导电层中的一部分而形成的孔中的导电件构成，其中当将第一半导体芯片和第二半导体芯片层叠就位时，所述非导电层中的该部分与所述第一连接部件接触，以及
连接电路，用于使所述导电子部分电连接到所述非导电层中的一部分，其中当所述第一半导体芯片和所述第二半导体芯片层叠就位时，所述非导电层的该部分与所述第二连接部件接触。
18、根据权利要求2的半导体器件，其中，所述第一半导体芯片设置成使得不承载集成电路的所述第一半导体芯片的主表面与所述非导电层的主表面之一相对，以及
所述第二半导体芯片设置成使得具有形成在其上的集成电路的所述第二半导体芯片的主表面与所述非导电层的另一主表面相对。
19、根据权利要求18的半导体器件，其中，所述第二连接部件是设置在所述第二半导体芯片上的金属凸起，
所述导电部分包括：
导电子部分，被埋置在贯穿所述非导电层中的一部分而形成的孔中，所述非导电层的该部分在所述第二半导体芯片和所述非导电层被层叠就位时与上述凸起接触，以及
连接电路，形成在由所述第一半导体芯片相对的所述非导电层的主表面上，用于将所述导电子部分电连接到所述第一连接部件。
20、根据权利要求2的半导体器件，其中，
所述第二半导体芯片被设置成使得不承载集成电路的第二半导体芯片的主表面与所述非导电层的一个主表面接触，
该半导体器件还包括：
隔板，其外部轮廓小于所述第一半导体芯片和所述第二半导体芯片的外部轮廓，该隔板设置在具有形成在其上的集成电路的所述第二半导体芯片的主表面上，以及
所述第一半导体芯片被设置成使得不承载集成电路的所述第一半导体芯片的主表面与该隔板的上表面接触。
21、一种半导体器件，其包括外部轮廓基本相同的多层半导体芯片，并在每个半导体芯片的主表面上形成集成电路，该半导体器件包括：
非导电层，具有设置在其上的第一导电部分和第二导电部分，以及
内部连接部件，用于经过设置在所述非导电层上的所述第一导电部分，内部地连接形成在所述多个半导体芯片上的集成电路，
其中，设置在所述非导电层上的所述第二导电部分是用于将形成在所述多个半导体芯片上的集成电路连接到外部电路的端子。
CNB2004100282131A 2003-03-07 2004-03-08 半导体器件 Expired - Fee Related CN100343992C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP062283/2003 2003-03-07
JP2003062283A JP4128473B2 (ja) 2003-03-07 2003-03-07 半導体装置

Publications (2)

Publication Number Publication Date
CN1527384A CN1527384A (zh) 2004-09-08
CN100343992C true CN100343992C (zh) 2007-10-17

Family

ID=32923658

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100282131A Expired - Fee Related CN100343992C (zh) 2003-03-07 2004-03-08 半导体器件

Country Status (3)

Country Link
US (1) US7105929B2 (zh)
JP (1) JP4128473B2 (zh)
CN (1) CN100343992C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629539B2 (en) * 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177721B1 (en) * 1998-10-21 2001-01-23 Hyundai Electronics Industries Co., Ltd Chip stack-type semiconductor package and method for fabricating the same
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
CN1355568A (zh) * 2000-11-27 2002-06-26 矽品精密工业股份有限公司 芯片堆叠封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP2003023136A (ja) 2001-07-10 2003-01-24 Matsushita Electric Ind Co Ltd 半導体装置
US6781243B1 (en) * 2003-01-22 2004-08-24 National Semiconductor Corporation Leadless leadframe package substitute and stack package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177721B1 (en) * 1998-10-21 2001-01-23 Hyundai Electronics Industries Co., Ltd Chip stack-type semiconductor package and method for fabricating the same
CN1355568A (zh) * 2000-11-27 2002-06-26 矽品精密工业股份有限公司 芯片堆叠封装结构
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds

Also Published As

Publication number Publication date
US7105929B2 (en) 2006-09-12
CN1527384A (zh) 2004-09-08
US20040173885A1 (en) 2004-09-09
JP4128473B2 (ja) 2008-07-30
JP2004273760A (ja) 2004-09-30

Similar Documents

Publication Publication Date Title
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1495893A (zh) 半导体器件及其制造方法
CN1155084C (zh) 引线框架及其制造方法、半导体装置及其制造方法
CN100347857C (zh) 功率半导体装置
CN1290170C (zh) 探针板和半导体芯片的测试方法、电容器及其制造方法
CN1738027A (zh) 半导体芯片及其制造方法、半导体装置及其制造方法
CN1260814C (zh) 导线框、使用该导线框的半导体装置及其制造方法
CN1244139C (zh) 半导体器件和半导体组件
CN1551312A (zh) 半导体芯片的制造方法、半导体装置的制造方法、半导体芯片及半导体装置
CN1875481A (zh) 半导体装置及其制造方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN101055857A (zh) 半导体器件及其制造方法
CN1893051A (zh) 半导体器件
CN1790691A (zh) 半导体装置
CN1694248A (zh) 半导体器件及其制造方法
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1836325A (zh) 用于封装集成电路器件的方法和设备
CN1822364A (zh) 半导体器件
CN1677781A (zh) 半导体激光装置
CN1649149A (zh) 三维半导体封装,以及用于其中的间隔芯片
CN1514499A (zh) 压电振荡器以及使用压电振荡器的便携式电话装置以及使用压电振荡器的电子设备
CN1832163A (zh) 摄像模块及其制造方法
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1519948A (zh) 半导体晶片，固态成像器件和光学器件模块及二者的制造方法
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071017

Termination date: 20110308