CH705035A2 - Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips. - Google Patents

Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips. Download PDF

Info

Publication number
CH705035A2
CH705035A2 CH00479/12A CH4792012A CH705035A2 CH 705035 A2 CH705035 A2 CH 705035A2 CH 00479/12 A CH00479/12 A CH 00479/12A CH 4792012 A CH4792012 A CH 4792012A CH 705035 A2 CH705035 A2 CH 705035A2
Authority
CH
Switzerland
Prior art keywords
substrate
solder
pin
temperature
lotportion
Prior art date
Application number
CH00479/12A
Other languages
English (en)
Other versions
CH705035B1 (de
Inventor
Heinrich Berchtold
Original Assignee
Esec Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CH00873/11A external-priority patent/CH704991A1/de
Application filed by Esec Ag filed Critical Esec Ag
Priority to CH00479/12A priority Critical patent/CH705035B1/de
Priority to MYPI2012001855A priority patent/MY171634A/en
Priority to CN201210152244.2A priority patent/CN102800603B/zh
Priority to US13/474,683 priority patent/US8573467B2/en
Publication of CH705035A2 publication Critical patent/CH705035A2/de
Publication of CH705035B1 publication Critical patent/CH705035B1/de

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/011Apparatus therefor
    • H10W72/0113Apparatus for manufacturing die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • H10W72/01321Manufacture or treatment of die-attach connectors using local deposition
    • H10W72/01323Manufacture or treatment of die-attach connectors using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors
    • H10W72/01351Changing the shapes of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07336Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/331Shapes of die-attach connectors
    • H10W72/332Plan-view shape, i.e. in top view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Auftragen von Lot auf ein Substrat und ein Verfahren für die Montage eines Halbleiterchips auf dem aufgetragenen Lot. Das Substrat (1) wird auf eine Temperatur erhitzt, die oberhalb der Schmelztemperatur des Lots liegt, und eine Lotportion (3) aufgebracht. Anschliessend wird ein Stift (5) in die Lotportion (3) eingetaucht und abgesenkt, bis er die Lotportion (3) berührt und auf das Substrat (1) drückt. Der Stift (5) wird mit Ultraschall beaufschlagt derart, dass im Stift (5) Ultraschallwellen erzeugt werden, die senkrecht oder schräg zur Oberfläche (2) des Substrats (1) gerichtet sind, und dann entlang einer vorbestimmten Bahn bewegt, um das Lot zu verteilen. Die Behandlung mit Ultraschall verbessert lokal die Benetzbarkeit des Substrats (1). Die Temperatur des Stifts (5) ist vorzugsweise tiefer als die Schmelztemperatur des Lots.

Description

[0001] Die Erfindung betrifft einerseits ein Verfahren zum Auftragen von Lot auf ein Substrat und andererseits ein Verfahren für die Montage von Halbleiterchips auf dem aufgetragenen Lot.
[0002] Lötverfahren dieser Art werden typischerweise - jedoch nicht ausschliesslich - bei der Montage von Halbleiterchips auf einem metallischen Substrat, einem sogenannten Leadframe, angewendet. Hauptsächlich Leistungshalbleiter werden in der Regel mit dem Substrat, das üblicherweise aus Kupfer besteht, mittels Weichlötung verbunden, um über die Lötverbindung eine im Vergleich zur Montage mittels Klebstoff wirksamere Ableitung der beim Betrieb entstehenden Verlustwärme aus dem Halbleiterchip zu gewährleisten. Allerdings werden, vor allem bei gesteigerter Leistungsdichte, hohe Anforderungen an die Homogenität der Lötverbindung gestellt, d.h. es werden definierte Dicke, gleichmässige Verteilung und einwandfreie Benetzung der Lotschicht Uber die ganze Chipfläche, bzw. völlige Blasenfreiheit sowie Reinheit der Lötstelle verlangt; andererseits soll aber das Lot möglichst nicht aus dem Lotspalt seitlich austreten und sich neben dem Halbleiterchip ausbreiten, was wiederum eine genaue Dosierung und Positionierung der Lotportionen erfordert.
[0003] Im Anwendungsbereich der Halbleiterchip-Montage ist ein Verfahren im praktischen Einsatz weit verbreitet, bei dem das Ende eines Lötmetall-Drahtes mit dem über die Schmelztemperatur des Lotes erhitzten Substrat in Berührung gebracht wird, um ein Stück des Drahtes abzuschmelzen. Dieses Verfahren ist aufgrund seiner Einfachheit und Flexibilität für die Massenproduktion an sich gut geeignet. Die entstehende, etwa kreisförmige Benetzungsfläche ist allerdings schlecht an die rechteckige oder quadratische Gestalt der Halbleiterchips angepasst. Aus der US 6 056 184 ist zudem ein Formstempel bekannt, mit dem die auf dem Substrat deponierte Lotportion in eine flache, der rechteckigen Gestalt der Halbleiterchips angepasste Form gebracht werden kann. Bekannt ist auch, das Ende des Lötmetall-Drahtes mit einem Schreibkopf entlang einer vorbestimmten Bahn zu bewegen, wobei das erhitzte Substrat laufend Lot abschmilzt. Auf diese Weise wird auf dem Substrat eine Lotbahn deponiert.
[0004] Aus der US 5 878 939 ist ein Verfahren bekannt, bei dem flüssiges Lot in eine zwischen einem Formstempel und dem Substrat gebildete Kavität gespritzt wird.
[0005] Diese bekannten Verfahren haben einige Nachteile. Die Form des deponierten Lotes ist entweder rund oder es muss für jede rechteckförmige Form ein spezifischer Formstempel hergestellt werden. Ein solcher Formstempel hat Seitenwände, die einen Teil des Substrates belegen. Das Lot kann somit nicht bis zum Rand der den Halbleiterchip aufnehmenden Chipinsel aufgebracht werden. Zudem muss das Substrat über die Schmelztemperatur des Lotes aufgeheizt werden und das deponierte Lot muss vom Auftragen bis zum Aufbringen des Halbleiterchips in flüssiger Form gehalten werden. Nachteilig ist auch, dass die mit dem flüssigen Lot in Berührung kommenden Teile regelmässig gereinigt werden müssen, wozu die Produktion unterbrochen werden muss.
[0006] Aus den US 4 577 398 und US 4 709 849 ist ein Verfahren bekannt, bei dem flache Formlinge aus Lötmetall, sogenannte «solder preforms», deren Abmessungen auf die Halbleiterchips abgestimmt sind, vorfabriziert werden. Die Lot-Formlinge werden dann auf das Substrat aufgelegt und von diesem aufgeschmolzen, um eine Lotschicht in den verlangten Dimensionen zu bilden. Wegen der erforderlichen Vorfabrikation der Lot-Formlinge und den zusätzlichen Montageoperationen ist diese Methode allerdings recht kostspielig und wenig flexibel.
[0007] Aus der US 2009 145 950 ist ein Verfahren und eine Vorrichtung bekannt, bei denen ein Lotdraht durch einen Schreibkopfeines Lotdispensers hindurchgeführt ist, wobei der Draht beim Auftragen des Lots in Kontakt mit dem erhitzten Substrat gebracht wird, so dass Lot am Drahtende schmilzt, und wobei der Schreibkopf entlang einer vorbestimmten Bahn parallel zur Oberfläche des Substrats bewegt wird. Der Lotdispenser schreibt auf diese Art eine Lotbahn auf das Substrat. Nachteilig bei diesem Verfahren ist, dass das Substrat ohne vorgängige Reinigung nur ungenügend benetzbar ist.
[0008] Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren für das Auftragen von Lot auf ein Substrat zu entwickeln, das die genannten Nachteile nicht mehr aufweist.
[0009] Die genannte Aufgabe wird erfindungsgemäss gelöst durch die Merkmale der Ansprüche 1, 2 und 5. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
[0010] Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen und anhand der Zeichnung näher erläutert. Die Figuren sind schematisch und nicht massstäblich gezeichnet. <tb>Fig. 1-4<sep>illustrieren das erfindungsgemässe Verfahren zum Auftragen von Lot auf ein Substrat, und <tb>Fig. 5<sep>illustriert ein besonderes Ausführungsbeispiel des erfindungsgemässen Verfahrens.
[0011] In der Praxis müssen Halbleiterchips auf ein Substrat gelötet werden, deren Kantenabmessungen vom Submillimeterbereich bis zum Zentimeterbereich reichen. Das erfindungsgemässe Verfahren wird daher auf der Grösse der Halbleiterchips und der von der Anwendung geforderten Verbindungsqualität optimal angepasste Weise umgesetzt. Das Montieren der Halbleiterchips erfolgt mittels eines als Softsolder-Diessonder bekannten Montageautomaten. Die Substrate werden dabei taktweise einer Dispensstation, wo Lot auf das Substrat aufgetragen wird, und dann einer Bondstation, wo der Halbleiterchip auf der Lotportion abgesetzt wird, zugeführt. Das Substrat wird für diese beiden Prozesse auf einer Temperatur, die oberhalb der Schmelztemperatur des Lots liegt, und in der Regel unter einer Inertgas Atmosphäre gehalten.
[0012] Die Fig. 1 bis 4 illustrieren das erfindungsgemässe Verfahren zum Auftragen von Lot auf ein Substrat 1 am Beispiel, dass anschliessend ein Halbleiterchip mittlerer bis grosser Grösse auf dem Lot platziert wird. Das Verfahren umfasst die Schritte: A) Erhitzen des Substrats 1 auf eine Temperatur, die oberhalb der Schmelztemperatur des Lots liegt. B) Aufbringen von mindestens einer Lotportion 3 auf das Substrat 1.
[0013] Dieser Schritt erfolgt auf bekannte Weise. Der Zustand nach diesem Schritt ist in den Fig. 1A(seitliche Ansicht) und 1B (Ansicht von oben) dargestellt. C) Absenken und Eintauchen eines Stifts 5 in das Lot, wobei der Durchmesser des Stifts 5 geringer ist als der mittlere Durchmesser D der Lotportion 3. Der Stift 5 wird abgesenkt, bis eine Kontaktfläche 6 des Stifts 5 das Substrat 1 berührt, und mit einer Kraft beaufschlagt, so dass der Stift 5 gegen das Substrat 1 drückt. Der Zustand nach diesem Schritt ist in der Fig. 2dargestellt.
[0014] Der Stift 5 ist an einem Kopf 4 befestigt, wobei der Kopf 4 einerseits heb- und senkbar und parallel zur Oberfläche 2 des Substrats 1 bewegbar und andererseits eingerichtet ist, den Stift 5 mit Ultraschall zu beaufschlagen und zwar derart, dass im Stift 5 Ultraschallwellen erzeugt werden, die in der Regel senkrecht zur Oberfläche 2 des Substrats 1 gerichtet sind. D) Beaufschlagen des Stifts 5 mit Ultraschall. E) Bewegen des Stifts 5 entlang einer parallel zur Oberfläche 2 des Substrats 1 verlaufenden, vorbestimmten Bahn.
[0015] Die Fig. 3 illustriert diesen Verfahrensschritt für den Fall, dass der Stift 5 nur bis auf die Höhe H2 abgesenkt wurde. Die Richtung der durch die Ultraschallwellen bewirkten Schwingungen im Stift 5 ist durch einen Pfeil 7 dargestellt. Der Ultraschall wird vom Stift 5 auf das Substrat 1 übertragen und bewirkt durch Kavitation eine Zerstörung und Entfernung von allfälligen Oxidschichten, die sich auf der Substratoberfläche 2 gebildet hatten, und verbessert dadurch die Benetzbarkeit der Fläche, die das Lot belegen soll. Während der Stift 5 entlang der vorbestimmten Bahn bewegt wird, wird einerseits die Oberfläche 2 des Substrats 1 wie erwähnt lokal gereinigt und dadurch die Benetzbarkeit der Oberfläche 2 auf der Fläche verbessert, die das Lot belegen soll, und andererseits das Lot auf diese Fläche verteilt. F) Anheben des Stifts 5 bis er von der Lotportion 3 getrennt ist.
[0016] Der Zustand nach diesem Schritt ist in den Fig. 4A (seitliche Ansicht) und 4B (Ansicht von oben) dargestellt. Die Lotportion 3 ist nun gleichmässig über die gewünschte Fläche verteilt.
[0017] Die Schritte C) und D) können vertauscht werden. Die Beaufschlagung des Stifts 5 mit Ultraschall kann vor oder nach dem Schritt F) beendet werden.
[0018] Die bei dem beschriebenen Verfahren im Stift 5 erzeugten Ultraschallwellen sind in Bezug auf die senkrecht zur Oberfläche 2 des Substrats 1 verlaufende Längsachse des Stifts 5 longitudinale Ultraschallwellen. Die Frequenz der Ultraschallwellen liegt vorzugsweise im Bereich von 40 kHz bis 200 kHz, typischerweise bei etwa 60 kHz. Die Bearbeitung des Substrats 1 mit Ultraschall verbessert die Benetzbarkeit lokal auf der Fläche, auf der das Lot gewünscht wird, und reduziert dadurch das unerwünschte Auslaufen des Lots, das im Fachjargon als «solder bleed out» bekannt ist.
[0019] Der Stift 5 ist vorzugsweise senkrecht zur Oberfläche 2 des Substrats 1 ausgerichtet, er kann aber auch schräg, d.h. unter einem vorbestimmten Winkel, zur Oberfläche 2 des Substrats 1 ausgerichtet sein. Die Ultraschallwellen sind somit hauptsächlich senkrecht oder zumindest schräg zur Oberfläche 2 des Substrats 1 gerichtet.
[0020] Es ist möglich, die Stärke und die Frequenz der Ultraschallwellen gemäss einem vorbestimmten Profil zu variieren, insbesondere können einzelne oder mehrere Ultraschallpulse (engl. Ultraschallbursts) eingesetzt werden.
[0021] Der Kopf 4 kann kardanisch und/oder federnd gelagert sein, damit allfällige Unebenheiten oder Schräglagen des Substrats 1 aufgefangen werden können. Die Kraft, mit der der Stift 5 gegen das Substrat 1 gedrückt wird, ist vergleichsweise gering, da mit zunehmender Kraft die für die Ultraschallwellen benötigte Leistung zunimmt. Die Kraft kann zum Beispiel durch eine federnde Lagerung des Stifts 5 am Kopf 4 erzeugt werden.
[0022] Nachdem die Lotportion 3 auf das Substrat 1 aufgebracht wurde, wird das Substrat 1 zur Bondstation transportiert, wo ein Halbleiterchip auf der Lotportion 3 platziert wird.
[0023] Untersuchungen des Erfinders haben gezeigt, dass es bei gewissen Loten von Vorteil ist, wenn die Temperatur des Lots während der Bearbeitung mit dem Stift 5 unterhalb seiner Schmelztemperatur liegt. Dies gilt insbesondere für Lote, die bei ihrer Schmelztemperatur eine geringe Viskosität haben, was dazu führt, dass beim Verteilen des Lots auf dem Substrat Spritzer entstehen können. Es ist deshalb von Vorteil, bei solchen Loten die Viskosität zu erhöhen. In diesem Fall wird das erfindungsgemässe Verfahren mit Vorteil gemäss einer der folgenden Varianten modifiziert:
Variante 1
[0024] Nach dem Schritt B und vor dem Schritt C: Absenken der Temperatur des Substrats 1 auf ein Niveau, das wenigstens einige Kelvin, z.B. 10 K, typischerweise mindestens 20 bis 30 K oder noch mehr, unterhalb der Schmelztemperatur, jedoch oberhalb der Solidustemperatur des Lots liegt. Nach dem Schritt E oder nach dem Schritt F kann die Temperatur des Substrats 1 wieder auf eine Temperatur oberhalb der Schmelztemperatur des Lots erhöht werden, um dann in der Bondstation den Halbleiterchip aufzubringen.
Variante 2
[0025] Kühlen des Stifts 5 auf eine Temperatur, die wenigstens einige Grad Celsius, z.B. 10 K, typischerweise mindestens 20 bis 30 K oder noch mehr, unterhalb der Schmelztemperatur, jedoch oberhalb der Solidustemperatur des Lots liegt.
[0026] Das Kühlen des Stifts 5 bewirkt, dass der Stift 5 während der Schritte C bis E der Lotportion 3 Wärme entzieht, so dass die Temperatur der Lotportion 3 zumindest lokal in der Umgebung des Stifts 5 abnimmt und damit ihre Viskosität erhöht. Dies ist der Fall, obwohl das Substrat 1 auf einer höheren Temperatur gehalten wird, die im Bereich der Schmelztemperatur des Lots liegt.
[0027] Bei vielen Anwendungen wird der Halbleiterchip auf einem Substratplatz 8 montiert, dessen Abmessungen in etwa gleich sind wie die Abmessungen des Halbleiterchips. Das Substrat ist typischerweise ein so genanntes Leadframe. Der Substratplatz 8 ist über dünne Stege (nicht dargestellt) mit dem Rahmen des Leadframes verbunden. Es ist dann meistens so, dass die Lotportion den ganzen Substratplatz 8 bedecken muss. Um dies zu erreichen ist es vorteilhaft, den Stift 5 entlang einer Bahn 9 zu bewegen, die zumindest teilweise entlang des Randes 10 des Substratplatzes 8 führt und so festgelegt ist, dass die Kontaktfläche 6 des Stifts 5 den Rand 10 überragt und somit den Substratplatz 8 nur noch teilweise berührt. Die Fig. 5 illustriert dies. Diejenigen Teile der Bahn 9, bei denen die Kontaktfläche 6 des Stifts 5 den Rand 10 überragt, sind durch ausgezogene Pfeile, die übrigen Teile der Bahn 9 durch gestrichelte Pfeile dargestellt. Bei diesem Beispiel führt die Bahn 9 vom Zentrum der Lotportion 3 zunächst zu einer Ecke des Substratplatzes 8, dann entlang des Randes 10 des Substratplatzes 8 und dann entlang im Inneren des Substratplatzes 8 liegenden Bahnabschnitten. Die Reihenfolge der einzelnen Bahnabschnitte kann auch anders gewählt werden. Die Bahn 9 ist hier nur beispielhaft gezeigt, sie kann auch aus anderen Bahnabschnitten zusammengesetzt sein. Bei diesem Beispiel ist die Kontaktfläche 6 des Stifts 5 quadratisch, sie kann aber auch rechteckförmig oder rund sein oder eine beliebige andere Form aufweisen.
[0028] Bei der Montage von relativ grossen Halbleiterchips kam es vorteilhaft sein, mehrere Lotportionen auf das Substrat aufzutragen und dann mit dem Stift zu verteilen. In diesem Fall darf der Durchmesser des Stifts 5 auch grösser als der mittlere Durchmesser einer einzelnen Lotportion sein.

Claims (6)

1. Verfahren zum Auftragen von Lot auf ein Substrat, umfassend die Schritte: A) Erhitzen eines Substrats (1) auf eine Temperatur, die oberhalb einer Schmelztemperatur des Lots liegt, B) Aufbringen von mindestens einer Lotportion (3) auf eine Oberfläche (2) des Substrats (1), C) Absenken eines Stifts (5) in die Lotportion (3) bis der Stift (5) die Oberfläche (2) des Substrats (1) berührt, D) Beaufschlagen des Stifts (5) mit einer vorbestimmten Kraft, so dass der Stift (5) gegen das Substrat (1) drückt, E) Beaufschlagen des Stifts (5) mit Ultraschall derart, dass im Stift (5) Ultraschallwellen erzeugt werden, die senkrecht oder schräg zur Oberfläche (2) des Substrats (1) gerichtet sind, F) Bewegen des Stifts (5) entlang einer vorbestimmten Bahn (9), die parallel zur genannten Oberfläche (2) des Substrats (1) verläuft, und G) Anheben des Stifts (5), bis der Stift (5) von der Lotportion (3) getrennt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Stift (5) auf eine Temperatur gekühlt wird, die wenigstens 10 K tiefer ist als die Schmelztemperatur des Lots und die oberhalb einer Solidustemperatur des Lots liegt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (1) während der Schritte C bis F auf einer Temperatur gehalten wird, die wenigstens 10 K tiefer ist als die Schmelztemperatur des Lots und die oberhalb einer Solidustemperatur des Lots liegt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Lot im Schritt B auf einen Substratplatz (8) aufgebracht wird und dass das Bewegen des Stifts (5) entlang einer vorbestimmten Bahn (9) beinhaltet, den Stift (5) zumindest teilweise entlang eines Randes (10) des Substratplatzes (8) zu bewegen, wobei eine Kontaktfläche (6) des Stifts (5) den Substratplatz (8) überragt und damit nur noch teilweise berührt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass im Fall einer einzigen Lotportion ein Durchmesser des Stifts (5) geringer ist als ein mittlerer Durchmesser der Lotportion (3),
6. Verfahren zur Montage eines Halbleiterchips auf einem Substrat, gekennzeichnet durch die Schritte: Auftragen einer Lotportion (3) auf das Substrat (1) nach einem Verfahren gemäss einem der Ansprüche 1 bis 5, und Platzieren eines Halbleiterchips auf der Lotportion (3).
CH00479/12A 2011-05-23 2012-04-05 Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage eines Halbleiterchips. CH705035B1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CH00479/12A CH705035B1 (de) 2011-05-23 2012-04-05 Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage eines Halbleiterchips.
MYPI2012001855A MY171634A (en) 2011-05-23 2012-04-26 Method for dispensing solder on a substrate and method for mounting semiconductor chips
CN201210152244.2A CN102800603B (zh) 2011-05-23 2012-05-16 在基板上分配焊料的方法和安装半导体芯片的方法
US13/474,683 US8573467B2 (en) 2011-05-23 2012-05-17 Method for dispensing solder on a substrate and method for mounting semiconductor chips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH00873/11A CH704991A1 (de) 2011-05-23 2011-05-23 Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips.
CH00479/12A CH705035B1 (de) 2011-05-23 2012-04-05 Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage eines Halbleiterchips.

Publications (2)

Publication Number Publication Date
CH705035A2 true CH705035A2 (de) 2012-11-30
CH705035B1 CH705035B1 (de) 2016-03-31

Family

ID=47199673

Family Applications (1)

Application Number Title Priority Date Filing Date
CH00479/12A CH705035B1 (de) 2011-05-23 2012-04-05 Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage eines Halbleiterchips.

Country Status (3)

Country Link
US (1) US8573467B2 (de)
CH (1) CH705035B1 (de)
MY (1) MY171634A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH706712A1 (de) * 2012-07-05 2014-01-15 Besi Switzerland Ag Verfahren und Vorrichtung zum Auftragen von Lot auf ein Substrat.
DE102013209407B4 (de) 2013-05-22 2023-08-31 Robert Bosch Gmbh Verfahren zur lötfreien elektrischen Einpresskontaktierung von elektrisch leitfähigen Einpress-Stiften in Leiterplatten
CH708278A1 (de) * 2013-07-08 2015-01-15 Besi Switzerland Ag Vorrichtung zum Auftragen und Verteilen von Lot auf einem Substrat.
US10528039B2 (en) * 2017-08-15 2020-01-07 International Business Machines Corporation Cognitive press-fit force analyzer and monitoring system
CN119703520B (zh) * 2025-02-25 2025-06-03 四川弘仁财电科技有限公司 一种集成电路的多电阻引脚焊接装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136562A (en) 1979-04-09 1980-10-24 Hitachi Ltd Ultrasonic pre-soldering method and apparatus thereof
US4577398A (en) 1984-09-07 1986-03-25 Trilogy Computer Development Partners, Ltd. Method for mounting a semiconductor chip
US4709849A (en) 1985-11-27 1987-12-01 Fry Metals, Inc. Solder preform and methods employing the same
JPS63215368A (ja) * 1987-03-04 1988-09-07 Nec Kansai Ltd 半田供給方法
DE59605457D1 (de) 1995-07-01 2000-07-27 Esec Sa Verfahren und Einrichtung zum Austragen von flüssigem Lot
DE59708121D1 (de) 1997-01-08 2002-10-10 Esec Trading Sa Einrichtung zum Formen von flüssigen Lotportionen beim Weichlöten von Halbleiterchips
US6659329B1 (en) 1999-04-16 2003-12-09 Edison Welding Institute, Inc Soldering alloy
JP4080326B2 (ja) 2002-12-27 2008-04-23 キヤノンマシナリー株式会社 ろう材供給ノズル
JP2004322109A (ja) 2003-04-22 2004-11-18 Canon Inc ロウ材塗布方法
WO2005069370A1 (en) 2004-01-16 2005-07-28 Infineon Technologies Ag Method and apparatus for providing a solder area on a leadframe
US7735715B2 (en) 2007-12-07 2010-06-15 Asm Assembly Automation Ltd Dispensing solder for mounting semiconductor chips

Also Published As

Publication number Publication date
CH705035B1 (de) 2016-03-31
US8573467B2 (en) 2013-11-05
MY171634A (en) 2019-10-22
CN102800603A (zh) 2012-11-28
US20120298730A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
DE4010370C2 (de) Verfahren zum Herstellen von Halbleiterbauteilen
CH705035A2 (de) Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips.
EP3618993B1 (de) Verfahren zum herstellen einer lötverbindung von bauteilen unter verwendung von haftmaterial für provisorische verbindung der bauteile
DE1790300A1 (de) Verfahren zum verbinden von werkstuecken mit einer unterlage
DE102012201172A1 (de) Leistungshalbleitermodul mit geprägter Bodenplatte und Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE69933639T2 (de) Chipverbindungsdüse
DE10042661A1 (de) Verfahren und Vorrichtung für die Montage von Halbleiterchips
DE102015114521A1 (de) Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger
EP3618994B1 (de) Verfahren zum herstellen einer lötverbindung unter verwendung von basis- und andruckplatten und einer anschlagvorrichtung
DE102014222818B4 (de) Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern
DE102013105931A1 (de) Verfahren und Vorrichtung zum Auftragen von flussmittelfreiem Lot auf ein Substrat
DE102006053916B3 (de) Verfahren zum Herstellen einer Klebefläche auf einer Oberfläche eines Die-Trägers
DE112006000682T5 (de) Heizvorrichtung, Reflow-Vorrichtung, Heizverfahren und Verfahren zur Herstellung von Bumps
CH708335A2 (de) Vorrichtung zum Auftragen und Verteilen von flussmittelfreiem Lot auf einem Substrat.
CH704991A1 (de) Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips.
DE102013103329A1 (de) Auftragwerkzeug
DE10252577A1 (de) Verfahren zum Erzeugen einer Lotverbindung durch kapillaren Lotfluß
DE602005003203T2 (de) Verfahren zum ankleben einer schaltungskomponente an eine leiterplatte
DE102015101420B3 (de) Verfahren zum kontaminationsarmen Erzeugen einer Schicht mit einem Verbindungsmittel auf einem Fügepartner, Verfahren zum kontaminationsarmen Herstellen einer stoffschlüssigen Verbindung zwischen einem Fügepartner und einer Metallschicht, sowie Anlage zur Durchführung dieser Verfahren
DE102018130936A1 (de) Halbleitergehäuse, Metallblech zur Anwendung in einem Halbleitergehäuse und Verfahren zum Herstellen eines Halbleitergehäuses
CH707125A1 (de) Werkzeug zum Verteilen von Lot auf einem Substrat und Werkzeug zum Auftragen und Verteilen von Lot auf ein Substrat.
DE102019108977B4 (de) Verfahren zur Verbindung zweier leistungselektronischer Verbindungspartner
DE102006053697A1 (de) Leiterplatte mit additiven und integrierten und mittels Ultraschall kontaktierten Kupferelementen und Herstellverfahren und Anwendung
DE10312109A1 (de) Herstellung von Lotkontakten auf einem Wafer unter Verwendung einer strukturierten Lotfolie
WO2011104229A1 (de) Verfahren zum aufbringen von weichlot auf eine montagefläche eines bauelementes

Legal Events

Date Code Title Description
NV New agent

Representative=s name: IP.DESIGN KANZLEI AND PATENTBUERO DR. MARC-TIM, CH

PFA Name/firm changed

Owner name: BESI SWITZERLAND AG, CH

Free format text: FORMER OWNER: ESEC AG, CH

PCAR Change of the address of the representative

Free format text: NEW ADDRESS: ARBONERSTRASSE 35, 8580 AMRISWIL (CH)

PL Patent ceased