CH704991A1 - Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips. - Google Patents

Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips. Download PDF

Info

Publication number
CH704991A1
CH704991A1 CH00873/11A CH8732011A CH704991A1 CH 704991 A1 CH704991 A1 CH 704991A1 CH 00873/11 A CH00873/11 A CH 00873/11A CH 8732011 A CH8732011 A CH 8732011A CH 704991 A1 CH704991 A1 CH 704991A1
Authority
CH
Switzerland
Prior art keywords
substrate
pin
solder
punch
applying
Prior art date
Application number
CH00873/11A
Other languages
English (en)
Inventor
Heinrich Berchtold
Original Assignee
Esec Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Esec Ag filed Critical Esec Ag
Priority to CH00873/11A priority Critical patent/CH704991A1/de
Priority to CH00479/12A priority patent/CH705035B1/de
Priority to MYPI2012001855A priority patent/MY171634A/en
Priority to CN201210152244.2A priority patent/CN102800603B/zh
Priority to US13/474,683 priority patent/US8573467B2/en
Publication of CH704991A1 publication Critical patent/CH704991A1/de

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/06—Soldering, e.g. brazing, or unsoldering making use of vibrations, e.g. supersonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Auftragen von Lot auf ein Substrat und ein Verfahren für die Montage eines Halbleiterchips auf dem aufgetragenen Lot. Das Substrat (1) wird auf eine Temperatur erhitzt, die oberhalb der Schmelztemperatur des Lots liegt, und eine Lotportion (3) aufgebracht. Anschliessend wird ein Stempel abgesenkt, bis er die Lotportion (3) berührt, oder ein Stift (9) in die Lotportion (3) eingetaucht. Der Stempel bzw. Stift (9) wird mit Ultraschall beaufschlagt derart, dass im Stempel bzw. Stift (9) Ultraschallwellen erzeugt werden, die senkrecht oder schräg zur Oberfläche (2) des Substrats (1) gerichtet sind. Der Stift (9) kann entlang einer vorbestimmten Bahn bewegt werden, um das Lot zu verteilen. Die Behandlung mit Ultraschall verbessert lokal die Benetzbarkeit des Substrats (1). Das Auftragen von Lot und die Behandlung mit Ultraschall können kombiniert werden und gleichzeitig erfolgen.

Description

[0001] Die Erfindung betrifft einerseits ein Verfahren zum Auftragen von Lot auf ein Substrat und andererseits ein Verfahren für die Montage von Halbleiterchips auf dem aufgetragenen Lot.
[0002] Lötverfahren dieser Art werden typischerweise - jedoch nicht ausschliesslich - bei der Montage von Halbleiterchips auf einem metallischen Substrat, einem sogenannten Leadframe, angewendet. Hauptsächlich Leistungshalbleiter werden in der Regel mit dem Substrat, das üblicherweise aus Kupfer besteht, mittels Weichlötung verbunden, um über die Lötverbindung eine im Vergleich zur Montage mittels Klebstoff wirksamere Ableitung der beim Betrieb entstehenden Verlustwärme aus dem Halbleiterchip zu gewährleisten. Allerdings werden, vor allem bei gesteigerter Leistungsdichte, hohe Anforderungen an die Homogenität der Lötverbindung gestellt, d.h. es werden definierte Dicke, gleichmässige Verteilung und einwandfreie Benetzung der Lotschicht über die ganze Chipfläche, bzw. völlige Blasenfreiheit sowie Reinheit der Lötstelle verlangt; andererseits soll aber das Lot möglichst nicht aus dem Lotspalt seitlich austreten und sich neben dem Halbleiterchip ausbreiten, was wiederum eine genaue Dosierung und Positionierung der Lotportionen erfordert.
[0003] Im Anwendungsbereich der Halbleiterchip-Montage ist ein Verfahren im praktischen Einsatz weit verbreitet, bei dem das Ende eines Lötmetall-Drahtes mit dem über die Schmelztemperatur des Lotes erhitzten Substrat in Berührung gebracht wird, um ein Stück des Drahtes abzuschmelzen. Dieses Verfahren ist aufgrund seiner Einfachheit und Flexibilität für die Massenproduktion an sich gut geeignet. Die entstehende, etwa kreisförmige Benetzungsfläche ist allerdings schlecht an die rechteckige oder quadratische Gestalt der Halbleiterchips angepasst. Aus der US 6056 184 ist zudem ein Formstempel bekannt, mit dem die auf dem Substrat deponierte Lotportion in eine flache, der rechteckigen Gestalt der Halbleiterchips angepasste Form gebracht werden kann. Bekannt ist auch, das Ende des Lötmetall-Drahtes mit einem Schreibkopf entlang einer vorbestimmten Bahn zu bewegen, wobei das erhitzte Substrat laufend Lot abschmilzt. Auf diese Weise wird auf dem Substrat eine Lotbahn deponiert.
[0004] Aus der US 5 878 939 ist ein Verfahren bekannt, bei dem flüssiges Lot in eine zwischen einem Formstempel und dem Substrat gebildete Kavität gespritzt wird.
[0005] Diese bekannten Verfahren haben einige Nachteile. Die Form des deponierten Lotes ist entweder rund oder es muss für jede rechteckförmige Form ein spezifischer Formstempel hergestellt werden. Ein solcher Formstempel hat Seitenwände, die einen Teil des Substrates belegen. Das Lot kann somit nicht bis zum Rand der den Halbleiterchip aufnehmenden Chipinsel aufgebracht werden. Zudem muss das Substrat über die Schmelztemperatur des Lotes aufgeheizt werden und das deponierte Lot muss vom Auftragen bis zum Aufbringen des Halbleiterchips in flüssiger Form gehalten werden. Nachteilig ist auch, dass die mit dem flüssigen Lot in Berührung kommenden Teile regelmässig gereinigt werden müssen, wozu die Produktion unterbrochen werden muss.
[0006] Aus den US 4 577 398 und US 4 709 849 ist ein Verfahren bekannt, bei dem flache Formlinge aus Lötmetall, sogenannte «solder preforms», deren Abmessungen auf die Halbleiterchips abgestimmt sind, vorfabriziert werden. Die Lot-Formlinge werden dann auf das Substrat aufgelegt und von diesem aufgeschmolzen, um eine Lotschicht in den verlangten Dimensionen zu bilden. Wegen der erforderlichen Vorfabrikation der Lot-Formlinge und den zusätzlichen Montageoperationen ist diese Methode allerdings recht kostspielig und wenig flexibel.
[0007] Aus der US 2009 145 950 ist ein Verfahren und eine Vorrichtung bekannt, bei denen ein Lotdraht durch einen Schreibkopf eines Lotdispensers hindurchgeführt ist, wobei der Draht beim Auftragen des Lots in Kontakt mit dem erhitzten Substrat gebracht wird, so dass Lot am Drahtende schmilzt, und wobei der Schreibkopf entlang einer vorbestimmten Bahn parallel zur Oberfläche des Substrats bewegt wird. Der Lotdispenser schreibt auf diese Art eine Lotbahn auf das Substrat. Nachteilig bei diesem Verfahren ist, dass das Substrat ohne vorgängige Reinigung nur ungenügend benetzbar ist.
[0008] Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren für das Auftragen von Lot auf ein Substrat zu entwickeln, das die genannten Nachteile nicht mehr aufweist.
[0009] Die genannte Aufgabe wird erfindungsgemäss gelöst durch die Merkmale der Ansprüche 1, 2 und 5. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
[0010] Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen und anhand der Zeichnung näher erläutert. Die Figuren sind schematisch und nicht massstäblich gezeichnet. <tb>Fig. 1-5<sep>illustrieren ein erstes erfindungsgemässes Verfahren zum Auftragen von Lot auf ein Substrat, <tb>Fig. 6-10<sep>illustrieren ein zweites erfindungsgemässes Verfahren zum Auftragen von Lot auf ein Substrat, und <tb>Fig. 11<sep>zeigt einen Kopf mit einer Düse, der sich für ein drittes erfindungsgemässes Verfahren zum Auftragen von Lot auf ein Substrat eignet.
[0011] In der Praxis müssen Halbleiterchips auf ein Substrat gelötet werden, deren Kantenabmessungen vom Submillimeterbereich bis zum Zentimeterbereich reichen. Das erfindungsgemässe Verfahren wird daher auf der Grösse der Halbleiterchips und der von der Anwendung geforderten Verbindungsqualität optimal angepasste Weise umgesetzt. Das Montieren der Halbleiterchips erfolgt mittels eines als Softsolder-Die Bonder bekannten Montageautomaten. Die Substrate werden dabei taktweise einer Dispensstation, wo Lot auf das Substrat aufgetragen wird, und dann einer Bondstation, wo der Halbleiterchip auf der Lotportion abgesetzt wird, zugeführt. Das Substrat wird für diese beiden Prozesse auf einer Temperatur, die oberhalb der Schmelztemperatur des Lots liegt, und in der Regel unter einer Inertgas Atmosphäre gehalten.
[0012] Die Fig. 1 bis 5 illustrieren ein erstes erfindungsgemässes Verfahren zum Auftragen von Lot auf ein Substrat am Beispiel, dass anschliessend ein relativ kleiner Halbleiterchip auf dem Lot platziert wird. In den Figuren bezeichnen die Bezugszeichen 1 ein Substrat, 2 eine Oberfläche des Substrats 1, auf der der Halbleiterchip zu montieren ist, 3 eine Lotportion, 4 einen Stempel, 5 eine Kante des Stempels 4, 6 eine Stempelfläche des Stempels 4, und 7 einen heb- und senkbaren und, fakultativ, parallel zur Oberfläche des Substrats 1 bewegbaren, mit Ultraschall beaufschlagbaren Kopf der Dispensstation. Das Verfahren umfasst die Schritte: A) Erhitzen des Substrats 1 auf eine Temperatur, die oberhalb der Schmelztemperatur des Lots liegt. B) Aufbringen einer Lotportion 3 auf das Substrat 1.
[0013] Dieser Schritt erfolgt auf bekannte Weise. Der Zustand nach diesem Schritt ist in den Fig. 1A(seitliche Ansicht) und 1B (Ansicht von oben) dargestellt. Die deponierte Lotportion 3 hat typischerweise eine halbkugelförmige Form, sie belegt auf dem Substrat 1 eine etwa kreisförmige Fläche, die einen mittleren Durchmesser D aufweist. C) Absenken eines Stempels 4 derart, dass die Stempelfläche 6 des Stempels 4 die Lotportion 3 berührt.
[0014] Der Zustand vor diesem Schritt ist in der Fig. 2, der Zustand nach diesem Schritt ist in der Fig. 3 dargestellt. Die Stempelfläche 6 des Stempels 4 ist rechteckförmig und der Form und Grösse des Halbleiterchips angepasst. Zumindest eine Seitenkante 5 der Stempelfläche 6, in der Regel beide Seitenkanten, ist etwa gleich gross oder grösser als der mittlere Durchmesser D der Lotportion 3. Der Stempel 4 wird auf eine Höhe H1 über dem Substrat 1 abgesenkt, die geringer ist als die maximale Höhe Hm der Lotportion 3. Die Höhe H1 ist so bemessen, dass sich das Lot gleichmässig über die ganze Stempelfläche 6 verteilt.
[0015] Die Stempelfläche 6 des Stempels 4 ist entweder eine ebene Fläche oder eine Fläche mit einem umlaufenden, hervorstehenden Rand, die so eine nach unten offene Kavität bildet. Der Stempel 4 ist lösbar an einem Kopf 7 befestigt, wobei der Kopf 7 einerseits heb- und senkbar und andererseits eingerichtet ist, den Stempel 4 mit Ultraschallwellen zu beaufschlagen, die in der Regel senkrecht zur Oberfläche 2 des Substrats 1 gerichtet sind. D) Beaufschlagen des Stempels 4 mit Ultraschall.
[0016] Die Fig. 4 illustriert diesen Verfahrensschritt. Die Richtung der durch den Ultraschall bewirkten Schwingungen im Stempel 4 ist durch einen Pfeil 8 dargestellt. Der Ultraschall wird vom Stempel 4 auf das Lot und vom Lot auf die vom Lot bedeckte Fläche des Substrats 1 übertragen und bewirkt durch Kavitation eine Zerstörung und Entfernung von allfälligen Oxidschichten, die sich auf der Substratoberfläche 2 gebildet hatten, und verbessert dadurch lokal die Benetzbarkeit der Fläche, die das Lot belegen soll. E) Anheben des Stempels 4, bis der Stempel 4 von der Lotportion 3 getrennt ist. Der Zustand nach diesem Schritt ist in den Fig. 5A(seitliche Ansicht) und 5B (Ansicht von oben) dargestellt.
[0017] Die Schritte C) und D) können vertauscht werden. Die Beaufschlagung des Stempels 4 mit Ultraschall kann vor oder nach dem Schritt E) beendet werden.
[0018] Bei relativ kleinen rechteckförmigen Halbleiterchips, deren Länge grösser ist als deren Breite, kann es von Vorteil sein, im Schritt B) nicht nur eine, sondern mindestens eine, d.h. zwei oder mehr Lotportionen auf das Substrat aufzubringen, die dann gemäss den Schritten C) bis E) gleichzeitig mit dem der Form und Grösse der Halbleiterchips angepassten Stempel 4 bearbeitet werden.
[0019] Die Fig. 6 bis, 10 illustrieren ein zweites erfindungsgemässes Verfahren zum Auftragen von Lot auf ein Substrat 1 am Beispiel, dass anschliessend ein Halbleiterchip mittlerer bis grosser Grösse auf dem Lot platziert wird. Das Verfahren umfasst die Schritte: A) Erhitzen des Substrats 1 auf eine Temperatur, die oberhalb der Schmelztemperatur des Lots liegt. B) Aufbringen von mindestens einer Lotportion 3 auf das Substrat 1.
[0020] Dieser Schritt erfolgt auf bekannte Weise. Der Zustand nach diesem Schritt ist in den Fig. 6A(seitliche Ansicht) und 6B (Ansicht von oben) dargestellt. Der Zustand nach diesem Schritt ist der gleiche wie in den Fig. 1A und 1B dargestellt, jedoch ist die Lotportion grösser. C) Absenken und Eintauchen eines Stifts 9 in das Lot, wobei der Durchmesser des Stifts 9 geringer ist als der mittlere Durchmesser D der Lotportion 3. Der Stift 9 wird entweder - soweit abgesenkt, dass sich die Spitze des Stifts 9 in einer endlichen Höhe H2> 0 über der Oberfläche 2 des Substrats 1 befindet (Der Zustand nach diesem Schritt ist in der Fig. 7 dargestellt.), oder - abgesenkt, bis die Spitze des Stifts 9 das Substrat 1 berührt. In diesem Fall wird der Stift 9 bevorzugt mit einer Kraft beaufschlagt, so dass er gegen das Substrat 1 drückt. Der Zustand nach diesem Schritt ist in der Fig. 8 dargestellt.
[0021] Der Stift 9 ist an einem Kopf 7 befestigt, wobei der Kopf 7 einerseits heb- und senkbar und parallel zur Oberfläche 2 des Substrats 1 bewegbar und andererseits eingerichtet ist, den Stift 9 mit Ultraschall zu beaufschlagen und zwar derart, dass im Stift 9 Ultraschallwellen erzeugt werden, die in der Regel senkrecht zur Oberfläche 2 des Substrats 1 gerichtet sind. D) Beaufschlagen des Stifts 9 mit Ultraschall. E) Bewegen des Stifts 9 entlang einer parallel zur Oberfläche 2 des Substrats 1 verlaufenden, vorbestimmten Bahn.
[0022] Die Fig. 9 illustriert diesen Verfahrensschritt für den Fall, dass der Stift 9 nur bis auf die Höhe H2 abgesenkt wurde. Die Richtung der durch die Ultraschallwellen bewirkten Schwingungen im Stift 9 ist durch einen Pfeil 8 dargestellt. Der Ultraschall wird vom Stift 9 auf das Lot und vom Lot auf das Substrat 1 übertragen und bewirkt durch Kavitation eine Zerstörung und Entfernung von allfälligen Oxidschichten, die sich auf der Substratoberfläche 2 gebildet hatten, und verbessert dadurch die Benetzbarkeit der Fläche, die das Lot belegen soll. Im Fall, dass der Stift 9 bis auf die Oberfläche 2 des Substrats 1 abgesenkt und mit einer Kraft beaufschlagt wurde, die den Stift 9 gegen das Substrat 1 drückt, wird der Ultraschall vom Stift 9 direkt auf das Substrat 1 übertragen. Während der Stift 9 entlang der vorbestimmten Bahn bewegt wird, wird einerseits die Oberfläche 2 des Substrats 1 wie erwähnt lokal gereinigt und dadurch die Benetzbarkeit der Oberfläche 2 auf der Fläche verbessert, die das Lot belegen soll, und andererseits das Lot auf diese Fläche verteilt. F) Anheben des Stempels 4, bis der Stift 9 von der Lotportion 3 getrennt ist. Der Zustand nach diesem Schritt ist in den Fig. 10A (seitliche Ansicht) und 10B (Ansicht von oben) dargestellt. Die Lotportion 3 ist nun gleichmässig über die gewünschte Fläche verteilt.
[0023] Die Schritte C) und D) können vertauscht werden. Die Beaufschlagung des Stifts 9 mit Ultraschall kann vor oder nach dem Schritt F) beendet werden.
[0024] Das zweite erfindungsgemässe Verfahren kann auch bei der Montage von relativ kleinen Halbleiterchips verwendet werden, wobei dann der Schritt E) wegfallen kann.
[0025] Ein drittes erfindungsgemässes Verfahren zum Auftragen von Lot auf ein Substrat 1, das sich für die Montage von Halbleiterchips mittlerer bis grosser Grösse eignet, umfasst die Schritte: A) Erhitzen des Substrats 1 auf eine Temperatur, die oberhalb der Schmelztemperatur des Lots liegt. B) Positionieren einer zur Abgabe von Lot eingerichteten und mit Ultraschall beaufschlagbaren Düse 10 über einer Oberfläche 2 des Substrats 1. C) Beaufschlagen der Düse 10 mit Ultraschall und Bewegen der Düse 10 entlang einer parallel zur Oberfläche 2 des Substrats 1 verlaufenden, vorbestimmten Bahn.
[0026] Die Fig. 11 zeigt einen Kopf 7, in dem die Düse 10 gelagert ist. Der Kopf 7 ist einerseits heb- und senkbar und parallel zur Oberfläche 2 des Substrats 1 bewegbar und andererseits eingerichtet, die Düse 10 mit Ultraschall zu beaufschlagen und zwar derart, dass in der Düse 10 Ultraschallwellen erzeugt werden, die in der Regel senkrecht zur Oberfläche 2 des Substrats 1 gerichtet sind. Die Düse 10 weist eine in ihrer Längsrichtung verlaufende Bohrung 11 auf, die an der Spitze der Düse 10 in eine Austrittsöffnung 12 mündet, durch die das Lot abgegeben wird. Das Lot wird der Düse 10 vorzugsweise in der Form eines Drahts 13 zugeführt. Das aus der Austrittsöffnung 12 der Düse 10 herausragende Ende des Lotdrahts wird flüssig, sobald es mit dem erhitzten Substrat 1 in Kontakt kommt. Die Düse 10 kann beim Schritt B) soweit abgesenkt werden, dass ihre Spitze entweder das Substrat 1 berührt oder dass wie dargestellt ein vorbestimmter Mindestabstand zwischen der Spitze der Düse 10 und dem Substrat 1 verbleibt.
[0027] Die bei den beschriebenen Verfahren im Stempel 4 bzw. im Stift 9 erzeugten Ultraschallwellen sind in Bezug auf die senkrecht zur Oberfläche 2 des Substrats 1 verlaufende Längsachse des Stempels 4 bzw. Stifts 9 bzw. Düse 10 longitudinale Ultraschallwellen. Die Frequenz der Ultraschallwellen liegt vorzugsweise im Bereich von 40 kHz bis 200 kHz, typischerweise bei etwa 60 kHz. Die Bearbeitung des Substrats 1 mit Ultraschall verbessert die Benetzbarkeit lokal auf der Fläche, auf der das Lot gewünscht wird, und reduziert dadurch das unerwünschte Auslaufen des Lots, das im Fachjargon als «solder bleed out» bekannt ist.
[0028] Die Stempelfläche 6 des Stempels 4 ist im Wesentlichen parallel zur Oberfläche 2 des Substrats 1 ausgerichtet. Der Stift 9 bzw. die Düse 10 sind vorzugsweise senkrecht zur Oberfläche 2 des Substrats 1 ausgerichtet, sie können aber auch schräg, d.h. unter einem vorbestimmten Winkel, zur Oberfläche 2 des Substrats 1 ausgerichtet sein. Die Ultraschallwellen sind somit hauptsächlich senkrecht oder zumindest schräg zur Oberfläche 2 des Substrats 1 gerichtet.
[0029] Es ist möglich, die Stärke und die Frequenz der Ultraschallwellen gemäss einem vorbestimmten Profil zu variieren, insbesondere können einzelne oder mehrere Ultraschallpulse (engl. Ultraschallbursts) eingesetzt werden.
[0030] Der Kopf 7 kann kardanisch und/oder federnd gelagert sein, damit allfällige Unebenheiten oder Schräglagen des Substrats 1 aufgefangen werden können.
[0031] Nachdem die Lotportion 3 auf das Substrat 1 aufgebracht wurde, wird das Substrat 1 zur Bondstation transportiert, wo ein Halbleiterchip auf der Lotportion 3 platziert wird.

Claims (6)

1. Verfahren zum Auftragen von Lot auf ein Substrat, umfassend die Schritte: Erhitzen eines Substrats (1) auf eine Temperatur, die oberhalb einer Schmelztemperatur des Lots liegt, Aufbringen von mindestens einer Lotportion (3) auf einer Oberfläche (2) des Substrats (1), Absenken eines Stempels (4) derart, dass eine Stempelfläche (6) des Stempels (4) die Lotportion (3) berührt, wobei zumindest eine Seitenkante (5) einer Stempelfläche (6) des Stempels (4) gleich gross oder grösser als ein mittlerer Durchmesser der Lotportion (3) ist, Beaufschlagen des Stempels (4) mit Ultraschall derart, dass im Stempel (4) Ultraschallwellen erzeugt werden, die senkrecht oder schräg zur genannten Oberfläche (2) des Substrats (1) gerichtet sind, und Anheben des Stempels (4), bis der Stempel (4) von der Lotportion (3) getrennt ist.
2. Verfahren zum Auftragen von Lot auf ein Substrat, umfassend die Schritte: Erhitzen eines Substrats (1) auf eine Temperatur, die oberhalb einer Schmelztemperatur des Lots liegt, Aufbringen von mindestens einer Lotportion (3) auf eine Oberfläche (2) des Substrats (1), Absenken und Eintauchen eines Stifts (9) in die Lotportion (3), wobei ein Durchmesser des Stifts (9) geringer ist als ein mittlerer Durchmesser der Lotportion, Beaufschlagen des Stifts (9) mit Ultraschall derart, dass im Stift (9) Ultraschallwellen erzeugt werden, die senkrecht oder schräg zur genannten Oberfläche (2) des Substrats (1) gerichtet sind, und Anheben des Stifts (9), bis der Stift (9) von der Lotportion (3) getrennt ist.
3. Verfahren nach Anspruch 2, umfassend den zusätzlichen Schritt: Bewegen des Stifts (9) entlang einer vorbestimmten Bahn, die parallel zur genannten Oberfläche (2) des Substrats (1) verläuft.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass der Stift (9) abgesenkt wird, bis der Stift (9) das Substrat (1) berührt, und dass der Stift (9) mit einer vorbestimmten Kraft beaufschlagt wird, so dass der Stift (9) gegen das Substrat (1) drückt.
5. Verfahren zum Auftragen von Lot auf ein Substrat, umfassend die Schritte: Erhitzen eines Substrats (1) auf eine Temperatur, die oberhalb der Schmelztemperatur des Lots liegt, Positionieren einer zur Abgabe von Lot eingerichteten, mit Ultraschall beaufschlagbaren Düse (10) über einer Oberfläche (2) des Substrats (1), Beaufschlagen der Düse (10) mit Ultraschall und Bewegen der Düse (10) entlang einer vorbestimmten Bahn, die parallel zur genannten Oberfläche (2) des Substrats (1) verläuft, wobei während der Bewegung der Düse (10) durch eine in eine Austrittsöffnung (12) mündende Bohrung (11) der Düse (10) zugeführtes Lot in Kontakt mit dem erhitzten Substrat (1) flüssig wird, wobei die in der Düse (10) erzeugten Ultraschall wellen senkrecht oder schräg zur genannten Oberfläche (2) des Substrats (1) gerichtet sind.
6. Verfahren zur Montage eines Halbleiterchips auf einem Substrat, gekennzeichnet durch die Schritte: Auftragen einer Lotportion (3) auf das Substrat (1) nach einem Verfahren gemäss einem der Ansprüche 1 bis 5, und Platzieren eines Halbleiterchips auf der Lotportion (3).
CH00873/11A 2011-05-23 2011-05-23 Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips. CH704991A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CH00873/11A CH704991A1 (de) 2011-05-23 2011-05-23 Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips.
CH00479/12A CH705035B1 (de) 2011-05-23 2012-04-05 Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage eines Halbleiterchips.
MYPI2012001855A MY171634A (en) 2011-05-23 2012-04-26 Method for dispensing solder on a substrate and method for mounting semiconductor chips
CN201210152244.2A CN102800603B (zh) 2011-05-23 2012-05-16 在基板上分配焊料的方法和安装半导体芯片的方法
US13/474,683 US8573467B2 (en) 2011-05-23 2012-05-17 Method for dispensing solder on a substrate and method for mounting semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH00873/11A CH704991A1 (de) 2011-05-23 2011-05-23 Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips.

Publications (1)

Publication Number Publication Date
CH704991A1 true CH704991A1 (de) 2012-11-30

Family

ID=47221852

Family Applications (1)

Application Number Title Priority Date Filing Date
CH00873/11A CH704991A1 (de) 2011-05-23 2011-05-23 Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips.

Country Status (1)

Country Link
CH (1) CH704991A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136562A (en) * 1979-04-09 1980-10-24 Hitachi Ltd Ultrasonic pre-soldering method and apparatus thereof
EP0752294A2 (de) * 1995-07-01 1997-01-08 Esec Sa Verfahren und Einrichtung zum Austragen von flüssigem Lot
US6056184A (en) * 1997-01-08 2000-05-02 Esec Sa Apparatus for shaping liquid portions of solder in soft soldering semiconductor chips
WO2000062969A2 (en) * 1999-04-16 2000-10-26 Edison Welding Institute Soldering alloy
JP2004214354A (ja) * 2002-12-27 2004-07-29 Nec Machinery Corp ろう材供給ノズル
JP2004322109A (ja) * 2003-04-22 2004-11-18 Canon Inc ロウ材塗布方法
WO2005069370A1 (en) * 2004-01-16 2005-07-28 Infineon Technologies Ag Method and apparatus for providing a solder area on a leadframe

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136562A (en) * 1979-04-09 1980-10-24 Hitachi Ltd Ultrasonic pre-soldering method and apparatus thereof
EP0752294A2 (de) * 1995-07-01 1997-01-08 Esec Sa Verfahren und Einrichtung zum Austragen von flüssigem Lot
US6056184A (en) * 1997-01-08 2000-05-02 Esec Sa Apparatus for shaping liquid portions of solder in soft soldering semiconductor chips
WO2000062969A2 (en) * 1999-04-16 2000-10-26 Edison Welding Institute Soldering alloy
JP2004214354A (ja) * 2002-12-27 2004-07-29 Nec Machinery Corp ろう材供給ノズル
JP2004322109A (ja) * 2003-04-22 2004-11-18 Canon Inc ロウ材塗布方法
WO2005069370A1 (en) * 2004-01-16 2005-07-28 Infineon Technologies Ag Method and apparatus for providing a solder area on a leadframe

Similar Documents

Publication Publication Date Title
DE4010370C2 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2029915A1 (de) Verbindung fur ein Halbleiterplatt chen
DE2529554A1 (de) Verfahren und vorrichtung zum abloeten von halbleiterbausteinen in flip- chip-technik
DE1790300A1 (de) Verfahren zum verbinden von werkstuecken mit einer unterlage
DE102014222819A1 (de) Leistungshalbleiterkontaktstruktur mit Bondbuffer sowie Verfahren zu dessen Herstellung
CH705035B1 (de) Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage eines Halbleiterchips.
DE69933639T2 (de) Chipverbindungsdüse
DE112014006568T5 (de) Systeme und verfahren zum verstärkten kleben
DE4446289C2 (de) Verfahren zur Mikroverbindung von Kontaktelementen
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE102013105931A1 (de) Verfahren und Vorrichtung zum Auftragen von flussmittelfreiem Lot auf ein Substrat
EP1204137A2 (de) Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
DE102008020383A1 (de) Verfahren zum Anbringen von Solarzellen an einer Leitfolie mittels Wellenlöten
DE602005003318T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE112014006563T5 (de) Systeme und verfahren zum verstärkten kleben
DE102013103329A1 (de) Auftragwerkzeug
CH704991A1 (de) Verfahren zum Auftragen von Lot auf ein Substrat und Verfahren für die Montage von Halbleiterchips.
DE102014108842A1 (de) Vorrichtung zum Auftragen und Verteilen von flussmittelfreiem Lot auf ein Substrat
DE602005003203T2 (de) Verfahren zum ankleben einer schaltungskomponente an eine leiterplatte
WO2001003183A2 (de) Verfahren zum aufbringen von verbindungsmaterialien für eine verbindung zwischen einem mikrochip und einem substrat sowie verwendung eines nach dem tintendruckprinzip arbeitenden druckkopfes
DE10252577A1 (de) Verfahren zum Erzeugen einer Lotverbindung durch kapillaren Lotfluß
DE102015101420B3 (de) Verfahren zum kontaminationsarmen Erzeugen einer Schicht mit einem Verbindungsmittel auf einem Fügepartner, Verfahren zum kontaminationsarmen Herstellen einer stoffschlüssigen Verbindung zwischen einem Fügepartner und einer Metallschicht, sowie Anlage zur Durchführung dieser Verfahren
DE102006053697A1 (de) Leiterplatte mit additiven und integrierten und mittels Ultraschall kontaktierten Kupferelementen und Herstellverfahren und Anwendung
DE19535282A1 (de) Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung
DE102019108977B4 (de) Verfahren zur Verbindung zweier leistungselektronischer Verbindungspartner

Legal Events

Date Code Title Description
AZW Rejection (application)