CH678378A5 - - Google Patents

Download PDF

Info

Publication number
CH678378A5
CH678378A5 CH443/89A CH44389A CH678378A5 CH 678378 A5 CH678378 A5 CH 678378A5 CH 443/89 A CH443/89 A CH 443/89A CH 44389 A CH44389 A CH 44389A CH 678378 A5 CH678378 A5 CH 678378A5
Authority
CH
Switzerland
Prior art keywords
mask
substrate
opening
metallic
layer
Prior art date
Application number
CH443/89A
Other languages
English (en)
Inventor
John Galvagni
Robert Miller
Original Assignee
Avx Corp
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avx Corp, Ibm filed Critical Avx Corp
Publication of CH678378A5 publication Critical patent/CH678378A5/fr

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ceramic Capacitors (AREA)

Description

1
CH678378 A5
2
Description
L'invention concerne un procédé pour former sur un substrat des zones métalliques superposées de dimensions transversales différentes à travers un seul masque.
L'invention concerne également un procédé pour former des chemins conducteurs métalliques superposés ou encapsulés sur un substrat diélectrique ou un substrat similaire, à travers un seul masque.
Dans la fabrication de composants électroniques tels que les résistances, les condensateurs, etc, il est souvent nécessaire de réaliser une connexion électrique vers ou entre une ou plusieurs bornes exposées sur la surface d'un composant, lesquelles bornes sont en connexion électrique avec des éléments fonctionnels noyés à l'intérieur du corps du dispositif. A titre d'exemple non limitatif, un condensateur peut être constitué d'un monolithe en céramique ayant un certain nombre d'électrodes noyées. Les électrodes peuvent comprendre des fiches espacées s'étendant vers la surface du monolithe. Dans le cas d'une structure telle que celle décrite, le condensateur du dispositif peut être ajusté en connectant électriquement toutes ou certaines des fiches exposées pour avoir la valeur souhaitée.
Il est souvent nécessaire dans un composant électrique donné, de former un ensemble de chemins conducteurs sur une surface donnée du composant, par exemple pour former des chemins conducteurs connectant respectivement les électrodes de polarité opposées d'un condensateur ou pour former des condensateurs séparés à l'intérieur d'un seul monolithe.
La formation de chemins conducteurs sur la surface de composants électroniques est rendue compliquée par le fait que souvent, le chemin conducteur doit être constitué d'une série de couches superposées. Par exemple, à cause de facteurs tels que la migration et les interactions chimiques, il est nécessaire d'abord d'appliquer une couche métallique qui soit compatible avec le matériau des fiches exposées. Un tel matériau peut ne pas constituer un conducteur idéal ou il peut être coûteux et de ce fait, il faut l'utiliser en petites quantités. Pour rendre le chemin suffisamment conducteur, il peut donc s'avérer nécessaire d'appliquer un second métal hautement conducteur qui ne réagisse pas d'une manière indésirable avec fa première couche appliquée, mais qui ne peut pas être mis en contact direct avec les fiches. Ensuite, pour protéger la couche intermédiaire hautement conductrice contre des effets tels que ceux de l'oxydation, il peut s'avérer utile de revêtir la couche intermédiaire avec une couche additionnelle compatible avec les autres couches et résistante à l'oxydation.
La formation de chemins conducteurs métalliques par des procédés de formation de dépôts tels que l'électrodéposition, la pulvérisation, et la métallisa-tion sous vide sont bien connus. Jusqu'à présent, la formation de chemins conducteurs présentant des couches superposées a impliqué l'utilisation de masques multiples qui doivent être appliqués successivement en fonction de la largeur du chemin conducteur souhaité. Lorsque, par exemple, on souhaite appliquer un conducteur comprenant une couche d'aluminium encapsulée entre des couches de passi-vation en tungstène supérieure et inférieure, la procédure adoptée jusqu'à présent consistait d'abord à masquer le composant électronique avec un premier masque large, à appliquer une couche de tungstène, à enlever le premier masque et à positionner un masque plus étroit pour qu'il coïncide avec la couche de tungstène déposée, à appliquer une bande d'aluminium plus étroite à l'intérieur de l'ouverture du masque appliqué en second, à enlever le second masque, à recouvrir le dispositif avec un troisième masque d'une largeur plus grande que le masque utilisé pour appliquer l'aluminium et à déposer la couche couvrante de tungstène à travers le troisième masque plus large.
Il est clair pour l'homme de l'art, que les étapes impliquant l'application de masques successifs entraînent des problèmes importants de précision dans la position du masque, si on considère en particulier que le composant électronique peut, dans sa partie la plus large, n'atteindre qu'une fraction de pouce.
Parmi les brevets concernant la formation de dépôts métalliques de différent types, mais qui ne fournissent pas une solution au problème exposé ci-dessus, on peut citer:
A) Le brevet U.S. 4 536 942. Ce brevet concerne la formation d'une électrode en forme de T par des étapes successives d'application du dépôt métallique à l'angle et à la perpendiculaire.
B) Le brevet No 4 580 331 enseigne l'évaporation à l'angle de photo-résist appliqué pour obtenir l'effet de motif souhaité.
C) Le brevet 4 024 041 décrit l'utilisation d'un masque ayant une membrane élastique stable à la chaleur sur sa surface inférieure pour empêcher l'étalement du métal déposé à travers une ouverture du masque.
D) Le brevet 4 171 234 décrit une méthode pour former un cristal ayant un facteur de croissance cristalline épitaxiale souhaité, par l'utilisation de faisceaux moléculaires orientés à l'angle par rapport au crystal visé.
E) Le brevet 4 330 932 décrit un procédé pour former un dispositif semi-conducteur qui comprend de déposer un mince film sur un substrat à travers un premier masque, à implanter un dopant dans le film déposé, ensuite à positionner un second masque sur le film et à déposer un contact électrique à travers le second masque.
F) Le brevet 4 410 401 décrit une étape de formation de dépôt d'un matériau, où le dispositif pour former le dépôt comporte un obturateur présentant une partie cachant l'objet, le dispositif étant conçu pour enlever les contaminants en collectant ceux-ci dans un piège formé sur la partie cachant l'objet de l'obturateur.
G) Le brevet 4 060 427 décrit une méthode pour former un circuit intégré par la combinaison d'étapes d'implantation d'ions et de diffusion. Ce procédé comprend de placer une première et un seconde couche formant des masques sur le substrat, à découper une ouverture étroite dans la surface
5
10
15
20
25
30
35
40
45
50
55
60
65
3
CH 678 378 A5
4
formant le masque supérieur, à former une ouverture plus grande dans la surface formant le masque inférieur pour constituer un creux, à former une première zone d'implantation d'ions à travers le masque et ensuite à former par diffusion une couche plus large s'étendant jusqu'aux limites de la partie en creux.
La présente invention peut être résumée en disant qu'elle fournit une procédé pour déposer des chemins métalliques conducteurs s'encapsulant mutuellement. Le procédé de l'invention fournit un masque, caractérisé en ce que le substrat adjacent à la surface du masque est plus large que d'autres parties du masque espacées du substrat. Un premier chemin est déposé dans une étape de métallisa-tion sous vide, lequel chemin a une largeur correspondant à la dimension la plus étroite du masque. Ensuite, une autre couche métallique est déposée dans une étape de pulvérisation. L'étape de pulvérisation provoque la formation d'une couche métallique-correspondant en largeur à la dimension la plus grande du masque, puisque le matériau appliqué par pulvérisation a tendance à s'étaler. De cette manière, les couches métalliques de différentes largeurs peuvent être déposées à travers un masque unique, qui n'a pas besoin d'être déplacé, tant que la formation du dépôt n'est pas terminée.
Par conséquent, un but de l'invention est de fournir une méthode pour former des chemins conducteurs de différentes largeurs à travers un seul masque, qui n'ait pas besoin d'être remplacé pendant les étapes de formation du dépôt mises en œuvre pour former le chemin.
La fig. 1 est un vue en plan représentant schéma-tiquement un dispositif électronique du type avec lequel le procédé de la présente invention peut être mise en oeuvre d'une manière utile.
Les figs. 2 à 5 sont des représentations schématiques décrivant les étapes successives de la mise en œuvre du procédé sur un substrat avec un masque, conformément à l'invention .
Lorsqu'on se reporte aux dessins, on voit sur la fig. 1 un dispositif électronique typique, en l'occurrence un condensateur 10. Le condensateur, qui peut être du type céramique à couches multiples, comporte un ensemble d'électrodes de polarités opposées. Pour utiliser le condensateur dans un circuit électrique, il est nécessaire de former des connexions électriques sur les condensateurs reliant les différentes électrodes noyées de même polarité, les bornes étant susceptibles d'être soudées ou connectées par d'autres moyens au circuit.
Dans la forme d'exécution de la fig. 1, les électrodes du condensateur comportent des fiches verticales 11 apparaissant sur la surface supérieure 12 du condensateur. Ainsi, pour rendre le condensateur utile en tant que dispositif électronique conducteur d'électricité, il faut déposer des matériaux conducteurs sur les fiches.
A titre purement iilustratif et de manière non limitative, il est souvent nécessaire ou souhaitable que les matériaux conducteurs soient constitués de couches multiples et, en particulier, de couches encapsulées â l'intérieur d'autres couches. Par exemple, certains matériaux métalliques qui possèdent d'excellentes propriétés conductrices, n'adhèrent pas d'une manière suffisante à la surface céramique et, par conséquent, l'emploi de tels métaux dans la couche initiale venant en contact avec la fiche est contre-indiqué. D'autres métaux peuvent adhérer d'une manière satisfaisante à la céramique, mais présentent une résistance beaucoup trop élevée. Parmi les autres facteurs additionnels à prendre en considération dans le choix de (a composition du chemin conducteur, on peut citer la tendance de certains métaux à réagir avec le métal dont les fiches sont faites, pouvant aboutir avec le temps, à une détérioration de la connexion entre le conducteur et la fiche. Un autre facteur à prendre encore en considération est le fait que certains métaux hautement conducteurs, lorsqu'ils sont exposés aux conditions ambiantes, peuvent s'oxyder, ce qui les empêche d'assurer une connexion électrique externe efficace avec les métaux. Compte tenu de ce qui précède, on comprendra que pour une variété de raisons, il est hautement souhaitable de pouvoir appliquer avec précision des chemins conducteurs superposés de largeurs variables, sans qu'il soit nécessaire d'appliquer des masques successifs.
Si on se reporte maintenant aux figs. 2 à 5, la fig. 2 est une vue partielle en coupe du condensateur de la fig 1. A titre d'illustration, une fiche 11a une surface supérieure exposée 13 sur la face supérieure 12 du condensateur. Pour réaliser les chemins conducteurs connectant la série de fiches 11, on fournit, conformément à l'invention, un élément de masque 14 forme de préférence en métal. L'élément de masque 14 est posé sur le condensateur 10 d'une manière appropriée par rapport aux surfaces supérieures 13 des fiches à connecter par un chemin conducteur ou un bus.
Un trait caractéristique du masque 14 réside dans la configuration de l'ouverture 15, à travers laquelle le métal pour former les chemins conducteurs est déposé. Plus particulièrement, le masque comporte une zone d'entrée large 16, un une zone retré-cie délimitée par des bords opposés en lame de couteau 17,17 et une base à surface large 18 sur la surface adjacente du condensateur.
Comme cela a été indiqué précédemment, le procédé de la présente invention est basée sur l'utilisation de procédés différant intrinsèquement entre eux et aboutissant à des motifs différents. Plus particulièrement, le procédé est basé sur le fait que le dépôt formé par pulvérisation d'une manière connue, en l'occurrence sous une pression d'environ I O-2 à 10-3 TORR, est obtenu avec des atomes dont les trajectoires sont dispersées. Par contre, le procédé de dépôt sous vide, qui est typiquement exécuté sous une pression résiduelle moindre (de l'ordre de 10-4 TORR ou moins) est accompagné d'un mouvement des particules atomiques suivant un faisceau pratiquement exempt de dispersion.
Si on se reporte maintenant à la fig. 3, le condensateur masqué est soumis à une étape initiale de pulvérisation qui aboutit au dépôt d'ions métalliques,
5
10
15
20
25
30
35
40
45
50
55
60
65
5
CH 678 378 A5
6
par exemple d'atomes de tungstène, suivant une variété de chemins inclinés représentés par les flèches 19. L'étape de formation de dépôt suivante illustrée sur la fig. 3 aboutit à la formation sur la surface 12 au-dessus des fiches 11 d'une couche métallique 20 qui remplit sensiblement la totalité de la surface de la base large 18. La configuration du masque, qui est plus large au niveau de ses surfaces supérieure et inférieure, mais étroite dans la zone intermédiaire entre les bords des couteaux 17, permet la formation d'une bande métallique relativement large 20 qui coïncide approximativement en largeur avec la largeur de la partie de base 18.
Une fois la couche métallique 20 déposée, le condensateur masqué est soumis à une étape de métalli-sation sous vide, où les particules métalliques, par exemple d'aluminium, sont déposées dans la direction des flèches 21. Compte tenu de la nature sensiblement linéaire et sans dispersion des trajectoires, qui est caractéristique de la métallisation sous vide, seules les particules correspondant exactement â l'ouverture entre les bords en lame de couteau 17, 17 traverseront le masque, ces particules formant une bande métallique plus étroite 22, déposée par-dessus la première couche métallique 20. On voit sur la fig. 4, que la couche 22 ne couvre qu'une portion centrale de la couche 20 déposée en premier.
Sur la fig. 5, le masque et le substrat sont à nouveau soumis à une étape de pulvérisation, où les particules atomiques sont déposées dans la direction des flèches 24. Etant donné la dispersion des trajectoires, le matériau particulaire est déposé sur une surface plus large que l'ouverture délimitée par les bords en lame de couteau 17,17, ce qui aboutit à une couche couvrante 23, par exemple en tungstène, venant par-dessus la couche 22, ainsi que par-dessus les portions de la couche 20 non couverte par la couche 22. On voit donc, que l'on a formé une couche encapsulée 22, disposée entre les couche supérieure et inférieure respectives 23 et 20 déposées par pulvérisation.
Bien que la procédure selon l'invention puisse être mise en œuvre efficacement avec des masques de taille très différente, on pense que certaines valeurs, données à titre d'illustration, constituent la meilleure forme de la mise en œuvre de l'invention connue actuellement. Des résultats satisfaisants ont été obtenus en utilisant un masque d'une épaisseur comprise entre 0,07620 mm et 0,20320 mm. La largeur du motif peut être comprise entre environ 0,75 et environ 1,5 fois l'épaisseur du masque. On a trouvé que l'utilisation d'un masque trop épais ne convenait pas, car la différence entre les deux procédés de métallisation diminue dans ces circonstances. Dans une mise en œuvre efficace typique, on a utilisé un masque de 0,10160 mm d'épaisseur, l'ouverture du motif au point le plus étroit entre les bords en lame de couteau 17 étant également de 0,10160 mm, tandis qu'au point le plus large (en haut et en bas), cette ouverture atteignait environ 0,12700 mm. L'utilisation d'un masque comme décrit, a permis d'obtenir par pulvérisation des bandes de tungstène d'environ 0,12700 mm de largeur, l'aluminium déposé par méallisation sous vide constituant une bande de 0,10668 mm centrée sur la bande de tungstène inférieure.
On a également trouvé empiriquement, que les bords en lame de couteau 17 n'avaient pas besoin d'être disposés exactement au milieu de l'épaisseur du masque. D'une manière idéale, on a trouvé que les bords en lame de couteau étaient les plus efficaces, lorsqu'ils étaient agencés à une distance de la surface supérieure correspondant à entre 25% et 50% de l'épaisseur.
Alors que le présent procédé a été décrit en se reportant à la formation d'un revêtement pour couvrir et pour connecter électriquement des fiches exposées partant d'électrodes noyées dans un substrat céramique, il est entendu que cette utilisation du procédé ne doit en aucune manière être considérée d'une manière limitative. Le procédé peut être utilement mis en œuvre dans toute une variété de situations où l'on souhaite déposer des couches successives de métal de différentes largeurs et il évite alors l'utilisation de plusieurs masques. L'élimination de l'étape où l'on applique un autre masque est d'une importance particulière dans la fabrication de composants électroniques de petite taille.
Dans la présente méthode, il est possible de déposer aisément des métaux ayant des propriétés optimales pour des applications particulières. Par exemple, une première couche peut être choisie pour sa non-réactivité et son adhésion au substrat. Une seconde couche peut être choisie pour sa haute conductivité, sans se préocccuper de son aptitude à résister à l'oxydation, car la seconde couche peut facilement être recouverte d'une troisième couche, qui aura pour rôle d'isoler la seconde couche.
De nombreux appareils bien connus dans l'art peuvent être employés pour réaliser les etapes de métallisation sous vide et de pulvérisation. Comme cela sera évident à ceux versés dans l'art de la métallisation, l'appareil de dépôt particulier choisi dépendra dans une large mesure de la taille de l'objet à revêtir, du métal à déposer, de la vitesse de production recherchée, de la quantité de métal à déposer, ainsi que d'une variété de facteurs similaires. Egalement, de nombreuses modifications de détails dans la méthode viendront à l'esprit de ceux versés dans l'art après qu'ils aient pris connaissance de la présente invention. Ceci étant, l'invention sera réalisée dans le cadre des revendications en annexe, prises dans leur sens large.

Claims (1)

  1. Revendications
    1. Procédé pour former sur un substrat des zones métalliques superposées de dimensions transversales différentes qui comprennent les étapes consistant à réaliser un masque (14) dans lequel on a aménagé une ouverture traversante (15) ladite ouverture (15) étant caractérisée en ce que des parties de ladite ouverture à la surface inférieure dudit masque (14) sont plus larges (18) que d'autres parties (17) de ladite ouverture, à positionner ladite surface inférieure (18) dudit masque (14) contre un substrat (12) à déposer une première couche métallique (22) sur ledit substrat (12) dans
    5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    55
    60
    65
    7 CH678378 A5
    une étape de métallisation sous vide à travers ledit masque (14) pour former un motif métallique correspondant sensiblement aux dimensions en plan desdites autres parties (17) de ladite ouverture et a déposer une seconde couche métallique (23) sur ledit 5 substrat à travers ledit masque sans enlever ledit masque (14) dudit substrat (12) dans une étape de pulvérisation pour former un motif métallique correspondant sensiblement aux dimensions en plan de ladite partie de bas (18), en recouvrant ladite pre- 10 mière couche (22).
    2. Procédé selon la revendication 1, comportant une étape consistant à déposer par pulvérisation une couche métallique de base (20) sur ledit substrat (12) à travers ledit masque (14) pour constituer 15 un motif métallique sur ledit substrat correspondant sensiblement aux dimensions en plan de ladite partie de base (18) avant déposer lesdites première et seconde couches (22), (23) métalliques, grâce à quoi on forme une structure à trois couches où ladite 20 première couche métallique (22) est encapsulée entre ladite couche de base (20) et ladite deuxième couche métallique (23).
    3. Procédé selon la revendication 1, où les dimensions de ladite ouverture (15) dans ledit masque (14) 25 à ladite surface supérieure (16) sont supérieures aux dimensions desdites autres partie dudit masque.
    4. Procédé pour former des chemins conducteurs métalliques superposés ou encapsulés sur un substrat diélectrique ou un substrat similaire, qui 30 comprend les étapes consistant à fournir un élément de masque (14) ayant une surface supérieure,
    une surface inférieure et une ouverture traversante (15), ladite ouverture (15) comportant une partie de base large (18) sur ladite surface inférieure et 35 une partie formant un col resserré (17) à section transversale de dimensions moindres que celles de ladite partie de base (18) et située entre lesdites surfaces supérieure et inférieure, à positionner ledit masque (14) contre un substrat (12) avec ladite sur- 40 face inférieure en contact avec ledit substrat, à déposer ensuite un motif métallique (22) à travers ledit masque dans une étape dè dépôt ionique pour former un premier motif métallique ayant sensiblement la même forme que la section transversale en plan 45 de ladite partie (17) formant un col de ladite ouverture (15) et ensuite à déposer le métal par ladite ouverture dudit masque (14) par un procédé de pulvérisation pour former ainsi un second motif métallique recouvrant ledit premier motif métallique (22), 50 ledit second motif métallique (23) s'étendant transversalement au-delà dudit premier motif métallique (22) et correspondant sensiblement aux dimensions en plan de ladite partie de base (18) de ladite ouverture (15), grâce à quoi ledit premier motif (22) est en- 55 capsulé sous ledit second motif (23).
    5. Procédé selon la revendication 4, où ledit premier motif métallique (22) est appliqué sur un motif métallique antérieur (21) déposé sur ledit substrat
    (12) à travers ledit masque (14), et où ledit motif mé- 60 tallîque antérieur (21) a été appliqué par pulvérisation, grâce à quoi la largeur dudit motif métallique antérieur est approximativement égale à la largeur de ladite partie de base (18).
    5
CH443/89A 1988-06-22 1989-02-09 CH678378A5 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/209,588 US4830723A (en) 1988-06-22 1988-06-22 Method of encapsulating conductors

Publications (1)

Publication Number Publication Date
CH678378A5 true CH678378A5 (fr) 1991-08-30

Family

ID=22779385

Family Applications (1)

Application Number Title Priority Date Filing Date
CH443/89A CH678378A5 (fr) 1988-06-22 1989-02-09

Country Status (12)

Country Link
US (1) US4830723A (fr)
JP (1) JPH01321612A (fr)
KR (1) KR900000499A (fr)
BR (1) BR8901600A (fr)
CH (1) CH678378A5 (fr)
DE (1) DE3906018A1 (fr)
ES (1) ES2010414A6 (fr)
FR (1) FR2633453B1 (fr)
GB (1) GB2220108B (fr)
IT (1) IT1229172B (fr)
NL (1) NL8900367A (fr)
SE (1) SE467811B (fr)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU632307B2 (en) * 1989-02-23 1992-12-24 Chiyoda Technical & Industrial Co., Ltd. System for making composite blocks
US5223108A (en) * 1991-12-30 1993-06-29 Materials Research Corporation Extended lifetime collimator
IL102120A (en) * 1992-06-05 1994-08-26 Persys Technology Ltd Mask, assembly and method that enable quality control of equipment for the production of semiconductor slice chips
US5427983A (en) 1992-12-29 1995-06-27 International Business Machines Corporation Process for corrosion free multi-layer metal conductors
US5484640A (en) * 1994-02-16 1996-01-16 Eldim, Inc. Honeycomb structure having stiffening ribs and method and apparatus for making same
US6344234B1 (en) * 1995-06-07 2002-02-05 International Business Machines Corportion Method for forming reflowed solder ball with low melting point metal cap
US5863396A (en) * 1996-10-25 1999-01-26 Applied Materials, Inc. Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck
US6153491A (en) * 1997-05-29 2000-11-28 International Business Machines Corporation Overhanging separator for self-defining discontinuous film
US6000270A (en) * 1997-06-03 1999-12-14 Sjm Engineering, Inc. Collimator having tapered edges and method of making the same
US6266228B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
US6292350B1 (en) 1997-11-10 2001-09-18 Murata Manufacturing, Co., Ltd Multilayer capacitor
US6266229B1 (en) 1997-11-10 2001-07-24 Murata Manufacturing Co., Ltd Multilayer capacitor
US6549395B1 (en) 1997-11-14 2003-04-15 Murata Manufacturing Co., Ltd Multilayer capacitor
US6051273A (en) * 1997-11-18 2000-04-18 International Business Machines Corporation Method for forming features upon a substrate
US6096404A (en) * 1997-12-05 2000-08-01 Applied Materials, Inc. Full face mask for capacitance-voltage measurements
US6030513A (en) * 1997-12-05 2000-02-29 Applied Materials, Inc. Full face mask for capacitance-voltage measurements
JP3476127B2 (ja) 1999-05-10 2003-12-10 株式会社村田製作所 積層コンデンサ
JP3548821B2 (ja) 1999-05-10 2004-07-28 株式会社村田製作所 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路
US6327134B1 (en) 1999-10-18 2001-12-04 Murata Manufacturing Co., Ltd. Multi-layer capacitor, wiring board, and high-frequency circuit
JP3489729B2 (ja) 1999-11-19 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP3901122B2 (ja) * 2003-05-07 2007-04-04 ソニー株式会社 アルカリ電池の負極カップの製法
EP1653788A1 (fr) * 2004-10-28 2006-05-03 Delphi Technologies, Inc. Maske d'ombre pour engendrer un region electroconducteur sur une carte a circuits imprimes a trois dimensions
US8242878B2 (en) * 2008-09-05 2012-08-14 Vishay Dale Electronics, Inc. Resistor and method for making same
US9142533B2 (en) * 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024041A (en) * 1974-12-18 1977-05-17 Hitachi, Ltd. Method of forming deposition films for use in multi-layer metallization
US4561954A (en) * 1985-01-22 1985-12-31 Avx Corporation Method of applying terminations to ceramic bodies
US4740863A (en) * 1987-05-15 1988-04-26 Sfe Technologies Current-limiting thin film termination for capacitors
US4741077A (en) * 1987-05-15 1988-05-03 Sfe Technologies End terminations for capacitors

Also Published As

Publication number Publication date
FR2633453B1 (fr) 1992-11-06
GB8902168D0 (en) 1989-03-22
NL8900367A (nl) 1990-01-16
JPH01321612A (ja) 1989-12-27
BR8901600A (pt) 1990-04-10
SE467811B (sv) 1992-09-14
GB2220108A (en) 1989-12-28
IT1229172B (it) 1991-07-22
GB2220108B (en) 1992-12-09
SE8900611D0 (sv) 1989-02-22
IT8920087A0 (it) 1989-04-10
SE8900611L (sv) 1989-12-23
KR900000499A (ko) 1990-01-30
FR2633453A1 (fr) 1989-12-29
ES2010414A6 (es) 1989-11-01
US4830723A (en) 1989-05-16
DE3906018A1 (de) 1989-12-28

Similar Documents

Publication Publication Date Title
CH678378A5 (fr)
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
FR2548439A1 (fr) Condensateur a couches minces de cout reduit
FR2503457A1 (fr) Systeme de cellules solaires connectees en serie sur un substrat unique
FR2589275A1 (fr) Structures de condensateur en metal refractaire, plus particulierement pour dispositifs a circuits integres analogiques
LU84413A1 (fr) Transducteur de pression capacitif au silicium lie par voie electrostatique
FR2923081A1 (fr) Procede d'interconnexion verticale de modules electroniques 3d par des vias.
FR2867301A1 (fr) Condensateur pave pour montage en surface
FR2895531A1 (fr) Procede ameliore de realisation de cellules memoires de type pmc
FR2567709A1 (fr) Ensemble a paillette comprenant un substrat de cablage multi-couche
FR2960346B1 (fr) Procede de fabrication d'une batterie en couche mince et batterie ainsi realisee
EP0058102A1 (fr) Procédé de réalisation d'un hygromètre capacitif à diélectrique mince
CH636227A5 (fr) Procede de fabrication d'une cellule photovoltaique possedant un revetement anti-reflechissant.
FR2646018A1 (fr) Dispositif semiconducteur et son procede de fabrication
FR2867303A1 (fr) Condensateur en pastille isolee pour montage en surface
FR2645337A1 (fr) Procede de formation de terminaisons de condensateurs ceramiques a faible inductance par des techniques de pellicules minces, et condensateur obtenu
FR2488045A1 (fr) Procede pour l'obtention d'inclusions electriquement conductrices dans des films minces
FR2496982A1 (fr) Procede de fabrication de transistors a effet de champ, a grille auto-alignee, et transistors ainsi obtenus
EP2472624B1 (fr) Procédé de gravure d'un dispositif microélectronique à mémoire programmable
FR2513032A1 (fr) Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif
EP2681768A2 (fr) Procédé pour la mise en série électrique monolithique de cellules photovoltaïques d'un module solaire et module photovoltaïque obtenu par ce procédé
EP0059206B1 (fr) Circuit imprime et son procede de fabrication
EP0024970B1 (fr) Procédé de fabrication d'un dispositif photodétecteur à semiconducteur
FR2615032A1 (fr) Condensateur en ceramique monolithique ajustable, resistant aux arcs et son procede de fabrication
EP0004219B1 (fr) Circuit intégré comportant un système d'interconnexion à deux nappes de conducteurs; procédé de fabrication d'un tel circuit

Legal Events

Date Code Title Description
PL Patent ceased