CH662668A5 - Procede et appareil pour convertir des donnees digitales. - Google Patents
Procede et appareil pour convertir des donnees digitales. Download PDFInfo
- Publication number
- CH662668A5 CH662668A5 CH896/87A CH89687A CH662668A5 CH 662668 A5 CH662668 A5 CH 662668A5 CH 896/87 A CH896/87 A CH 896/87A CH 89687 A CH89687 A CH 89687A CH 662668 A5 CH662668 A5 CH 662668A5
- Authority
- CH
- Switzerland
- Prior art keywords
- signal
- converted
- bits
- word
- digital
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58157643A JPS6048645A (ja) | 1983-08-29 | 1983-08-29 | 情報変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CH662668A5 true CH662668A5 (fr) | 1987-10-15 |
Family
ID=15654204
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH896/87A CH662668A5 (fr) | 1983-08-29 | 1984-08-24 | Procede et appareil pour convertir des donnees digitales. |
CH4043/84A CH661624A5 (fr) | 1983-08-29 | 1984-08-24 | Procede et appareil pour convertir des donnees digitales. |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH4043/84A CH661624A5 (fr) | 1983-08-29 | 1984-08-24 | Procede et appareil pour convertir des donnees digitales. |
Country Status (17)
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4833471A (en) * | 1984-03-26 | 1989-05-23 | Canon Kabushiki Kaisha | Data processing apparatus |
US4786890A (en) * | 1987-07-28 | 1988-11-22 | International Business Machines Corporation | Method and apparatus for implementing a PRML code |
JPH01107373A (ja) * | 1987-10-21 | 1989-04-25 | Sony Corp | データ再生装置 |
US5012240A (en) * | 1988-12-28 | 1991-04-30 | Nippon Hoso Kyokai | Parallel to serial converter with complementary bit insertion for disparity reduction |
DE68920739T2 (de) * | 1989-08-16 | 1995-06-29 | Ibm | Daten-Kodierung für den Sofortstart von PRML-Empfängern. |
DE69024045T2 (de) * | 1990-08-16 | 1996-06-20 | Ibm | Kodierungsverfahren und Vorrichtung zur Pipeline- und Parallelverarbeitung. |
JP2691480B2 (ja) * | 1991-05-20 | 1997-12-17 | 富士通株式会社 | 2b4b符号則逆変換におけるディスパリティ検出回路 |
EP0557130B1 (en) * | 1992-02-19 | 2000-05-17 | Mitsubishi Denki Kabushiki Kaisha | Data conversion method and recording/reproducing apparatus using the same |
JP3224418B2 (ja) * | 1992-05-21 | 2001-10-29 | パイオニア株式会社 | 記録データ列2次変調方法 |
EP0652562B1 (en) * | 1993-11-10 | 2001-10-17 | STMicroelectronics S.r.l. | Programmable single/dual output data streams RLL/NRZ decoder |
US5544178A (en) * | 1994-06-10 | 1996-08-06 | Cirrus Logic, Inc. | Method and apparatus for encoding data in a PRML class-IV digital communication channel |
US5644601A (en) * | 1994-10-31 | 1997-07-01 | Symbol Technologies, Inc. | Method and apparatus for bias suppression in a VCO based FM transmission system |
US6295010B1 (en) * | 1998-07-02 | 2001-09-25 | Seagate Technology, Llc | 8B/10B encoder system and method |
JP2000105981A (ja) * | 1998-09-29 | 2000-04-11 | Toshiba Corp | データ変換方法および装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3562742A (en) * | 1966-05-04 | 1971-02-09 | Nippon Electric Co | Reversible code converter |
US3810111A (en) * | 1972-12-26 | 1974-05-07 | Ibm | Data coding with stable base line for recording and transmitting binary data |
DE2947874C2 (de) * | 1979-11-28 | 1985-03-21 | Institut für Rundfunktechnik GmbH, 8000 München | Einrichtung zum Aufzeichnen von Videosignalen in digitaler Form auf einen magnetischen Informationsträger sowie Einrichtung zum Abnehmen von in digitaler Form aufgezeichneten Videosignalen auf einem magnetischen Informationsträger |
JPS57154610A (en) * | 1981-03-20 | 1982-09-24 | Fujitsu General Ltd | Digital modulating and demodulating system |
JPS57176866A (en) * | 1981-04-24 | 1982-10-30 | Sony Corp | Encoder of binary signal |
GB2109200B (en) * | 1981-09-15 | 1985-07-03 | British Broadcasting Corp | Digital data encoding |
US4486739A (en) * | 1982-06-30 | 1984-12-04 | International Business Machines Corporation | Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code |
-
1983
- 1983-08-29 JP JP58157643A patent/JPS6048645A/ja active Granted
-
1984
- 1984-08-22 AU AU32261/84A patent/AU576515B2/en not_active Expired
- 1984-08-24 CH CH896/87A patent/CH662668A5/fr not_active IP Right Cessation
- 1984-08-24 CH CH4043/84A patent/CH661624A5/fr not_active IP Right Cessation
- 1984-08-24 CA CA000461716A patent/CA1224273A/en not_active Expired
- 1984-08-27 US US06/644,445 patent/US4617552A/en not_active Expired - Lifetime
- 1984-08-27 FR FR848413262A patent/FR2551277B1/fr not_active Expired - Lifetime
- 1984-08-28 KR KR1019840005247A patent/KR920005361B1/ko not_active Expired
- 1984-08-28 ES ES535476A patent/ES8703219A1/es not_active Expired
- 1984-08-28 DK DK410484A patent/DK168782B1/da not_active IP Right Cessation
- 1984-08-29 BE BE2/60486A patent/BE900451A/fr not_active IP Right Cessation
- 1984-08-29 AT AT0276384A patent/AT394464B/de not_active IP Right Cessation
- 1984-08-29 BR BR8404315A patent/BR8404315A/pt not_active IP Right Cessation
- 1984-08-29 SE SE8404288A patent/SE458165B/sv not_active IP Right Cessation
- 1984-08-29 IT IT22461/84A patent/IT1175662B/it active
- 1984-08-29 DE DE19843431777 patent/DE3431777A1/de active Granted
- 1984-08-29 NL NL8402631A patent/NL192362C/nl not_active IP Right Cessation
- 1984-08-29 GB GB08421805A patent/GB2146206B/en not_active Expired
-
1986
- 1986-06-25 ES ES556795A patent/ES8800543A1/es not_active Expired
- 1986-06-25 ES ES556794A patent/ES8800542A1/es not_active Expired
-
1987
- 1987-01-23 GB GB08701505A patent/GB2184923B/en not_active Expired
- 1987-01-23 GB GB08701506A patent/GB2184924B/en not_active Expired
-
1988
- 1988-07-08 AU AU18867/88A patent/AU602100B2/en not_active Expired
- 1988-07-08 AU AU18868/88A patent/AU601295B2/en not_active Expired
- 1988-07-27 SE SE8802733A patent/SE467032B/sv not_active IP Right Cessation
- 1988-07-27 SE SE8802734A patent/SE467030B/sv not_active IP Right Cessation
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2462068A1 (fr) | Systeme de conversion de code et notamment pour le traitement de signaux video | |
CH662668A5 (fr) | Procede et appareil pour convertir des donnees digitales. | |
FR2504755A1 (fr) | Procede et appareil de codage d'un signal numerique sans retour a zero inverse avec une faible composante continue | |
FR2471094A1 (fr) | Circuit interpolateur augmentant le debit de mots d'un signal numerique du type utilise dans les systemes telephoniques a commutation numerique et joncteur de ligne equipe d'un tel circuit | |
CH653457A5 (fr) | Procede de correction d'erreurs dans des signaux de donnees digitales. | |
FR2540695A1 (fr) | Detecteur numerique a vraisemblance maximale pour un systeme a reponse partielle en classe iv | |
FR2486334A1 (fr) | Procede pour numeriser un signal video discret dans le temps avec utilisation d'une transformation d'image | |
NL8004028A (nl) | Werkwijze voor het coderen van een reeks van blokken tweetallige databits als een reeks van blokken van tweetallige kanaalbits en inrichting voor het decoderen van de volgens de werkwijze gecodeerde databits. | |
EP0020531A1 (en) | Error recognition and correction of digital information | |
EP0206847A1 (fr) | Dispositifs de calcul de transformées cosinus, dispositif de codage et dispositif de décodage d'images comportant de tels dispositifs de calcul | |
FR2475339A1 (fr) | Appareil et procede d'enregistrement et de reproduction numerique | |
EP0026699B1 (fr) | Procédé et dispositif de codage de données binaires, dispositif de décodage des données codées et système de transmission comportant de tels dispositifs | |
FR2501437A1 (fr) | Convertisseur serie-parallele | |
EP0041001B1 (fr) | Perfectionnements aux réseaux de commutation numérique à division du temps bit à bit | |
FR2463996A1 (fr) | Systeme de transmission de signaux numeriques | |
FR2550677A1 (fr) | Systeme de traduction video pour la traduction d'un signal d'information code binaire en un signal video et inversement | |
EP0162442A1 (fr) | Procédé de transmission synchrone de données et dispositif pour sa mise en oeuvre | |
EP0228528B1 (fr) | Dispositif de mise en oeuvre d'un code à faible disparité accumulée en transmission numérique à haut débit et procédé de codage utilisant un tel dispositif | |
TWI272769B (en) | Parallel-to serial converter | |
EP0066512A1 (fr) | Procédé de codage de données binaires, et son application à un système de transfert de signal vidéo numérisé sur bande magnétique | |
CH659555A5 (fr) | Procede et dispositif de codage d'une information digitale codee sous forme binaire. | |
FR2664456A1 (fr) | Circuit de lecture de signaux numeriques d'images. | |
EP0031762A2 (fr) | Modulateur-démodulateur pour transmission en double modulation d'amplitude à quatre niveaux sur porteuses en quadrature | |
FR2474796A1 (fr) | Circuit a retard de valeur fixe, applicable notamment a des multiplicateurs et des descriminateurs de frequences | |
FR2515911A1 (fr) | Systeme de reduction de frequence de donnees par suppression d'echantillon |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PL | Patent ceased |