CH660271A5 - Einrichtung zur empfangsseitigen rahmensynchronisation und zur empfangsseitigen phasensynchronisation des abtasttaktes auf die phasenlage des zeichentaktes eines empfangenen zeichenstroms. - Google Patents

Einrichtung zur empfangsseitigen rahmensynchronisation und zur empfangsseitigen phasensynchronisation des abtasttaktes auf die phasenlage des zeichentaktes eines empfangenen zeichenstroms. Download PDF

Info

Publication number
CH660271A5
CH660271A5 CH399683A CH399683A CH660271A5 CH 660271 A5 CH660271 A5 CH 660271A5 CH 399683 A CH399683 A CH 399683A CH 399683 A CH399683 A CH 399683A CH 660271 A5 CH660271 A5 CH 660271A5
Authority
CH
Switzerland
Prior art keywords
phase
frame
values
clock
control information
Prior art date
Application number
CH399683A
Other languages
English (en)
Inventor
Siegbert Hentschke
Original Assignee
Int Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Standard Electric Corp filed Critical Int Standard Electric Corp
Publication of CH660271A5 publication Critical patent/CH660271A5/de

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/08Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Description

Die Erfindung geht aus von einer Einrichtung nach dem Oberbegriff des Patentanspruchs 1.
Eine derartige Einrichtung ist bekannt aus IEEE-Transactions, Band COM-16, 4. August 1968, S. 597 bis 605. Der Rahmentakt wird dort aufgrund des Rahmenkennungswor-tes (Unique Word) durch digitale Korrelation ermittelt, wogegen der Bittakt aufgrund eines zusätzlichen, dem Rahmenkennungswort vorangestellten Bitmusters auf irgend eine nicht beschriebene Weise ermittelt wird. Die bekannte Einrichtung dient für Satelliten-Nachrichtenübertragungssysteme mit Zeitmulti-plex-Vielfachzugriff. Aber auch bei leitungsgebundenen Zeit-multiplex-Übertragungssystemen, beispielsweise bei Zweidraht-Vollduplex-Übertragungssystemen über die Fernsprech-Teil-nehmeranschlussleitung stellt sich empfangsseitig das Problem,
den Rahmentakt, sowie die Phase des Abtasttaktes auf die empfangenen digitalen Zeichen zu synchronisieren. Dies ist besonders schwierig, wenn die emfangenen digitalen Zeichen stark verzerrt sind und erst nach Ermittlung der geeigneten Taktphase des Abtasttaktes entzerrt werden können.
Es ist daher Aufgabe der Erfindung, eine Einrichtung der genannten Art anzugeben, die auch für einen Empfangs-Zei-chenstrom mit starker Verzerrung geeignet ist.
Die Aufgabe wird wie im Patentanspruch 1 angegeben gelöst. Weiterbildungen ergeben sich aus den abhängigen Ansprüchen.
Die Erfindung wird nun anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:
Fig. 1 das Grundprinzip der Erfindung anhand einer vereinfachten Folge von Werten der Kreuzkorrelationsfunktion: a) im nicht phasensynchronen Zustand des Abtasttaktes; b) im phasensynchronen Zustand des Abtasttaktes,
Fig. 2 ein Blockschaltbild der erfindungsgemässen Einrichtung, und
Fig. 3 eine Ausführungsform des in Fig. 2 gezeigten Glät-tungsakkumulators.
Die neue Synchronisationseinrichtung empfängt an ihrem Eingang die Abtastwerte des empfangenen, beispielsweise aus ternären Zeichen bestehenden, Zeichenstroms, wobei jedes der ternären Zeichen einmal abgetastet wird. Die im Abtasttakt aufeinanderfolgenden Abtastwerte X(i) werden nun in einem digitalen Korrelator mit einem empfangsseitig gespeicherten Rahmenkennungswort, das beispielsweise aus 12 binären Zeichen besteht, korreliert, so dass im Abtasttakt aufeinanderfolgende Werte K(i) der Kreuzkorrelationsfunktion gebildet werden. Mathematisch lassen sich diese Werte ausdrücken als:
11
K(i) = I X(i-u) • W(12-u) (1)
u = 0
wobei W(12-u) jeweils ein Bit des 12-Bit-Rahmenkennungsworts bedeutet. Abgesehen von Verzerrungen müsste die Kreuzkorrelationsfunktion K(i) immer dann einen maximalen Wert annehmen, wenn die mit dem Rahmenkennungswort zu synchronisierenden Abtastwerte X(i-u) die Abtastwerte des im Zeichenstrom in Abständen einer Rahmenperiode enthaltenen Rahmenken-nungswortes sind. Eine Rahmenerkennungsschaltung sucht nun aus der gesamten Folge K(i) der Werte der Kreuzkorrelationsfunktion die in Abständen einer Rahmenperiode wiederkehrenden relativen Maxima auf. Im Beispiel nach Fig. la sind dies die Werte mit dem Index io bzw. dem Index (i0+108). Die Indizes unterscheiden sich deshalb um 108 Perioden des Abtasttaktes, weil ein Rahmen beim vorstehend beschriebenen Beispiel aus 108 Zeichen bestehen soll. Die wiederkehrenden relativen Maxima teilen also dem Empfänger den Rahmentakt des empfangenen Zeitmultiplexsignals mit. Würde man beim Abtasten die Abtastperiode gegen Null gehen lassen, so ergäbe sich der in Fig. 1 durchgehend gezeichnete vereinfachte Verlauf der Korrelationsfunktion, der zeigt, dass die bei der Abtastung mit der Abtastperiode T entstehenden Werte K(i) von der Phase des Abtasttaktes abhängig sind. So lassen sich bei der Phasenlage des Abtasttaktes, die in Fig. la gezeigt ist, die maximal möglichen Werte der Kreuzkorrelationsfunktion überhaupt nicht erfassen. Verschiebt man jedoch die Phasenlage des empfangsseitigen Abtasttaktes auf die in Fig. lb gezeigte Lage, so sind die erkannten wiederkehrenden relativen Maxima K(io) auch tatsächlich die echten Maxima der Kreuzkorrelationsfunktion.
Die Kreuzkorrelationsfunktion hat nun bei geeigneter Wahl des Rahmenkennungsworts die Eigenschaft, dass sie die Impulsantwort der Übertragungsstrecke näherungsweise reproduziert, d.h. die Maxima der Kreuzkorrelationsfunktion liegen auch bei den Maxima der Impulsantwort, so dass die Taktphase, welche
5
10
15
20
25
30
35
40
45
50
55
60
65
3
660 271
die maximalen Werte der Kreuzkorrelationsfunktion ergibt, auch die maximalen Werte der Impulsantwort ergibt und daher die gewünschte Taktphase zur Abtastung der empfangenen Zeichen ist.
Zur Nachstellung der Phasenlage des Abtasttaktes werden nun gemäss der Erfindung Werte der Korrelationsfunktion verwendet, die in der Umgebung des wiederkehrenden Maximums K(io) liegen. Beispielsweise kann dazu jeweils der dem wiederkehrenden Maximalwert vorausgehende Wert K(Io-l) und der dem wiederkehrenden Maximalwert nachfolgende Wert K(io+ 1) verwendet werden. Wie die Fig. la zeigt, ist die Differenz AK(io) dieser Werte von Null verschieden, wenn der Wert K(i0) nicht der tatsächliche Maximalwert ist. Daher kann diese Differenz AK(io) als Regelgrösse zur Nachregelung der Taktphase verwendet werden. Wie die Fig. lb zeigt, verschwindet die Differenz AK(i0) dann, wenn K(io) der maximal mögliche Wert der Korrelationsfunktion beim gerade vorliegenden Abtastwert X(io) ist. Die Fig. lb ergibt also die Phasenlage des Abtasttaktes im eingeregelten phasensynchronen Zustand wieder.
Zu Fig. 1 sei darauf hingewiesen, dass der Verlauf der Korrelationsfunktion gegenüber dem tatsächlich zu erwartenden Verlauf stark idealisiert ist. In Wirklichkeit sind die wiederkehrenden relativen Maxima wegen der starken Verzerrungen des empfangenen Zeichenstroms weitaus schlechter zur erkennen, und den aufeinanderfolgend festgestellten Differenzwerten AK ist eine Zufallsfolge überlagert, so dass die Differenzen AK erst nach einer Glättung als zuverlässige Regelgrösse verwendet werden können.
Anhand der Fig. 2 wird nun ein Blockschaltbild der neuen Synchronisationseinrichtung beschrieben.
Wie bereits erwähnt, gelangen die Abtastwerte X(i) der empfangenen Zeichen jeweils als 8-Bit-Wörter auf den Eingang eines digitalen Korrelators 1, der mit dem empfangsseitig gespeicherten Rahmenkennungswort fortlaufend die oben angegebenen Werte K(i) im Abtasttakt bildet. Dazu wird der digitale Korrelator wie gezeigt mit dem gerade vorliegenden Zeichen-Abtasttakt betrieben. Die Werte K(i) der Kreuzkorrelationsfunktion, die ebenfalls 8-Bit-Wörter sind, gelangen nun auf eine Rahmenerkennungsschaltung 2, die mit einfachen logischen Schaltmitteln die Lage der wiederkehrenden relativen Maxima der Kreuzkorrelationsfunktion und damit den Rahmentakt des empfangenen Zeitmultiplexsignals ermittelt. Zu dieser Ermittlung verwendet die Rahmenerkennungsschaltung 2 den Zählerstand i eines Modulo- 108-Zählers 3, an dessen Zähleingang der Zeichen-Abtasttakt liegt. Der Index i wird deshalb Modulo-108 gezählt, weil es bekannt ist, dass sich das Rahmenkennungswort jeweils nach 108 Zeichen wiederholt. Mit jenem Ausgangssignal der Rahmenkennungsschaltung 2, das ein erkanntes wiederkehrendes Maximum der Kreuzkorrelationsfunktion bedeutet, wird der Zähler 3 über seinen Rücksetzeingang R auf einen festen Zählerstand io, der beispielsweise gleich Null ist, zurückgesetzt. Dieser Rahmentakt bestimmt nun, welche Werte der Kreuzkorrelationsfunktion aus dem gesamten Wertevorrat K(i) ausgewählt und zur Bildung der Regelgrösse verwendet werden. Wie anhand der Fig. 1 erläutert, sind dies die Werte K(io+1) und K(io-l), welche in der Umgebung des als wiederkehrendes Maximum erkannten Wertes K(io) liegen. Da der Zähler 3 wie angegeben zum Zeitpunkt io auf Null gestellt wird, ist der Wert K(io+ 1) dann verfügbar, wenn der Zähler 3 den Zählerstand 1 hat. Sämtliche Werte K(i) gelangen aufeinanderfolgend vom Ausgang des digitalen Korrelators 1 auf eine Subtraktionsschaltung 4, die beim Zählerstand 1 des Zählers 3 und bei keinem anderen Zählerstand in Betrieb gesetzt wird, dadurch dass beim Zählerstand 1 vom entsprechenden Zählerausgang ein Steuersignal auf einen Steuereingang S der Subtraktionsschaltung 4 gegeben wird. Am anderen Signaleingang der Subtraktionsschaltung 4 erscheinen Ausgangswerte K(i) des digitalen Korrelators mit einer Verzögerung um zwei Perioden T
des Abtasttaktes, die in einem Verzögerungsglied 5 stattfindet. Während also das positive Steuersignal am Eingang S liegt, bildet die Subtraktionsschaltung 4 die Differenz +K(io) aus den Werten K(io + l) und K(io-l) der Kreuzkorrelationsfunktion. Alle anderen Werte der Kreuzkorrelationsfunktion werden nicht verwendet. Wie erwähnt, bedürfen die aufeinanderfolgend gebildeten Werte K(io) der Glättung, die in einem der Subtraktionsschaltung nachgeschalteten Glättungsakkumulator 6 stattfindet. Der Glättungsakkumulator 6, der anhand von Fig. 3 noch näher erläutert wird, erhält somit jeweils im Rahmentakt einen Eingangswert AK(io) und gibt an seinem Ausgang in Abständen, die ebenfalls gleich einer Rahmenperiode sind, eine Nachstellinformation AP ab, die direkt zur Phasennachstellung der Phase des Zeichen-Abtasttaktes um eine entsprechende Anzahl von Schritten verwendet werden kann. Die Nachstellinformation AP ist vorzugsweise eine ganze Zahl, die auch gleich Null sein kann. Diese Nachstellinformation AP, für die einschliesslich ihres Vorzeichens 5 Bits ausreichen, ist in der Lage, eine Torschaltung 7 zur Auswahl der geeigneten Taktphase anzusteuern.
An einer Reihe von parallelen Eingängen empfängt die Torschaltung 7 den Abtasttakt von einem Referenzoszillator 8 mit der Taktperiode T und jeweils einer anderen Taktphase, wobei die Taktphasen der an den einzelnen Eingängen der Torschaltung aufeinanderfolgend um jeweils einen gleichen Phasenschritt gegeneinander verschoben sind. Wenn man beispielsweise die Phase des Abtasttaktes in 128 Schritten verstellbar machen will, so gibt man den Referenztakt vom Ausgang des Referenzoszillators 8 auf eine Kette von 128 Verzögerungsglie-
T
dem 9, deren jedes die Phase des Taktes um gegenüber
128
dem in der Kette vorangehenden verzögert. Die vor und nach den Verzögerungsgliedern 9 verfügbaren Takte bilden nun die parallelen Eingangstakte der Torschaltung 7, von denen, gesteuert durch die Nachstellinformation AP, jeweils nur einer als der Zeichen-Abtasttakt mit der nachgestellten Phase ausgewählt wird. Die Phasennachstellung in der Torschaltung 7 geschieht derart, dass die Phase um soviel Schritte vor- oder zurückverschoben wird, wie dies die Nachstellinformation AP einschliesslich ihres Vorzeichens angibt. Ist beispielsweise AP = + 3, so wird in der Torschaltung der gerade durchgeschaltete Takt gesperrt und statt dessen der um drei Phasenschritte mehr verzögerte Takt durchgeschaltet. Ist andererseits die Nachstellinformation AP = - 2, so wird in der Torschaltung 7 von dem gerade durchgeschalteten Takt auf den um zwei Phasenschritte weniger verzögerten Takt umgeschaltet, der dann als nachgestellter Zeichen-Abtasttakt in der gesamten Einrichtung verwendet wird. Dieser Zeichen-Abtasttakt gelangt von der Torschaltung 7 auf den digitalen Korrelator 1 und den Zähler 3 sowie auf andere Empfangseinrichtungen, die im Takt der empfangenen Zeichen betrieben werden müssen, beispielsweise auf die nicht gezeigte Abtast- und Halteschaltung. Somit stellt die beschriebene neue Synchronisationseinrichtung eine digitale Pha-senregelschleife dar, die sich dadurch von allen bekannten digitalen Phasenregelschleifen unterscheidet, dass sie sowohl die Rahmensynchronisation als die Zeichentaktsynchronisation durchführt.
Abschliessend sei noch der Glättungsakkumulator 6 nach Fig. 2 anhand der Fig. 3 erläutert. Die am Eingang erscheinenden Differenzwerte AK(i0) werden in einem Multiplizierer 11 mit einem Faktor a multipliziert, der kleiner als 1 ist. Die multiplizierten Werte a • AK(io) gelangen auf einen Addierer 12, dessen Ausgangswerte F(i) in einem Verzögerungsglied 13 um 108 Perioden T des Abtasttaktes, d.h. um eine Rahmenperiode verzögert werden. Vom Ausgang des Verzögerungsgliedes 13 werden die Funktionswerte F auf einen anderen Eingang des Addierers 12 zurückgekoppelt und werden dort nach Art eines normalen Akkumulators zu den Eingangswerten a • AK(io) addiert, um den neuen Wert F zu ergeben. Der Akkumulator ist
5
10
15
20
25
30
35
40
45
50
55
60
65
660 271
4
dadurch gegenüber der normalen Art etwas geändert, dass die rückgeführten Werte F in einem Multiplizierer 14 mit einem Faktor 1 - 2"n (n = ganzzahlig) multipliziert werden, n wird dabei so gewählt, dass dieser Faktor nahe bei 1 liegt. Die Werte F gelangen in Abständen einer Rahmenperiode vom Ausgang des Verzögerungsgliedes 13 auf einen Quantisierer 15, der sie durch betragsmässige Abrundung in ganze Zahlen Fq umsetzt. (Eingangswerte F, die betragsmässig kleiner als eins sind, werden dabei auf Null abgerundet). Somit erscheinen am Ausgang des Quantisierers 15 jeweils in Abständen einer Rahmenperiode ganze Zahlen Fq, die positiv, negativ und Null sein können. Diese Ausgangswerte Fq werden schliesslich als die oben erläuterten Nachstellinformationen AP verwendet. Ausserdem werden sie über einen Multiplizierer 16 auf einen weiteren Eingang des Addierers 12 zurückgeführt, wobei sie in dem Multiplizierer 16 mit einem Faktor b, der kleiner als 1 ist, multipliziert werden. Der Addierereingang ist ein invertierender Eingang, so dass der zurückgeführte Wert b • AP immer dann vom Eingangswert a ■ AK(io) subtrahiert wird, wenn eine Phasennachstellung stattgefunden hat. (Bei AP = 0 findet keine Phasen-s nachstellung statt). Somit wird eine erfolgte Phasennachstellung bei der Ermittlung der darauffolgenden Nachstellinformation AP berücksichtigt. Die beschriebene Akkumulation bewirkt zusammen mit der Quantisierung die gewünschte Glättung der Differenzen AK, und leitet von einer Folge AK, die von einer io Zufallsfolge überlagert ist, eine zuverlässige Regelgrösse AP ab.
Da die Phasennachstellungen, wie oben beschrieben, jeweils nur während der Dauer des Rahmenkennungsworts stattfinden, ist das mit der Phasennachstellung verbundene unerwünschte Phasenrauschen auf die Intervalle des Rahmenkennungswortes is beschränkt und kann daher keine Übertragungsfehler verursachen.
v
2 Blätter Zeichnungen

Claims (5)

660 271
1. Einrichtung zur empfangsseitigen Rahmensynchronisation und zur empfangsseitigen Phasensynchronisation des Abtasttaktes auf die Phasenlage des Zeichentaktes eines empfangenen Zeichenstroms, der in periodischen Zeitabständen ein Rah-menkennungswort enthält, mit einem digitalen Korrelator (1) zur Bildung einer Kreuzkorrelationsfunktion aus dem empfangenen mit dem Abtasttakt abgetasteten Zeichenstrom und dem empfangsseitig gespeicherten Rahmenkennungswort und mit einer Rahmenerkennungsschaltung zur Ermittlung des Rahmentaktes durch Bestimmung der im Abstand der Rahmenperiode wiederkehrenden Maxima der Kreuzkorrelationsfunktion, dadurch gekennzeichnet, dass eine Phasensynchronisationsschaltung (4, 6, 7, 8, 9) vorhanden ist, die aufgrund von Werten K(io+1) und K(io-l), welche die Kreuzkorrelationsfunktion jeweils in der Umgebung des erkannten wiederkehrenden Maximums K(io) hat, eine Steuerinformation AP zur Nachstellung der Phase des Abtasttaktes ableitet und diese Phase damit nachstellt.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Phasensynchronisationsschaltung die Differenz AK(io) zwischen dem Wert K(io-l), der dem erkannten wiederkehrenden Maximum K(io) vorausgeht, und dem Wert K(io+1), der auf das erkannte wiederkehrende Maximum folgt, bildet und aus diesen Differenzwerten AK, die in Abständen einer Rahmenperiode aufeinanderfolgen, die Steuerinformation AP zur Nachstellung der Phase des Abtasttaktes ableitet.
2
PATENTANSPRÜCHE
3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, dass zur Ableitung der Steuerinformation AP ein Glättungsak-kumulator (6) vorhanden ist, der die aufeinanderfolgenden Differenzwerte AK akkumuliert (12, 13, 14) und den akkumulierten Wert F quantisiert, derart, dass in Abständen einer Rahmenperiode die durch den akkumulierten Wert F überschrittene ganze Zahl Fq als Steuerinformation AP verwendet wird.
4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, dass im Glättungsakkumulator (Fig. 3) die am Eingang erscheinenden Differenzwerte AK vor ihrer Akkumulation mit einem Faktor a, der kleiner als eins ist, multipliziert werden, dass die jeweils zurückgeführten akkumulierten Werte F mit einem Faktor l-2"n multipliziert werden, und dass die bei der Quantisierung (15) ermittelten ganzen Zahlen, einschliesslich der Zahl Null, die im Rahmentakt aufeinanderfolgen, mit einem Faktor b, der kleiner als eins ist, multipliziert und vom jeweils eine Rahmentaktperiode später anstehenden multiplizierten Differenzwert a AK subtrahiert werden.
5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, dass sie eine von der Steuerinformation AP gesteuerte Phasen-nachstellschaltung (7, 8, 9) aufweist, welche die Phasenlage entsprechend dem Vorzeichen der Steuerinformation um eine deren ganzzahligem Wert entsprechende Zahl von Phasenschritten vor- oder zurückstellt.
CH399683A 1982-07-21 1983-07-21 Einrichtung zur empfangsseitigen rahmensynchronisation und zur empfangsseitigen phasensynchronisation des abtasttaktes auf die phasenlage des zeichentaktes eines empfangenen zeichenstroms. CH660271A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823227151 DE3227151C2 (de) 1982-07-21 1982-07-21 Einrichtung zur empfangsseitigen Phasensynchronisation des Abtasttaktes auf die Phasenlage der Zeichen eines empfangenen Zeitmultiplex-Zeichenstroms

Publications (1)

Publication Number Publication Date
CH660271A5 true CH660271A5 (de) 1987-03-31

Family

ID=6168884

Family Applications (1)

Application Number Title Priority Date Filing Date
CH399683A CH660271A5 (de) 1982-07-21 1983-07-21 Einrichtung zur empfangsseitigen rahmensynchronisation und zur empfangsseitigen phasensynchronisation des abtasttaktes auf die phasenlage des zeichentaktes eines empfangenen zeichenstroms.

Country Status (3)

Country Link
BE (1) BE901272A (de)
CH (1) CH660271A5 (de)
DE (1) DE3227151C2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3333714A1 (de) * 1983-09-17 1985-04-04 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung zur rahmen- und phasensynchronisation eines empfangsseitigen abtasttaktes
DE3719659A1 (de) * 1987-06-12 1988-12-29 Standard Elektrik Lorenz Ag Einrichtung zur schnellen rahmen- und phasensynchronisation
DE3739481A1 (de) * 1987-11-21 1989-06-01 Ant Nachrichtentech Verfahren zur gewinnung eines rahmentaktes in der elektrischen nachrichtentechnik
DE4038561A1 (de) * 1990-10-02 1992-04-09 F & O Elektronic Systems Gmbh Verfahren zur getakteten korrelations- und signalverarbeitung mittels risc-prozessor fuer drahtlose empfaenger in von sendern ausgestrahlten digitalen rahmennetzen, mobilfunknetzen und gleichwertigen einrichtungen und vorrichtung hierzu
DE4128713A1 (de) * 1991-08-29 1993-03-04 Daimler Benz Ag Verfahren und anordnung zur messung der traegerfrequenzablage in einem mehrkanaluebertragungssystem
US5450456A (en) * 1993-11-12 1995-09-12 Daimler Benz Ag Method and arrangement for measuring the carrier frequency deviation in a multi-channel transmission system
DE19743169A1 (de) * 1997-09-30 1999-04-01 Daimler Benz Ag Verfahren zur Rahmensynchronisation eines Empfangssignals

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2358056A1 (fr) * 1976-07-09 1978-02-03 Ibm France Procede et dispositif de synchronisation de l'horloge du recepteur d'un systeme de transmissions de donnees en modulation psk

Also Published As

Publication number Publication date
DE3227151C2 (de) 1986-04-17
BE901272A (nl) 1985-06-14
DE3227151A1 (de) 1984-02-02

Similar Documents

Publication Publication Date Title
EP0141194B1 (de) Schaltungsanordnung zur Rahmen- und Phasensynchronisation eines empfangsseitigen Abtasttaktes
DE2818704A1 (de) Uebertragungssystem fuer die uebertragung analoger bild- und synchronisiersignale und zugemischer synchroner numerischer datensignale ueber analogleitungen
DE1922224A1 (de) Adaptiver Entzerrer
CH622113A5 (de)
DE2760029C2 (de) Hüllkurvengenerator
DE2529940C3 (de)
CH660271A5 (de) Einrichtung zur empfangsseitigen rahmensynchronisation und zur empfangsseitigen phasensynchronisation des abtasttaktes auf die phasenlage des zeichentaktes eines empfangenen zeichenstroms.
DE2818675B2 (de) Mikroprogrammierte Einheit zur Verwendung in einer Datenübertragungseinrichtung
DE2446493C2 (de) Schaltungsanordnung für ein Digitalfilter
DE2346735B2 (de) Bildsignal-frequenzband-umsetzer
DE19711057B4 (de) Synchronsignal-Erfassungsvorrichtung
DE976994C (de) Einrichtung zur stoerungsfreien UEbertragung elektrischer Wellen mittels Codeimpulsgruppen
DE2554562B2 (de) Nichtrekursives digitalfilter mit herabgesetzter ausgangsabtastfrequenz
DE2146109C3 (de) Schaltungsanordnung zum Sperren eines insbesondere an eine Nebenstellenanlage angeschlossenen Fernsprechapparates
DE2345491C3 (de) Codewortdetektor
DE2023656A1 (de) Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme
DE2515769A1 (de) Frequenzselektiver signalempfaenger
DE2258725C3 (de) Konverter zur Umwandlung eines analogen Signals in ein deltamoduliertes digitales Signal
DE3202945C2 (de) Verfahren und Anordnung zur Erzeugung von Fensterimpulsen (Daten- und gegebenenfalls Taktfensterimpulsen) für eine Separatorschaltung zur Trennung der Datenimpulse von Begleitimpulsen beim Lesen von Magnetband- oder Plattenspeichern, insbesondere von Floppy-Disk-Speichern
DE2633031C3 (de) Schaltungsanordnung zur Einstellung eines Binärzählers
DE2703700C2 (de) Verfahren zur Zeitmultiplex-Funkübertragung von Impulsgruppen
DE3208214A1 (de) Adaptive echokompensationseinrichtung zur digitalen duplexuebertragung auf zweidrahtleitungen
DE1949336C (de) Verfahren zur Übertragung eines zur Synchronisierung, insbesondere Zeitkanalsynchronisierung, in einem PCM-Zeitmultiplex-Nachrichtensystem dienenden Kenntonsignals
DE1616210C3 (de) Signalempfänger
DE2040037B2 (de) Untereinander synchronisierte Anordnung mit mehreren Taktgeneratoren

Legal Events

Date Code Title Description
PUE Assignment

Owner name: ALCATEL N.V.

PL Patent ceased