CH658350A5 - Verfahren zur summierung von kompandierten pcm-signalen. - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren zur vorzeichenrichtigen Summierung von kompandierten PCM-Signalen gemäss dem Oberbegriff des ersten Anspruchs, io sowie eine Einrichtung zur Durchführung dieses Verfahrens. Das Verfahren und die Einrichtung sind anwendbar z.B. in der Telephonie für die Einfügung von Tonsignalen in eine Gesprächsverbindung oder um gewisse Formen von Konferenzschaltungen aufzubauen.

ls Ein häufig verwendeter PCM-Code bei digitalen Telephonanlagen ist eine kompandierte Darstellung von 4096 diskreten analogen Pegeln unter Verwendung eines Formats gemäss dem CCITT-A-Gesetz. Bei diesem Format gibt bei einem Acht-Bit-PCM-Wort das erste Bit die Polarität des ana-20 logen Sprachsignales an, die nächsten drei Bits geben an, in welchen von acht aufeinanderfolgenden analogen Wertbereichen oder in welches Segment das Analogsignal fällt, während die letzten vier Bits angeben, in welches von 16 gleichen Wertintervallen innerhalb des entsprechenden Segmentes 25 das Analogsignal fällt. Die untersten zwei Segmente sind von gleicher numerischer Breite, und jedes besitzt 16 Stufen mit einer Einheit, während die andern sechs Segmente je um einen Faktor zwei grösser sind als das jeweils nächst niederere Segment. Innerhalb jedes Segmentes werden die 16 30 Stufen bezeichnet mit 0,1,2,3,4,5,6,7,8,9, A, B, C, D, E, F.

Die Anwendung von linearer Arithmetik auf solche Codesignale ist schwierig, daher werden Addition und Subtraktion solcher Codesignale in unterschiedlichster Form realisiert, z.B. durch Expandieren eines Acht-Bit-Wortes auf seine 35 lineare 13-Bit-Darstellung, gefolgt von einer linearen 13-Bit-Addition, auf welche eine erneute Codierung in ein Acht-Bit-Wort erfolgt. Eine andere Variante ist die Verwendung eines grossen programmierbaren Festwertspeichers (PROM), wobei die beiden Acht-Bit-Wörter als Adressen verwendet 40 werden und das PROM die vorher bestimmten Rechnerresultate enthält. Das erstgenannte Verfahren benötigt leider eine grosse Anzahl von Vorrichtungen, wobei allerdings die Verzögerung innerhalb eines Zeitschlitzes gehalten werden kann. Das Verfahren mit grossen PROMs benötigt eine 45 Speicherkapazität von 64kbit, und PROMs dieser Grösse sind relativ langsam, so dass zwei Zeitschlitze nötig sind. Es sei denn, es werden zwei PROMs mit 64kbit Speicherkapazität verwendet, was wiederum eine grosse Anzahl von Vorrichtungen ergibt. Um also mit bekannten Vorrichtungen so eine geeignete Verarbeitungsgeschwindigkeit zu erhalten, werden eine grosse Anzahl von Vorrichtungen benötigt.

Es ist nun Aufgabe der Erfindung, ein Verfahren zur Summierung von PCM-Wörtern anzugeben, welche Wörter in Übereinstimmung mit einem digitalen Kompressionsgesetz, 55 z.B. dem CCITT-A-Gesetz, ausgedrückt sind, und welches Verfahren einfacher und weniger aufwendig ist als bekannte Verfahren.

Gelöst wird diese Aufgabe durch die im Kennzeichen des ersten Anspruchs genannten Merkmale. Vorteilhafte Weiter-60 bildungen können den abhängigen Ansprüchen entnommen werden.

Ein Ausführungsbeispiel der Erfindung wird nun anhand der Zeichnung näher erläutert. In der Zeichnung zeigt:

65 Die Fig. 1 die Addition bzw. Subtraktion von zwei PCM-Wörtern in tabellarischer Form und die Fig. 2 ein stark vereinfachtes Blockschema einer Schaltung zur Durchführung des Verfahrens.

3

658 350

Die Darstellung gemäss dem CCITT-A-Gesetz ist eine Annäherung mit dreizehn jeweils linearen Segmenten an eine logarithmische Darstellung, und wenn eine Spannung auf diese Art dargestellt wird, ergibt dies einen Binärcode mit dreizehn Bits (siehe Fig. 1). Hier ist Bit 12 das Vorzeichenbit, und jeder der andern Bitplätze hat den in der zweiten Zeile angegebenen Wert. Wenn ein solcher 13-Bit-Code als Acht-Bit-PCM-Wort ausgedrückt wird, dann hat jedes der PCM-Bits eine definierte Bedeutung. Es ist zu bemerken, dass die Anordnung von Segmenten sowohl für positive als auch für negative Werte zur Verfügung steht.

Im PCM-Wort werden tatsächlich sieben Segmente dargestellt. Segment 2 dieser Segmente beginnt bei einem Wert von 64 und läuft bis zum Wert von 124, da die Stufen in diesem. Segment Stufen mit vier Einheiten sind, von denen 16 vorhanden sind. Der Wert von 128 ist der erste Wert für Segment 3. Segment 7 beginnt mit 2048 und hat 16 Stufen, jede von der Grösse 128. Nur Segment 1 ist verschieden, da es 32 Stufen mit je der Grösse 2 hat, beginnend mit dem Wert 0. In Wirklichkeit sind also die beiden untersten Segmente kombiniert.

Z.B. stellt der Analogwert 1730 eine analoge Spannung dar, welche in einem Bereich von Stufen gleicher Grösse liegt. 1730 bedeutet also 1730 Stufen in diesem Bereich, wobei der tatsächliche Wert definiert wird durch Definition der Stufen-grösse und des Bereiches. Der Wert liegt also in Segment 6 zwischen 1024 und 2048. Zum Anfangswert dieses Segmentes bleibt ein Rest von 706. Die Stufen dieses Segmentes weisen je eine Grösse von 64 Einheiten auf, so dass der Rest 706 durch Stufe 11 dargestellt wird, d.h. elf Stufen von je 64 Einheiten, also Stufe B. Dies ergibt einen Rest von 2, welcher vernachlässigt wird, da er unterhalb der Auflösung dieses Segmentes ist. Die kompandierte Darstellung von 1730 ist also 6B. Wie aus Fig. 1 ersichtlich ist, wird 6B dargestellt durch ein Bit «1», welches mit Segment 6 ausgerichtet ist,

plus vier Bits 1011 zur Angabe des hexadezimalen Wertes 11.

In ähnlicher Weise stellt das PCM-Wort 2F die Werte 124-127 dar, was der Auflösung dieses Segmentes entspricht. Wiederum ist eine «1» mit dem Segment 2 ausgerichtet, um das Segment zu definieren, plus 111, um die letzte Stufe dieses Segmentes anzugeben.

Bei der für die Summierung von PCM-Wörtern erforderlichen Genauigkeit kann festgestellt werden, dass tatsächlich nur vier Bits addiert werden müssen. Es soll nun die Addition der beiden oben erwähnten PCM-Wörter 6B und 2F betrachtet werden, welche in Fig. 1 gezeigt sind, wobei diese Wörter so dargestellt sind, dass die Bits entsprechend ihrem Gewicht angeordnet sind. Das Resultat dieser Addition ist weiterhin im gleichen Segment 6, da aber die Auflösung innerhalb dieses Segmentes nur 64 Einheiten beträgt, muss der grösste Teil des Wortes 2F unterdrückt werden, und nur die vier Bits, welche die Stufe in Segment 6 angeben, müssen mit den entsprechenden Bits von Wort 2F addiert werden. Das Resultat der Addition 6B + 2F ist die Summe 6C, die in der Resultatzeile angegeben ist.

In gewissen Fällen bewirkt die Addition einen Übergang ins nächste Segment, in welchem Fall es notwendig ist, die Anzahl der Stufen zu schieben, damit sie der Zunahme entspricht (tatsächlich muss die Stufenzahl durch 2 dividiert werden).

Bei der Subtraktion wird die Zweier-Komplement-Arith-metik mit Addition verwendet. Wenn die kleinere Zahl für die Subtraktion auf ihr Zweier-Komplement gebracht wird, ergibt sich ein nicht komplementiertes Resultat. In Fig. 1 ist das Beispiel 6B - 2F angegeben, wobei 2F in der Form des Zweier-Komplements geschrieben ist. Alles, was nötig ist, ist die Addition der vier Bits, welche die Stufe angeben, so dass für 6B - 2F das hexadezimale Resultat 69, also Segment 6

Stufe 9, erhalten wird, was weniger ist als 6C, d.h. Segment 6 Stufe C.

In gewissen Fällen hat die Subtraktion eine Abnahme der Segmentnummer und eine entsprechende Justierung der Stu-5 fennummer zur Folge. Manchmal ergibt eine lineare Subtraktion ein Segment, das sehr viel kleiner ist als das grösste belegte Segment. Das Verfahren mit der Addition von vier Bits kann einen solchen Wert nicht genau erzeugen, da er aber unterhalb der Auflösung der Stufengrösse des grössten io Segments ist, ergeben sich in Praxis keine Probleme.

Aus dem obigen folgt, dass bei der Verwendung einer Vier-Bit-Addition gewisse Mittel vorgesehen werden müssen, um eine geeignete Verschiebung und das Zweier-IComplement der kleineren Zahl zu erzeugen. Diese Mittel können aus i5 einem programmierbaren Festwertspeicher bestehen, der folgende Eingangssignale erhält:

a) Anzahl der Stufen (die vier am wenigsten bedeutsamen Bits des PCM-Wortes) ;

20 b) Anzahl von zu verschiebenden Bitstellen (Normalisierung des Wortes auf die Stufengrösse des grösseren Abtastwertes);

c) ein Signal, das angibt, dass das Wort, welches behandelt wird, das grössere der betroffenen Wörter ist (nichts unter-

25 nehmen) ;

d) ein Signal zur Angabe, dass eine Subtraktion nötig ist (Bildung des Zweier-Komplements) ;

e) ein Signal zur Angabe, dass das Wort im Segment 1 liegt, weil da eine etwas unterschiedliche Behandlung not-

30 wendig ist.

Die Einrichtung zur Durchführung dieses Verfahrens ist in Fig. 2 dargestellt, wobei die Ziffern an den Verbindungsleitungen die Anzahl der Bits angeben, die parallel über diese Verbindungen geführt werden. Es ist zu bemerken, dass zwei PROMs als PROM 2 bezeichnet sind, da deren Funktionen gleich sind. Diese Funktionen sind wie folgt:

i) PROM 1 gibt die Angaben : Addieren, Abstand und Segment;

ii) PROM 2 führt, falls nötig, das Schieben und die Bildung des Zweier-Komplements durch;

iii) PROM 3 und PROM 4 schieben Segment und Stufe für das Ausgangssignal.

Es sollen nun die Algorithmen dieser PROMs betrachtet werden, welche in Wirklichkeit die Programme sind, welche in diesen PROMs gespeichert sind, um die verschiedenen Aktionen durchzuführen.

PROM 1:

so Die Eingangssignale für PROM 1 sind für jeden der zu addierenden PCM-Werte das Vorzeichenbit und die drei Bits, welche das Segment definieren, in welchem der Wert liegt. Die vier Bits, welche die Stufe innerhalb des Segmentes definieren, gehen an die beiden PROMs 2. Die von PROM 1 aus-55 geführten Funktionen sind:

a) Erzeugen einer Ziffer, welche «Segment max - Segment min» definiert, was die Anzahl von Bits angibt, die beim kleineren der beiden PCM-Wörter geschoben werden müssen, damit die Stufenbits korrekt addiert werden können; 60 b) Erzeugen einer Ziffer, welche den Endwert von «Segment max» angibt, welche Ziffer im Falle der Addition eventuell erhöht oder im Falle der Subtraktion vermindert werden muss;

c) gegebenenfalls Erzeugung eines Signales zur Angabe 65 «Segment max = 7», welches Signal nötig sein kann zur

Steuerung des Übertrags;

d) Erzeugung eines Signales nach Vergleich der Vorzeichenbits, um anzugeben, ob eine Addition oder eine Subtrak40

658 350

4

tion durchgeführt werden muss, wobei die Subtraktion durch Addition mit dem Zweier-Komplement ausgeführt wird. Wenn die Vorzeichen gleich sind, dann werden die beiden die Stufe definierenden Teile addiert.

Eine dem PROM 1 zugeschaltete externe Logik wird verwendet, um ein Signal «Segment max = Segment min» zu gewinnen, das nötig ist, wenn beide Werte im gleichen Segment sind, und/oder um ein Signal «Wort 1 grösser als Wort 2» zu erzeugen, um festzulegen, welches Wort geschoben werden muss. Das kleinere Wort wird geschoben, so dass dieses Signal angibt, welches der beiden PROMs diese Schiebung ausführen muss.

Es ist zu bemerken, dass die Funktionen der externen Logik und des PROM 1 vertauschbar sind; dies ermöglicht, dass ein käuflich erhältliches 256 x 8-PROM verwendet werden kann.

PROM 2:

Dieses PROM ist doppelt vorhanden und jedes hat, wie in Fig. 2 sichtbar, zwei Eingänge; an einem Eingang erscheint der Vier-Bit-Teil, welcher die Stufe eines der zu addierenden Wörter definiert, während das andere Eingangssignal vom PROM 1 kommt und die darin erzeugte Information führt. Unter Steuerung durch diese Information gewinnt das PROM 2 das Vier-Bit-Wort, das für die Addition in Übereinstimmung mit den folgenden Regeln zu verwenden ist:

a) wenn das in Frage stehende PROM sich mit dem grössern der beiden zu addierenden Wörter befasst, dann ist sein Ausgangssignal zur Summierschaltung gleich den vier Stufenbits dieses Wortes unabhängig von einem andern Eingangssignal. Es ist zu bemerken, dass, wenn die beiden Wörter im gleichen Segment sind, für diesen Zweck angenommen wird, dass jedes der Wörter das grössere Wort sei, so dass die Stufenbits unverändert zur Summierschaltung laufen;

b) wenn das Wort das kleinere der beiden Wörter ist, dann tritt folgendes ein:

i) wenn Segment (0) angegeben wird, welches die erste Hälfte von Segment 1 ist, dann wird ein Spezialverfahren durchgeführt. Dies bedeutet, dass die Bits 0 bis 3, die die Stufennummer darstellen, allein belassen werden und Bit 4, welches das Segment darstellt, hinzugefügt und auf «0» gesetzt wird. Für andere Segmente muss dieses Bit « 1 » sein ;

ii) wenn Subtraktion angezeigt wird, wird das Zweier-Komplement des Wortes gebildet;

iii) das Wort, d.h. die vier Bits, welche PROM 2 erreichen, wird nach links verschoben über die angegebene Anzahl von Bits, wobei links Bits verlorengehen und rechts Bits zugefügt werden, welche bei Addition «0»-Bits und für Subtraktion «1»-Bits sind.

Das Ausgangssignal des PROM ist dann in einer geeigneten Form für eine lineare Addition, welche in der Summierschaltung S stattfindet, an welche die Ausgangssignale der zwei PROM 2 angelegt werden. Diese Summierschaltung hat einen Fünf-Bit-Parallelausgang, um den Übertrag vom vierten Bitplatz behandeln zu können, welches Ausgangssignal an PROM 3 und PROM 4 geht, deren Funktionen anschliessend diskutiert werden.

PROM 3:

Dieses PROM erhält den Summen- und Übertragsausgang von der Vier-Bit-Addition und erzeugt unter Einfluss von andern Eingängen vom PROM 1 die Stufenbits für das Resultat der Addition. Die von der Summierschaltung erhaltene Summe gibt die Stüfenbits an; es kann aber nötig sein, dass diese in Übereinstimmung mit andern Eingangssignalen von PROM 1 her geschoben werden müssen. PROM 3 arbeitet in folgender Weise:

a) wenn die beiden PCM-Wörter gleich sind und eine Addition durchgeführt wird, dann wird die Segmentnummer erhöht, da, wie oben erwähnt, jedes Segment doppelte Gewichte gegenüber seinem unmittelbaren Vorgänger aufweist. Die die Stufe definierenden Ziffern und daher die Summe der beiden Wörter wird in einem solchen Fall nach links geschoben. Das bedeutsamste Bit der Summe, Bit 3, ist dann gleich dem Übertragsbit. Das Resultat wird ausgegeben als die Stufenbits;

b) wenn das Übertragsbit «0» war und eine Addition durchgeführt wurde oder wenn das Übertragsbit « 1 » war und eine Subtraktion durchgeführt wurde, dann ist das Ausgangssignal gleich der Summe d.h. dem Eingangssignal an PROM 3;

c) wenn eine Addition durchgeführt wurde und das Übertragsbit «1» war, dann wird die Summe um einen Platz nach links geschoben (bedeutsamstes Bit = «0»);

d) in den andern Fällen als in a, b oder c, das heisst gleich und Subtraktion und Übertrag, oder Subtraktion und kein Übertrag, wird das Segment durch die Stellung der bedeutsamsten «1» in der Summe angegeben, und die Stufenbits werden die nächsten vier Bits sein (Auffüllung mit «0») ;

e) zusätzlich zum obigen besteht eine Überlaufsituation, wenn eines der PCM-Wörter in Segment 7 ist und eine Addition durchgeführt wird und der Übertrag entweder « 1 » ist oder die Wörter gleich sind (beide in Segment 7). In diesem Fall wird das Ausgangssignal ersetzt durch F, d.h. alle Stufenbits sind «1».

PROM 4:

Dieses PROM benützt die meisten der Eingangssignale an PROM 3 zusätzlich zum Segmentwert des grössten PCM-Wortes, um die Segmentbits für das Resultat der Addition zu erzeugen. Es tut dies in Übereinstimmung mit den folgenden Regeln:

a) wenn die beiden Wörter gleich sind und eine Addition durchgeführt wird, dann ist das Ausgangssignal, d.h. die Segmentnummer der Summe, gleich dem Eingangssegment plus eins, bis zu einem Maximalwert von 7 ;

b) wenn das Übertragsbit «0» war und eine Addition durchgeführt wurde oder wenn das Übertragsbit «1» war und eine Subtraktion durchgeführt wurde, dann ist das Ausgangssignal für das Segment gleich dem Eingangssignal für das Segment;

c) wenn eine Addition durchgeführt wurde und das Übertragsbit « 1 » war, dann ist das Segment gleich dem Eingangssegment plus eins bis zu einem Maximalwert von 7 ;

d) sonst wird die Summe ausgedrückt durch die Position der bedeutsamsten «1» in der Summe und im Eingangssegment, wobei das Ausgangssignal die Differenz zwischen den beiden und gleich Null ist, wenn die Summe Null ist.

Bei Subtraktionen gibt es eine Ungenauigkeit, wenn eine Segmentänderung notwendig ist, da jedoch diese Ungenauigkeit kleiner ist als die Auflösung des grössten PCM-Wertes in der Subtraktion, ist diese Ungenauigkeit normalerweise nicht bemerkbar.

5

10

15

20

25

30

35

40

45

50

55

60

B

1 Blatt Zeichnungen

Claims (5)

1. 658350

   2

   PATENTANSPRÜCHE

   1. Verfahren zur vorzeichenrichtigen Summierung von PCM-Codesignalen, welche in Übereinstimmung mit einem digitalen Kompressionsgesetz codiert sind, welche PCM-Codesignale als Acht-Bit-Wörter ausgedrückt sind, in welchen das erste Bit ein Vorzeichenbit zur Angabe eines positiven oder negativen Signalwertes ist, in welchen Wörtern die nächsten drei Bits das Segment einer aus linearen Abschnitten zusammengesetzten Kompressionskennlinie definieren, in welchem der analoge Signalwert liegt, und in welchen Wörtern die letzten vier Bits die Anzahl der gleich grossen Stufen in diesem Segment angeben, dadurch gekennzeichnet, dass zur Addition von zwei solchen PCM-Codewör-tern der zuletztgenannte Vier-Bit-Abschnitt von einem der PCM-Wörter so verschoben wird, dass die Bits mit übereinstimmender numerischer Bedeutung miteinander ausgerichtet sind, dass nach Durchführung dieser Ausrichtung eine binäre Addition durchgeführt wird und die resultierende Summe durch Elimination der vier am wenigsten bedeutsamen Bits des Wortes beschnitten wird, wobei das höchste Bit der genannten vier Bits ein Bit mit dem logischen Wert « 1 » ist, und dass nach der Addition und der Beschneidung das entsprechende Drei-Bit-Segmentcodesignal und das Vorzeichenbit zu den verbleibenden vier Summenbits hinzugefügt werden, wobei sich das Drei-Bit-Segmentcodesignal im Falle einer Addition auf das höhere Segment oder im Falle einer Subtraktion auf das nächst tiefere Segment verändern kann.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die beiden zu summierenden Werte an einen Satz von programmierbaren Festwertspeichern angelegt werden, von denen einer (PROM 1) festlegt, ob die beiden Werte dasselbe Vorzeichen haben, und dass, wenn die Vorzeichen der beiden Werte unterschiedlich sind, der negative Wert in die Form seines Zweierkomplements gebracht wird, um nachher addiert zu werden.
3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass für die Verschiebungsfunktion zwei programmierbare Festwertspeicher (PROM 2) vorgesehen sind, und zwar je einer für jeden zu summierenden Wert, und dass in Abhängigkeit davon, ob ein Wert in die Form seines Zweierkomplements gebracht werden muss, ein Steuersignal vom erstgenannten Festwertspeicher an einen der zweiten Festwertspeicher angelegt wird, um die Umwandlung in das Zweierkomplement zu bewirken.
4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass, wenn einer der zu behandelnden Werte negativ und der andere positiv ist, so dass die Summierung eine Subtraktion erfordert, der positive Wert in die Form seines Zweierkomplements gebracht wird, so dass das Resultat der Addition der beiden Werte, von denen einer in der Zweierkomplementform ist, die Differenz zwischen den beiden Werten ist.
5. 5. Einrichtung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, dass ein Satz von programmierbaren Festwertspeichern vorhanden ist, von denen ein erster (PROM 1) bestimmt, ob die beiden PCM-Code-wörter dasselbe Vorzeichen haben, zwei zweite Festwertspeicher (PROM 2) eine Bit-Verschiebung der Stufenbits des Wortes mit niedererem Wert durchführen und bei ungleichen Vorzeichen das Zweierkomplement des Wortes mit negativem Vorzeichen bilden, ein dritter Festwertspeicher (PROM 3) die Bits für die Angabe der Stufe der Summe der beiden Codewörter erzeugt, und ein vierter Festwertspeicher (PROM 4) die Bits für die Angabe des Segments der Summe und das Vorzeichenbit der Summe erzeugt, und dass eine Summierschaltung (X) vorhanden ist, welche die zwei von den zweiten Festwertspeichern erhaltenen Vier-Bit-

   Wörter für die Stufenangabe linear addiert und gegebenenfalls eine Angabe für eine Änderung des Segments liefert.