DE1499237A1 - Verfahren und Vorrichtung zur Binaer-Dezimal-Umwandlung - Google Patents
Verfahren und Vorrichtung zur Binaer-Dezimal-UmwandlungInfo
- Publication number
- DE1499237A1 DE1499237A1 DE19651499237 DE1499237A DE1499237A1 DE 1499237 A1 DE1499237 A1 DE 1499237A1 DE 19651499237 DE19651499237 DE 19651499237 DE 1499237 A DE1499237 A DE 1499237A DE 1499237 A1 DE1499237 A1 DE 1499237A1
- Authority
- DE
- Germany
- Prior art keywords
- binary
- arrangement
- multiplication
- fraction
- multitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/06—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being a positive integer different from two
- H03M7/08—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being a positive integer different from two the radix being ten, i.e. pure decimal code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/12—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word having two radices, e.g. binary-coded-decimal code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Complex Calculations (AREA)
Description
U99237
An das
ß München 2
2weibrUckenstr. 12
9. Juli V/He 4418
Di· Erfindung bezieht niob auf Xeohnersystem uad inebtionder·
mxt 3yet«Es* sur Uawandlung von Z*hl«nd*ret«lluB£«n aus eintr
Binärd*ra^«llun4E i» «in« iiyuiv»l«ntt biAärkodiert« Desiaaldar-
et«llung.
der Erfindung lot ti, ein verbeeeeriee Verfahren uad eine
varb»geerbt Torviofetung sur ϋ«ν*οαΙΐΐηβ tor Bimärsshlea in entsprechend« Mnärkodierte Desisuilsiihlen
der 3chwlerisfc*it*n bei Rtohaera, in weleasn Sfthlea ia
werden, besteht darin» die Biaär-
«Bsuw«Adelm« lia
BAD W 909884/1388
Verfahren arbeitet ziaoh der Method· der wiederholten Subtraktion
einer Po tens von sehn Ton der Binär zahl, bia die Binära»hl geringer ist als die Fotens von sehn, wobei die Ansahl der Subtraktionen gezählt wird. Die sich ergebene Zählung let «ine Desinä
elffer, die die Desimalsiffer höchster Ordnung der Binärsahl
darstellt. Diese Ziffer kann dann auf irgendeine Abgabevorrichtung oder auf Irgendeinen gewünschten Abschnitt des Rechners Übertragen werden. Die Ziffer näohstniedriger Ordnung wird durch
Wiederholung des Subtraktlonsvorganges »it der nächstniedrlgen
Potenz von sehn erhalten usw., bis die Ziffer niedrigster Ordnung erhalten ist. Dieses bekannte Verfahren erfordert die
Speicherung oder Erzeugung aller aufeinanderfolgender Poteneen
von sehn und beansprucht ±m Mittel fünf Wortlaufseiten für jede umgewandelte Ziffer, kann aber bis zu neun Wortlaufzeiten
für jede Ziffer benötigen.
Gemäß der Erfindung 1st ta nb*gli©fee Sie Umwandlung von Biniir-In Desiaalkode durohsufuhreuig oki daß die Speicherung oder
Erseugung beliebiger Potenzen vom sehn erforderlieh ist und
wobei nur fünf Wortseiten für jede umgewandelt· Ziffer notwendig sind» Dies wird durch Verwendung von nur Ewei Registern err eioht, die geaeinsaa alteinander verwendet werden,
ua aufeinanderfolgende Divieiosisa durch sehn und aufeinanderfolgende Multiplikationen alt sehn «u erreiaatsi. Die Ansahl
solcher Divisionevorgänge und die Ansah! solcher Hultiplikationevorgänge ist dabei gleich und in jeäea Falle nicht kleiner als
die Ansahl von Desiaalslfferä, in der uagewandelteii Zahl. Jede
Division durch sehn erfordert vier WortlaufseitVerengerungen
und jede Multiplikation Bit jsehn eine Wortlauf sei tvereögerung» N
FUr jede uagewandelte Ziffer sind soait nur fünf Wortlaufseiten
9098847 136 8
erforderlich Ιό Vergleich zu einem Mittelwert von fünf und
einem maximalen wert von neun Wortlaufzeiten, wie sie bei
bekannten Umwandlem notwendig sind.
Dementsprechend ist eine Hauptaufgabe der Erfindung in einer
neuartigen Kombination von Divielone- und Multiplikationevorrichtungen zu ston, bei der eine Umwandlung von einer
Binärsahl in dae dezimale Äquivalent in einer minimalen Anzahl von Wortlaufzeiten durchgeführt wird.
weiteres Ziel der Erfindung besteht in einem neuartigen
Binär-Dezimal-Umwandler, bei dem die Umwandlungezeit nicht
auf den Wert der dezimalen Ziffern bezogen ist. Auch soll
ein neuartiges Verfahren angegeben werden, um die gewünschten Dezimalziffern aus der Hultiplikationevorriohtung zu
erhalten.
Merkaal der Erfindung ist in einer speziellen Einrichtung
zur Kompensation von Aufrundungsfehlern während des Umwandlungsvorganges zu sehen.
Bin weiteres Merkmal bezieht sich auf die neuartige Ausgestaltung, Anordnung und relative Lage sowie Verbindung der Teile»
die ein verbessertes Binär-Dezimal-Umwandlereyetea ergeben.
Weitere Merkmale und Vorteile ergeben sich aus der nachstehenden
Beschreibung in Verbindung Bit dtn Zeichnungen.
Soweit die Erfindung hauptsächlich mit arithmetischen Divisionsund KuItipiIketionevorgängen befaßt ist, xm eine Binär-Dezimal-
iAD OR'OIMAL 9 0 9 884/1368
Umwandlung au erreichen, werden nur die Teile eine· Reohnersyatesjes beschrieben, die zua Verständnis der Erfindung erforderlich eind.
Fig. 1 ein schema Weites Bloekdiagrama elnee bevorzugten AuefUhrungebeispielea der Erfindung,
Pig. 2 ein echematisehes Blockdifcgremm, aus dem im einseinen
die Vorrichtung, für die Division durch zehn hervorgeht,
die Vorrichtung für die Multiplikation mit zehn hervorgeht ,
l'ig.3A ein aohematischee Blockdiagramm einer abgeänderten AusfUhrungsform der Vorrichtung für die Multiplikation mit
sehn,
figuren 4 und 5 typische Ausführungsbeispiele geraäü der Erfindung.
Xn Fig. 1 iet dat Register 10 ein Serienbinärregister bekannter
AuefUhrungeform, das in der Lage ist, eine aus η Bite bestehende
Binärzahl K zu speichern. Dae Regieter 12 ist ein zweites Serienbinär register bekannter AuefUhrungefora, das tine Binär- ■
zahl X speichern kann. Dieses Register kann eine beliebige Länge
aufweisen, in dem bevorzugten AusfUhrungsbeisuiel ist seine
Länge jedoch gleich der des ersten Registers 10 oder gleich
η Bits. Das Kästchen 14 bezeichnet eine besondere Schaltung, deren Zweck darin besteht, am Ausgang eine Binäreahl gleich
einen Zehntel der am Eingang auftretenden Binäraahl su erzeugen.
Die Einzelheiten der Schaltung 14 werden weiter unten erläutert.
9 0 9 8 8 4/1368 8AD ORfGINAL
pi· Register 10, 12 und die Schaltung 14 sind miteinander über
Verbindungsleitungen 16, 18 und 20 sowie Steuertore 22, 24 und 26. verbunden»
Des Kästchen 30 enthält eine ait sehn aul ti pulsierend e
Schaltung, die *■ Ausgang eine Binäraehl erseugt, die gleich
dem zehnfachen der am Eingang auftretenden Binärsahl 1st.
Biese Schaltung wird ebenfalls weiter unten näher erläutert.
Die Schaltung 50 kann auch «it dea Register 12 Über Verbindungsleitungen 32 und 34 sowie Tore 36 und 38 verbunden sein.
Der Kreis 40 stellt einen Impulsgenerator dar, der für jeweils
η Bitseiten einen Biteeitimpuls erzeugt. Der Ausgang des
Zapulsgenerators 40 ist über die Leitung 42 mit einen Zähler
44 verbunden. Der Zähler ist so aufgebaut, daß er steuern
kann, wie oft die Regietar 10 und 12 alt der durch zehn dividierenden Schaltung verbunden werden, ferner auch, wie oft
das Register 12 alt der alt sehn aultlplisiersndsn Schaltung
verbunden wird. Schließlich steuert der Zähler die Wirkung der alt sehn multiplizierenden Schaltung über die Leitung 46
und vier Signalleitungen 48, die von der alt sehn oultiplieierenden Schaltung abgehen·
Arbeitsweise der Erfindung ist in Verbindung sit Fig. 1
erläutert» folgende!
Die Binärsahl Bf die umgewandelt werden soll, wlrö la Register
10 gespeichert. Dann wird eine üb 1 b0her« Ordnung in das Register 12 eingeführt. Die Binareteile wird als »wischen den
Registern 10 und 12 liegend angenommen, so daß did Zahl im
■ - . BADORiGlNAL ;
909884/1368
Bruchteil angibt. Di· üb 1 höhere Ordnung, die in das Register 12 eingeführt wird, stellt somit den Wert ■? dar. Der-Grund für das Einführen des Wertes r in das Register 12 wird
weiter unten näher erläutert, es dient ,Jedoch im Prinsip
der Kompensation von Aufrundungsfehlem bei der Division.
Die beiden Register werden dann mit den Block 14 über Verbindungsleitungen 16, 18 und 20 verbunden, und der Inhalt
der beiden Register wird Jeweils Über die duroh sehn dividierende Schaltung wiederholt verschoben, wobei die Anzahl
der Versohiebevorgänge von Zähler 44 gesteuert wird. Der
Kutzauagang einer jeden Verschiebung der Zahlen duroh die duroh sehn dividierende Schaltung besteht darin, daß HX
duroh sehn dividiert wird, wobei X in diesen falle zu Anfang den fcert ~ besitzt. Diese Arbeitsweise wird wiederholt, entweder bis der Inhalt des Registera 10 auf Bull reduziert ist,
oder bis der Zähler einen voreingestellten Zählwert erreicht
hat. Der voreingestellte Zahlwart stellt eine bevorzugte
AusfUhrungaforn dar und ist in dieses Pell die maximale Zahl
der Desiaalziffer K, die in Jeder beliebigen Binärzahl in
kann
Register 10 enthalten ββΐη/. Fach K Verschiebungen der Zahlen
duroh die duroh sehn dividierende Schaltung 1st der Inhalt
des Registers 10 Hull und der Inhalt des Registers 12 W + X τ
10*
An diesen Punkt wird das Register 12 nit der Bit sehn multiplizierenden Schaltung 30 Über Leitungen 32 und >4 verbunden
und der Inhalt des Registers 12 K aal durch die alt zehn Multiplizierende Schaltung verschoben und in des Hegister 12
aufgezeichnet. lach jeder solchen Verschiebung durch die alt sehn
9 Ö "98 IU /1368
U99237
OO
-P-
-P-
multiplizierende Schaltung wird der Teil dee Inhaltes des Registers Ιέ, der dann, wenn er mit zehn multipliziert ist, die
Kapazität des liegieters übersteigt, an der mit zehn multiplizierenden
schaltung auf der Auegangsleitung 48 verfügbar. Jeder
selche überlauf stellt eine umgewandelte Dezimalziffer dar, die
in der Binarziffer enthalten war, welche ursprünglich im Register
10 gespeichert war.
i.ine weitere und ähnliche ürl-.uterung der Arbeitsweise der
i.rfindung 1st folgende. Die Binurzahl, die uagewancüLt werden
soll, wird in das linke oder höherwertige Hegister 10 eingeführt,
üine binare ι wird, in die Jteilung höherer äörtigKeit des rechten oder niedrigeren Registers lü eingesetzt und der übrige
Teil des rechten Registers wird mit Hüllen gefüllt. Die beiden
.Register werden nun als einziges Kegister doppelter L^nge behandelt.
Der Inhalt des linken Registers stellt eine ganze Zahl dar una der Inhalt des rechten itegisters einen Bruchteil-· Die
Zahl, die in das rechte Hagister zu Beginn des Vorganges eingeführt
wird, stellt den v.ext —· dar und 1st dort zum Zwecke
der Kompensation von Rundungsfehlern vorhanden, die in den
nachfolgenden Stufen dee Vorganges auftreten. Dieser Vorgang
der .addition de» »»ertes τ bei der Rundung ist dem Fachmann besannt
Ncxchaeffi die Zahl in das linke Register und die Hundungekonatante
in das rechte Kegister eingeführt worden sind, wird
der Inhalt eines jeden der beiden kegister vtederholt durch zehn
dividiert. Die ivnzahl von Divisionen durch zehn wird von einem
p Zahler 44 gezählt, der so ausgelegt ist, daß er den Divisione-
Vorgang anhält, nachdem eine vorbeetimate Anzahl von Divisionen
durch zehn durchgeführt worden sind. Der vorgegebene Zählwert
gleich oder größer der Zahl von Dezimalziffern sein, die in
JJ d«r Binarzahl if enthalten sind, welche in das Eegieter 10 «ingiführt
wurde, und in dem bevorzugten Auefuhrungebeiepiel ist
-Q-
U99.237
der vcrbeotimBite Zählwert gleich der Anzahl von Dezimalziffern
in der gröuten Binärsahl, die in dae Register 10 eingeführt wer-·
den kenn. Nachdem dieser vorgegebene Zählwert erreicht ist» wird der Divieonevorgang angehalten« der Inhalt dee linken Register 10 let gleich Null und der Inhalt dee rechten Ktgiatere
k ·
dividiert durch 10 , wobei K der vorbastimmtβ Zählwert 1st.
Dann wird der Inhalt des rechten Kegleters mit 10 multipliziert,
und κwar eo oft ι wie die Teilung durch zehn vorgenommen worden
ist, d.h. K mal. Nach jeder Multiplikation stellt der Iberlauf
auβ dem Register 12 eine Bezimalziffer der Antwort dar. Die
exakte Methode» durch die der überlauf von der mit zehn multiplizierenden Schaltung erhalten wird, ist weiter unten las einzelnen dargestellt. Die erste Desimalziffer, die erhalten werden
eoll, ist die Dezimalziffer höchster Ordnung der Zahl und die
te
letzte oder die K Ziffer die Dezimalsiffer geringster Ordnung
der Zahl Kr
hin anderes Verfahren besteht darin, den Ausgang der alt sehn
multiplizierenden Schaltung 34 mit dem Eingang in das Register
lü anstatt mit den Eingang In das Register 1* zu verbinden, wie
in Fig. !gezeigt ist. De? Vorgang lauft wie vorher ab, mit der Auenahne, dati nun nach jeder Multiplikation mit sehn die gewünschte Ziffer 1st Register 10 In einem 8421 Kode enthalten ist.
Diese Ziffer kann aus dem Register 10 in ein® andere Vorrichtung
gegeben werden. Der Inhalt des Registers 10 wird dann gelöscht
und die nächste Multiplikation kann stattfinden,. .
Die Arbeitsweise der durch zehn dividierenden Schaltung 14
.eich as besten in Verbindung mit Flg. 2 erläutern» Die Division
einer Zahl durch sehn wird durch dl« Kombination sweitr Vorginge
.909884/1368
4 99237
erreicht, nämlich durch die Division durch zwei und die Division
durch ft ni*. Die Division durch zwei wird in der dem Pachnann bekannten Weise durchgeführt, indem der Eingang in das Register
10 aait einer «anzapfung 7 ein Bit von unteren i^nde des Registers
12 weg verbunden wird, indem der Inhalt der Register 10 und 12 über die Anzapfung in Umlaut gesetzt wird und indem Verbindungen
leitungen 13 und 19 *ua Eingang in das Register 10 für awei
WortlaufSeiten gelegt werden.
Die Division durch fünf wird duroh eine Schaltung 11 erreicht,
die z,B. in der US-Patentschrift 3.039*691 beschrieben ist. Liese Schaltung erseugt an ihrem Ausgang 17 ein Fünftel der Zahl,
die dem Eingang 15 aufgegeben worden ist. Die Arbeitsweise dieser 3chaltung erfordert es, daü der Eingang zweimal dargestellt
wird. Diese Schaltung wird mit der durch zwei dividierenden Schaltung kombiniert, so da3 der Inhalt der Register 10 und 12 suerst
der Schaltung 11 über ein· Leitung 13 und dann der Schaltung 11
über eine Leitung 9 aufgegeben wird. Während der ersten beiden
Wortlaufselten 1 und 2 wird die Zahl B, die durch swei dividiert
wurde, in des Register 10 Über die Strampfade 13 und 19 aurück
aufgezeichnet» 1/2 steht damit auf der Verfeiiiduiigeieituitg 9
während der Wortleufseiten 3 und 4 sur Verfügung. Deshalb wird
K/c sweimal der duroh fUnf dividierenden Schaltung dargeboten·
ersten· User die Leitung 13 während der Wortlaufleiten 1 und 2
und «weitens über die Leitung 9 während der Vio.tlaufseitea 3 und
4« Der Ausgang 17 der durch fünf di?idiere&d*n ochaltung 11
wird damit I dividiert durch 10, und er stellt während der '*crtlaufselten 3 uad 4 sur AufBelohnung Ib da· Register 10 sur Verfügung, lach Tier Wortl&ufselten ist somit der Xahalt der Hcglster
10 und 12 durch seen dividiert worden.
909884/1368 BAD 0RlQINAL
-IQ-
U99237
Nach K iiivlsions-perioden let die ursprüngliche Zahl K eouiit auf ei
nen Binarbruchteil reduziert wordenv der vollständig im Register
\d enthalten ist. Dieser Bruchteil wird nun K mal von der Schaltung
30 mit zehn multipllaiert, was am besten der Pig. 3 entnocuaen
werden kann. Me Jchaltung 30 besteht aus drei Verzögerunge
i?lip-i?lop8 51. 33 und 35, einer Huomiarsohaltung 39 und einem
Lbertrag-i'llp-i'lop 37. Ua die Arbeitsweise der Schaltung 30 au
verstehen» soll der Eingang 32 in die Zuhaltung den Wert A haben.
Dann entspricht der Auegang des J?lip-i?lopB 31 dem V/ert 2λ und
der Ausgang von 35 deia Wert 6a. Diese beiden Signale 2Δ und SA
werden der Summier se haltung 3'3 aufgegeben und der Auegang ist
lüA, der an der Verbindungalöitung 34 auftritt. Nach einer
rtortlaufüsuit iat der Inhalt dea Registers 12 mit zehn multiplislert
worden. Die Multiplikation der im Heglster 12 enthaltenden
Zahl mit zehn kann eine neue Zahl erzeugen, die au gro3
ist, als daß sie vom Register 12 aufgenommen werden kann. Dieser
.bertrag tritt dana iß den #11ρ-£Ίορβ 3I8 33» 35 und '37 bei
Beendigung der Multiplikation mit sehn oder nach einer Wortseitdauer
auf. Die Zahl In diesen flip-Plopa stellt eine gewünschte
Desiis&lziffer dar und steht auf den Ausgangsleitungen
48 in einem 5^11 Kode £ur Verfügung Hachdeis die gewünschte
Desimaigiffer aus den Plip-Plops 31» 33» 35 und 37 auegelesen
worden ist, werden die flip-flops auf ITuIl zurückgesetzt und
der Vorgang wird mit der nächsten Multiplikation mit zehn fortgesetzt
. Beah&lb erxeugt jede HuItiplikation silt seh© eine Seeiaaliiffer
auf den Leitungen 46 und nach K Multiplikationen mit
seha werden K Deziaalaiff«rn auf dss Leitungen 48
iint «nder* Ausbildung der S-haltung 30 i«t in fig« 3A gear :,S.
Ia diesea fall i*t der Pllp-IXop 31 in die Yerbinauags)eitung
der Leitung J2 wi© in $tg. 3 oiag«s«tst«,
909884/1368
U99237
v.eiee der "Schaltung let Ie weeentllchen die gleiche, mit der Ausnahme,
da.- die Ue säiEial ziffern nunmehr in einem Ac 21 Kode erzeugt
νorden. .
ArbeiVeweiuc- der Erfindung l*~t eich weiter anliand eines
eleß nach Pig. 4 verstehen. Zu Zwecken der Darstellung
wird davon ausgegangen, da*? die Register 10 und IZ eine Linge
von acht Bits beuitzen. Die Zahl N, die umgewandelt werden soll,
sei 37 und das binare Äquivalent von 37 1st Im Register 10 zu
Anfang gezeigt. Der »ert — iut zu Anfang im Register 12 dargeeteilt,
Nach einer Division durch aehn enthalt dan Register 10
den Wert J und daa Register Ij den vert 0,75. Ilach der zweiten
und lotzten Siviolon durch zehn enthalt das Regieter 10 den
«ert Mull und das Register 1«: den *ert 0,375· DIo vierte Zeile
in Pig. 4 zeigt den Inhalt des Registers. 12 nach zwei DiviBlpnen
durch zehn und den Inhalt der vier Flip-Flops jl, 33, 35 und 37·
Diese sind die vier ίΊΙμ-ϊΊομο, die einen Teil der mit »βηη pulti
linierenden Schaltung 30 daretollen, und die die berlaufbits
nach Jeder hulti^likatlon Bit eehn enthalten. Mach einer Multiplikation
mit 10 enthält &&8 Register Ii; den :Aert £1,75 und
die Flip-Flops 33 unä 35 sind beide so geeetat, äa,i eie das
Vo handensein der 3 im 5*11 Kode angeben. An dieser Stelle
kann der Inhalt der vier Flip-J'lopB in einer iUiieren Vorrichtung
ausgelesen v/«rden. öie werden dann auf Null zurückgesetzt, be
vor die nächste Multiplikation Bit sehn beginnt. Nach der nach
sten~Multiplikation mit sselm enthalt der Inhalt des Regieters
I* den vert 3/oder o,5 und die Flip-Floi-e" 31 unö 33 sind beide
so geeetat, ä»i» sie das /orhendeneein einer 7 anseigea, die
zweite und letzte umgewandelte Desimalziffer. Daioit wurde die
900884/1368 βΑί? original
Binurz.tthl 00100101 in awei Deaimalziffern 3 und 7 nach awel
Divisionen durch sehn und awei Multiplikationen mit sehn umgewandelt. Da jede Division durch zehn vier Wortlaufseiten und
jede Multiplikation mit zehn eine Wortlaufeelt erfordert, betragt die notwendige Gesamtzeit zehn Wortlaufseiten oder fünf
wortlaufzeiten pro Defsimalziffer. In diesem besonderen Ausfuhrungebeispiel wird der wert 1, der ursprünglich im Register
Ii. gespeichert war, in das Register 12 eurUckgefUhrt, wenn der
Arbeltsvorgang abgeschlossen let; dies ist jedoch nicht immer der Pfeil, wie eich aus dem nachstehenden Beispiel in Verbindung
mit flg. 5 ergibt. In diesem Fall ist die umzuwandelnde Zahl
00100110 oder 33, Nach einer Division durch «sehn stellt der Inhalt des -Registers 10 den Wert 3 dar, der Inhalt des Registers 12 zeigt jedoch nicht den Wert 0,85, sondern den Wert
0,84765625. Der Grund dafür liegt darin, daü der Wert 0,65,
wenn er als binärer Bruchteil ausgedrückt wird, ein nicht aufgehender Bruch ist, und wenn der Bruch nach acht Bits beendet
wird, wio lsi Beispiel gezeigt, entspricht das Resultat nicht
dem Wort 0,85, sondern in diesem Falle dem Wert 0,84765625* ^1*
Differenz von 0,00234375 entspricht dem Teil des Bruches, der verloren geht. Dies gilt analog, wenn ein Bruch, s.B. 1/3, im
Dezimalsystem ausgedrückt wird, wobei nur eine bestimmte Anaahl
von Desimaletellen rechts vom Komma beibehalten wird. Die Umv&ndlung geht in der vorbeschriebenen Welse vor sich und die
Ziffern > und 8 werden in dieser Reihenfolge erzeugt. Am Ende
dee Vorganges enthält das Register 12 das Äquivalent von
ο 0,2ül25 anstatt von 0,5, wie dies bei Fig. 4 der Fall war. Die
to
**· von awei Divisionen öurote sehn trBeugt wurde. Xa diesem Beispiel
^ reicht die Addition von » sum Register 12, bevor de? Vorgang ein-
^ geleitet wurde, mehr als »us, um den Verlust aufgrund des Abbrech-
. fehlere su kompensieren.
·""■''■ "■'.-■■ IAD ORIGINAL
— -JLJ -
Wie bereite oben ausgeführt wurde, 1st es nicht erfo derlich,
daü beide Register IO und 12 die gleiche Lunge aufreißen, im
bevorzugten Aueführungebeispiel haben sie jedoch die gleiche
Länge. Ferner let auch nicht erforderlich, zu Anfang den Wert
0,5 in das Register 12 einzuführen, wie das im bevorzugten Auei'Uhrungßbeiapiel geschehen ist* Das Register 12 muü jedoch eine
solche Länge besitzen und die Anfangekonstante müü so gewählt sein, dab der Abbrechfehler, der aufgrund von K Divisionen
durch zehn auftritt, die letzte Ziffer der umgewandelten Zahl
nicht beeinflußt. Die Beziehungen zwischen der Zahl von Dezimalziffern K, die umgewandelt werden sollen, der Lunge η des Registers 12 und der Anfangekonstanten X, die in das Eeglster
eingeführt wird, kann wie folgt entwickelt werden. Der ttundungsiehler bei jeder Teilung Übersteigt nicht den Wert 2~n. Der sich
anhäufende RundungsÄiler E für K Divisionen ist deshalb
E-C 2~n ♦ 2~n ♦ 2*"n + ... 2"Π . (1)
10
2~n (l + 1 + 1 ♦ .. ► 1 ) (2)
10 W
lo1
B ^ 1P_ 2"n
(4)
^. Verfahrens «it sehn Multipliziert und kann den
- U
annehmen. Nach K Divisionen durch zehn und K Multiplikationen
mit zehn enthalt das recht« Register 12 den Wert
I - 10k E (6)
wobei 10 E den angehäuften Abbrechfehler darstellt. Der obige
Ausdruck muiS gleich odor griper KuIl sein, damit der nbbrechfehler
Έ nicht in der Lage ist, eine oder mehrere Ziffern der
Zahl N au beeinfluuen. Aus der Gleichung (5)« die den maximalen
vtbbrechfehler In ü angibt, ergibt aich eonit
λ ^ lok ü (7)
X ..." 10 2"n 10k (8)
Die Gleichung (B) gibt den a^iniBalen Wert der Anfangekonatanttn
λ, die für Jede Reglsterlange η und Zahl von uegewandelten Ziffern K verladet werden muli. Die Gleichung (8) ergibt auch den
folgenden Ausdruck
10
der den maximalen wert von K für jeden beliebigen Wert von X
und jeden beliebigen Wert von η angibt.
das in Pig. 4 gefügte Bales»!«!* bti des K * 2,n- 8 und
ψ gibt die öXflchuiig (9>
dans
%o
Dies zeigt, daü Bwel Dezimalxiffemcahlen umgewandelt werden
können, wobei ein Register 12 fur 8 Bits und eine Anfangskonstante X von τ verwendet werden. Umgekehrt kann die Gleichung
(8) für das obige Beispiel auch den öiniaalen Wert der Anfängekonstanten zur Umwandlung von swei Pexiaalsifferneahlen mit
einem Register für 8 Bits ergeben.
X _ ^f_ X .434027777«..
9 28
oder in Binärdareteilung
X _ .011100000
Aus vorstehenden Erläuterungen und insbesondere aus dem Beispiel nach Fig. 4 ergibt sich, daß es eine bestimmte Gruppe von
Binärsahlen gibt, die ic Beeiaalslffern umgewandelt werden
können, ohne daß eine Anfangskoiästante im Register 12 verwendet
wird. Dieee Gruppe von Zahlen eohlieüt alle Zahlen ein, die dann,
wenn sie K aal durch sehn dividiert werden, als Ergebnis einen
binären Bruch ergeben, der in η Bits endet. Mit anderen
dies k
durch 2 la Falle des Beispieles naoh Fig. 4 rund teilbar sind,
d.h. alle Zahlen, die durch 0,390625 rund teilbar eind.
90 988 4/1368 BÄD
Claims (1)
- Patentanspruch e ι1. Schaltanordnung cur Umwandlung einer Binarzahl in eine äquivalente binärkodierte Dezioalzahl, gekennzeichnet durch eine Speichervorrichtung zur Speicherung der umzuwandelnden Binäraahl, «ine durch sehn dividierende Anordnung, eine Steuervorrichtung, die antriebsmäßig mit der durch sehn dividierenden Anordnung und der Speichervorrichtung verbunden ist, wobei der Inhalt der Speichervorrichtung wiederholt durch zehn geteilt werden kann, eine mit zehn aut&iplisierende Anordnung, die Bit der Steuervorrichtung verbunden ist, wobei der Inhalt der Speichervorrichtung wiederholt mit zehn aulSlpliziert werden kann, und eine Auegabevorrichtung, die alt der Multiplikationsanordnung verbunden let, daait eine Dszinalziffer nach Jeder Multiplikation nit zehn zur Verfugung steht,2. Schaltanordnung zur Umwandlung einer Binärzahl in eine äquivalente binärkodierte Deziaelzahl, gekennzeichnet durch eine erste Speichervorrichtung zur Speicherung der umzuwandelnden Binärzahl, eine zweite Speichervorrichtung sur Speicherung eines Binärbruchteiles, eine durch zehn dividierende Anordnung, eine Steuervorrichtung, die antriebsaößig ait dea Speicher und der durch zehn dividierenden Anordnung verbunden ist, wobei der inhalt dee ersten und zweiten Speichers wiederholt duroh zehn dividiert werden kann, eiiieoLt zehn multiplizierende Anordnung, die vier bistabile Elemente aufweist, welohe so geschaltet sind, daß der Ausgang der MuItiplikationsanordnung zehnaal eo groß wie der Eingang der MuItiplikationsanOrdnung ist, wobei die ait zehn multiplizierende Anordnung ait der Steuervorrichtung verbunden ist und der Inhalt der zweiten Speichervorrichtung beliebig Bit zehn multipliziert werden- 9098 8 4/13 6 8ORIGINALΊ499237kann, und eint Ausgab·vorrichtung, dia ait dan bistabilen iCleaenten verbundtn let, daait eine äußere Vorrichtung tine Deeiaaleiffer nach jaderMultiplikation nit sehn zur Verfugung ata11t, in dar dia Deziaalsiffer in einen 4 Bit Binärkode dargeetellt iat.3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daü die vier biatabilen Elananta ao geschaltet sind, daü die Deziaalziffern in ainea 5211 Kode dargestellt aind.4· Anordnung nach Anapruoh 2, dadurch gekennzeichnet, daß die vier biatabilan Kienente ao geschaltet sind, daü dia decimalen Ziffern in ainaa 4221 Kode dargeetellt aind.5. Anordnung nach Anapruoh 1, dadurch gekennzeichnet, daü die Vielzahl von Diviatonen durch sahn und die Vielzahl von Multiplikationen ait sehn jeweila gleich dar Ansah! von Deslaal- «iffern aind, die von dar gespeicherten Binäreahl uagawandelt werden.6» Anordnung nach Anapruoh 2, dadurch gekennzeichnet, daü die Vielzahl von Divisionen durch sahn und dia Vielzahl von Multiplikationen ait sahn jeweils gleich der Anzahl von Deziaalziffern aind, dia von dar geapeioharten Binäriahl uagewandelt werden.7· Anordnung nach Anapruoh I1 dadurch gekennseiohnet, daß dia Vielzahl von Diviaicam durch zehn und dia Vielzahl von Multiplikationen alt zehn beide gleich der aaxiaalea Saal von Deziaalziffern aind, die in einer beliebigen Binärzahl enthalten sein kSnnen, welche zu Anfang in dar Speichervorrichtung geapeichert iat. . .. .,., - ... - - . .. .-,■,' .,9 0 9.8 84/1 3 68 BAD OrigiNal!499237θ. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß dl· Vielzahl τοη Divisionen durch zehn und die Vielzahl von Multiplikationen alt sehn beide gleich der maximalen Zahl von Dezimalziffern sind, die in einer beliebigen Binärzahl enthalten sind, welche zu Anfang in der Speichervorrichtung gespeichert ist.9. Schaltanordnung zur Umwandlung einer Binärzahl in eine äquivalente -binärkodierte Zahl in eine» Zahlensystem mit einer Basis verschieden von zwei, gekennzeichnet durch eine Speichervorrichtung zur Speicherung der umzuwandelnden Binärzahl und eines Binärbruches, eine Sasisdivlslonsanordnung, eine Steuervorrichtung, die antriebsaäöig alt der Speichervorrichtung und der Basisdivisionsanordnung verbunden 1st, wobei der Inhalt der Speichervorrichtung durch die Basis wiederholt teilbar 1st, eine Baeismultlplikatlonsanordnung, die antriebsmäSig mit der Steuervorrichtung und der Speichervorrichtung verbunden ist, wobei der Inhalt der speichervorrichtung alt der Baals wieder· holt multiplizierbar ist, und eine Ausgabevorrichtung« die mit der Multiplikationsanordnung verbunden ist, um eine Ziffer in dem Zahlensystem nach jeder Multiplikation alt der Basis verfügbar su machen.10. Verfahren zur Umwandlung einer Binarzahl in eine äquivalente, binärkodierte Zahl, dadurch gekennzeichnet, daß tin Anfangs« binärjibruch der Binärzahl hinzuaddiert wird, da3 der kombinierte binäre ganzaahllge Teil und dir Bruchteil wiederholt durch zehn dividiert werden» wobei die Ansahl dieser Divisionen der maximalen Zahl von Deiimalaiffern ^tich 1st, die in der BlnMrsahl enthalten ed η können, wodurch dl· Vielzahl von Divisionen durch zehn die koabinierte Binärzahl aui ®lnen9 4/1368BAD ORIGINALresultierenden Bruchteil kleiner als 1 vermindert, daß der resultierende Binärbruohtell wiederholt mit zehn multipliziert wird, und zwar so oft, wie die Teilung durch zehn -vorgenommen wird, daß aus jeder Multiplikation mit zehn eine resultierende Binärzabl gebildet wird, und daß aus deyresultierenden Binärzahl der. ganzzahlige Teil der resultierenden Binärzahl entfernt wird, damit ein resultierender Binärbruchteil entsteht, der für die nächste Multiplikation ait zehn verwendet wird und in welchem der ganzzahlige Teil eine gewünschte Dezimalziffer ist.11, Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß deranfängliche Binärbruebteil gleich oder größer der Zahl ist,-n k
die durch 1£ 2 10 dargestellt>£rd, wobei η die Zahl derBinlibits in den* Bruch und K die Anzahl von. Divisionen durch zehn ist.12. Verfahren zur ITirwEndlung einer Binärzahl in eine äquivalente, tinärkodierte Zahl in einem Zahlensystem mit einer Basis verschieden von zwei, dadurch gekennzeichnet, daß ein anfänglicher Binarbruchteil der Binärzahl hinzuaddiert wird, daß der kombiniert«; Binärwert aus ganzer Zahl und Bruchteil wiederholt durch die Basis dividiert wird, und zwar so oft, wie der maximalen kahl von umgewandelten Ziffern entspricht, die in der Binärzahl enthalten sein können, daß die Vielzahl von Divisionen durch die Basis die kombinierte Binärzahl auf einen resultierenden Binärbruchteil kleiner als eins reduziert, daß der resultierende Binärbruchteil durch die Basis wiederholt multipliziert wird, wobei die Anzahl dieser Multiplikationen gleich der Anzahl der Divisionen durch die Basis ist,, daß aus jeder Multiplikation mit der Basis eine resultieende Binärzahl erzeugt wird, und-2ο -" * "Ί499237daß aus der resultierenden Binärzahl der ganzzahlige Teil der resultierenden Binärzahl entfernt wird, damit ein resultieren der Binärbruchteil erzeugt wird, der für die nächste Multiplikation mit der Basis verwendet wird, und in der der ganzzahlige Teil eine gewünschte Ziffer ist.— 9 OB=S 8^/1 368BAD ORiQlNALLeerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US413864A US3373269A (en) | 1964-11-25 | 1964-11-25 | Binary to decimal conversion method and apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1499237A1 true DE1499237A1 (de) | 1970-01-22 |
Family
ID=23638987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19651499237 Pending DE1499237A1 (de) | 1964-11-25 | 1965-09-07 | Verfahren und Vorrichtung zur Binaer-Dezimal-Umwandlung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3373269A (de) |
BE (1) | BE669465A (de) |
CH (1) | CH445909A (de) |
DE (1) | DE1499237A1 (de) |
GB (1) | GB1068105A (de) |
NL (1) | NL6511979A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1477485A (fr) * | 1966-01-04 | 1967-04-21 | Convertisseur binaire-décimal | |
US3500383A (en) * | 1966-10-31 | 1970-03-10 | Singer General Precision | Binary to binary coded decimal conversion apparatus |
US3660837A (en) * | 1970-08-10 | 1972-05-02 | Jean Pierre Chinal | Method and device for binary-decimal conversion |
US3736412A (en) * | 1971-05-17 | 1973-05-29 | Rca Corp | Conversion of base b number to base r number, where r is a variable |
US4342027A (en) * | 1980-06-03 | 1982-07-27 | Burroughs Corporation | Radix conversion system |
US9143159B2 (en) | 2012-10-04 | 2015-09-22 | Silminds, Inc. | DPD/BCD to BID converters |
US9134958B2 (en) | 2012-10-22 | 2015-09-15 | Silminds, Inc. | Bid to BCD/DPD converters |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2860831A (en) * | 1953-12-21 | 1958-11-18 | Gen Electric | Radix converter |
US3257547A (en) * | 1963-02-19 | 1966-06-21 | Cubic Corp | Fractional binary to binary-coded-decimal and binary-coded-decimal to whole number binary conversion devices |
-
1964
- 1964-11-25 US US413864A patent/US3373269A/en not_active Expired - Lifetime
-
1965
- 1965-09-07 DE DE19651499237 patent/DE1499237A1/de active Pending
- 1965-09-10 BE BE669465D patent/BE669465A/xx unknown
- 1965-09-14 NL NL6511979A patent/NL6511979A/xx unknown
- 1965-10-13 CH CH1413965A patent/CH445909A/de unknown
- 1965-10-29 GB GB45938/65A patent/GB1068105A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NL6511979A (de) | 1966-05-26 |
GB1068105A (en) | 1967-05-10 |
CH445909A (de) | 1967-10-31 |
BE669465A (de) | 1965-12-31 |
US3373269A (en) | 1968-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2756890C2 (de) | Schaltungungsanordnung zur Steuerung der Datenübertragung zwischen einer zentralen Verarbeitungseinheit und einer Mehrzahl peripherer Einheiten | |
DE2725395C3 (de) | Einrichtung zur Echtzeittransformation von m in Zeilen angeordneten Wörtern der Bitlänge n in n in Spalten angeordneten Wörter der Bitlänge n | |
DE2555963A1 (de) | Einrichtung zur funktionsmodifizierung | |
DE2523860C3 (de) | Vorrichtung zur digitalen, linearen Interpolation einer fabulierten Funktion | |
DE2205422A1 (de) | Verfahren zur Verarbeitung verdichteter Daten | |
DE1499722B1 (de) | Einrichtung zur modifizierung von informationswoertern | |
DE2505384A1 (de) | Steuerteil fuer eine elektronische datenverarbeitungsanlage | |
DE4403917C2 (de) | Vorrichtung zum Berechnen einer Bit-Besetzungszählung | |
DE3632639A1 (de) | Einrichtung zum verarbeiten von bilddaten durch faltung | |
DE2854782A1 (de) | Datenverarbeitungssystem | |
DE1115488B (de) | Datenverarbeitungssystem | |
DE3303269C2 (de) | ||
DE1499237A1 (de) | Verfahren und Vorrichtung zur Binaer-Dezimal-Umwandlung | |
DE3018509A1 (de) | Schieberegister mit latch-schaltung | |
DE2556357A1 (de) | Adressiereinrichtung | |
DE2158011A1 (de) | Digitales Anzeigesystem | |
DE3603975A1 (de) | Software-programmierbare logikanordnung | |
DE3633461A1 (de) | Taktsignalgebervorrichtung | |
DE1115483B (de) | Vorrichtung zum Abfragen eines Ziffernspeichers | |
DE2948340C2 (de) | Informationsübertragungsanordnung für die Übertragung jeweils ausgewählter Informationseinheiten | |
AT354783B (de) | Programmierbare schaltung zur datenverarbeitung | |
DE2142948A1 (de) | Verfahren und Konverter zur Konvertierung von Daten | |
DE2233164B2 (de) | Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern | |
DE3341339C2 (de) | Befehlsfolgegenerator | |
DE2601379C3 (de) | Schaltungsanordnung zum Umwandeln virtueller Adressen in reelle Adressen |