CH658350A5 - METHOD FOR SUMMING COMPANDED PCM SIGNALS. - Google Patents

METHOD FOR SUMMING COMPANDED PCM SIGNALS. Download PDF

Info

Publication number
CH658350A5
CH658350A5 CH4883/82A CH488382A CH658350A5 CH 658350 A5 CH658350 A5 CH 658350A5 CH 4883/82 A CH4883/82 A CH 4883/82A CH 488382 A CH488382 A CH 488382A CH 658350 A5 CH658350 A5 CH 658350A5
Authority
CH
Switzerland
Prior art keywords
segment
bit
bits
prom
words
Prior art date
Application number
CH4883/82A
Other languages
German (de)
Inventor
Andrew Dominic James Lipinski
Michael Robert Richard Waddell
Original Assignee
Int Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Standard Electric Corp filed Critical Int Standard Electric Corp
Publication of CH658350A5 publication Critical patent/CH658350A5/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B14/00Transmission systems not characterised by the medium used for transmission
    • H04B14/02Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
    • H04B14/046Systems or methods for reducing noise or bandwidth
    • H04B14/048Non linear compression or expansion
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/49Computations with a radix, other than binary, 8, 16 or decimal, e.g. ternary, negative or imaginary radices, mixed radix non-linear PCM

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • External Artificial Organs (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur vorzeichenrichtigen Summierung von kompandierten PCM-Signalen gemäss dem Oberbegriff des ersten Anspruchs, io sowie eine Einrichtung zur Durchführung dieses Verfahrens. Das Verfahren und die Einrichtung sind anwendbar z.B. in der Telephonie für die Einfügung von Tonsignalen in eine Gesprächsverbindung oder um gewisse Formen von Konferenzschaltungen aufzubauen. The present invention relates to a method for the correct sign summation of companded PCM signals according to the preamble of the first claim, io and a device for performing this method. The method and setup are applicable e.g. in telephony for the insertion of audio signals into a call or to establish certain forms of conference calls.

ls Ein häufig verwendeter PCM-Code bei digitalen Telephonanlagen ist eine kompandierte Darstellung von 4096 diskreten analogen Pegeln unter Verwendung eines Formats gemäss dem CCITT-A-Gesetz. Bei diesem Format gibt bei einem Acht-Bit-PCM-Wort das erste Bit die Polarität des ana-20 logen Sprachsignales an, die nächsten drei Bits geben an, in welchen von acht aufeinanderfolgenden analogen Wertbereichen oder in welches Segment das Analogsignal fällt, während die letzten vier Bits angeben, in welches von 16 gleichen Wertintervallen innerhalb des entsprechenden Segmentes 25 das Analogsignal fällt. Die untersten zwei Segmente sind von gleicher numerischer Breite, und jedes besitzt 16 Stufen mit einer Einheit, während die andern sechs Segmente je um einen Faktor zwei grösser sind als das jeweils nächst niederere Segment. Innerhalb jedes Segmentes werden die 16 30 Stufen bezeichnet mit 0,1,2,3,4,5,6,7,8,9, A, B, C, D, E, F. ls A frequently used PCM code in digital telephone systems is a companded representation of 4096 discrete analog levels using a format in accordance with the CCITT-A law. In this format, for an eight-bit PCM word, the first bit indicates the polarity of the analog voice signal, the next three bits indicate in which of eight successive analog value ranges or in which segment the analog signal falls, while the Specify the last four bits in which of 16 equal value intervals within the corresponding segment 25 the analog signal falls. The bottom two segments are of the same numerical width, and each has 16 levels with one unit, while the other six segments are each two times larger than the next lower segment. Within each segment, the 16 30 levels are designated as 0,1,2,3,4,5,6,7,8,9, A, B, C, D, E, F.

Die Anwendung von linearer Arithmetik auf solche Codesignale ist schwierig, daher werden Addition und Subtraktion solcher Codesignale in unterschiedlichster Form realisiert, z.B. durch Expandieren eines Acht-Bit-Wortes auf seine 35 lineare 13-Bit-Darstellung, gefolgt von einer linearen 13-Bit-Addition, auf welche eine erneute Codierung in ein Acht-Bit-Wort erfolgt. Eine andere Variante ist die Verwendung eines grossen programmierbaren Festwertspeichers (PROM), wobei die beiden Acht-Bit-Wörter als Adressen verwendet 40 werden und das PROM die vorher bestimmten Rechnerresultate enthält. Das erstgenannte Verfahren benötigt leider eine grosse Anzahl von Vorrichtungen, wobei allerdings die Verzögerung innerhalb eines Zeitschlitzes gehalten werden kann. Das Verfahren mit grossen PROMs benötigt eine 45 Speicherkapazität von 64kbit, und PROMs dieser Grösse sind relativ langsam, so dass zwei Zeitschlitze nötig sind. Es sei denn, es werden zwei PROMs mit 64kbit Speicherkapazität verwendet, was wiederum eine grosse Anzahl von Vorrichtungen ergibt. Um also mit bekannten Vorrichtungen so eine geeignete Verarbeitungsgeschwindigkeit zu erhalten, werden eine grosse Anzahl von Vorrichtungen benötigt. The application of linear arithmetic to such code signals is difficult, therefore the addition and subtraction of such code signals are realized in various forms, e.g. by expanding an eight-bit word to its 35 linear 13-bit representation, followed by a linear 13-bit addition, which is then re-encoded into an eight-bit word. Another variant is the use of a large programmable read-only memory (PROM), the two eight-bit words being used 40 as addresses and the PROM containing the previously determined computer results. The former method unfortunately requires a large number of devices, although the delay can be kept within a time slot. The process with large PROMs requires a storage capacity of 64 kbit, and PROMs of this size are relatively slow, so that two time slots are necessary. Unless two PROMs with 64kbit storage capacity are used, which in turn results in a large number of devices. In order to obtain a suitable processing speed with known devices, a large number of devices are required.

Es ist nun Aufgabe der Erfindung, ein Verfahren zur Summierung von PCM-Wörtern anzugeben, welche Wörter in Übereinstimmung mit einem digitalen Kompressionsgesetz, 55 z.B. dem CCITT-A-Gesetz, ausgedrückt sind, und welches Verfahren einfacher und weniger aufwendig ist als bekannte Verfahren. It is now an object of the invention to provide a method for summing PCM words, which words in accordance with a digital compression law, 55 e.g. the CCITT-A law, and which method is simpler and less complex than known methods.

Gelöst wird diese Aufgabe durch die im Kennzeichen des ersten Anspruchs genannten Merkmale. Vorteilhafte Weiter-60 bildungen können den abhängigen Ansprüchen entnommen werden. This object is achieved by the features mentioned in the characterizing part of the first claim. Advantageous further developments can be found in the dependent claims.

Ein Ausführungsbeispiel der Erfindung wird nun anhand der Zeichnung näher erläutert. In der Zeichnung zeigt: An embodiment of the invention will now be explained in more detail with reference to the drawing. The drawing shows:

65 Die Fig. 1 die Addition bzw. Subtraktion von zwei PCM-Wörtern in tabellarischer Form und die Fig. 2 ein stark vereinfachtes Blockschema einer Schaltung zur Durchführung des Verfahrens. 65 FIG. 1 shows the addition or subtraction of two PCM words in tabular form, and FIG. 2 shows a greatly simplified block diagram of a circuit for carrying out the method.

3 3rd

658 350 658 350

Die Darstellung gemäss dem CCITT-A-Gesetz ist eine Annäherung mit dreizehn jeweils linearen Segmenten an eine logarithmische Darstellung, und wenn eine Spannung auf diese Art dargestellt wird, ergibt dies einen Binärcode mit dreizehn Bits (siehe Fig. 1). Hier ist Bit 12 das Vorzeichenbit, und jeder der andern Bitplätze hat den in der zweiten Zeile angegebenen Wert. Wenn ein solcher 13-Bit-Code als Acht-Bit-PCM-Wort ausgedrückt wird, dann hat jedes der PCM-Bits eine definierte Bedeutung. Es ist zu bemerken, dass die Anordnung von Segmenten sowohl für positive als auch für negative Werte zur Verfügung steht. The representation according to the CCITT-A law is an approximation with thirteen linear segments in each case to a logarithmic representation, and if a voltage is represented in this way, this results in a binary code with thirteen bits (see FIG. 1). Bit 12 is the sign bit here and each of the other bit locations has the value specified in the second line. If such a 13-bit code is expressed as an eight-bit PCM word, then each of the PCM bits has a defined meaning. It should be noted that the arrangement of segments is available for both positive and negative values.

Im PCM-Wort werden tatsächlich sieben Segmente dargestellt. Segment 2 dieser Segmente beginnt bei einem Wert von 64 und läuft bis zum Wert von 124, da die Stufen in diesem. Segment Stufen mit vier Einheiten sind, von denen 16 vorhanden sind. Der Wert von 128 ist der erste Wert für Segment 3. Segment 7 beginnt mit 2048 und hat 16 Stufen, jede von der Grösse 128. Nur Segment 1 ist verschieden, da es 32 Stufen mit je der Grösse 2 hat, beginnend mit dem Wert 0. In Wirklichkeit sind also die beiden untersten Segmente kombiniert. In fact, seven segments are represented in the PCM word. Segment 2 of these segments starts at a value of 64 and runs up to a value of 124 as the levels in this. There are segment stages with four units, 16 of which are present. The value of 128 is the first value for segment 3. Segment 7 begins with 2048 and has 16 levels, each of size 128. Only segment 1 is different because it has 32 levels of size 2, starting with the value 0 In reality, the bottom two segments are combined.

Z.B. stellt der Analogwert 1730 eine analoge Spannung dar, welche in einem Bereich von Stufen gleicher Grösse liegt. 1730 bedeutet also 1730 Stufen in diesem Bereich, wobei der tatsächliche Wert definiert wird durch Definition der Stufen-grösse und des Bereiches. Der Wert liegt also in Segment 6 zwischen 1024 und 2048. Zum Anfangswert dieses Segmentes bleibt ein Rest von 706. Die Stufen dieses Segmentes weisen je eine Grösse von 64 Einheiten auf, so dass der Rest 706 durch Stufe 11 dargestellt wird, d.h. elf Stufen von je 64 Einheiten, also Stufe B. Dies ergibt einen Rest von 2, welcher vernachlässigt wird, da er unterhalb der Auflösung dieses Segmentes ist. Die kompandierte Darstellung von 1730 ist also 6B. Wie aus Fig. 1 ersichtlich ist, wird 6B dargestellt durch ein Bit «1», welches mit Segment 6 ausgerichtet ist, E.g. the analog value 1730 represents an analog voltage which lies in a range of steps of the same size. 1730 means 1730 levels in this area, the actual value being defined by defining the size and area of the level. The value in segment 6 is therefore between 1024 and 2048. The remainder of 706 remains at the initial value of this segment. The levels of this segment each have a size of 64 units, so that the remainder 706 is represented by level 11, i.e. eleven levels of 64 units each, so level B. This results in a remainder of 2, which is neglected because it is below the resolution of this segment. The companded representation of 1730 is therefore 6B. As can be seen from FIG. 1, 6B is represented by a bit “1”, which is aligned with segment 6,

plus vier Bits 1011 zur Angabe des hexadezimalen Wertes 11. plus four bits 1011 to indicate the hexadecimal value 11.

In ähnlicher Weise stellt das PCM-Wort 2F die Werte 124-127 dar, was der Auflösung dieses Segmentes entspricht. Wiederum ist eine «1» mit dem Segment 2 ausgerichtet, um das Segment zu definieren, plus 111, um die letzte Stufe dieses Segmentes anzugeben. Similarly, the PCM word 2F represents the values 124-127, which corresponds to the resolution of this segment. Again, a "1" is aligned with segment 2 to define the segment, plus 111 to indicate the last level of that segment.

Bei der für die Summierung von PCM-Wörtern erforderlichen Genauigkeit kann festgestellt werden, dass tatsächlich nur vier Bits addiert werden müssen. Es soll nun die Addition der beiden oben erwähnten PCM-Wörter 6B und 2F betrachtet werden, welche in Fig. 1 gezeigt sind, wobei diese Wörter so dargestellt sind, dass die Bits entsprechend ihrem Gewicht angeordnet sind. Das Resultat dieser Addition ist weiterhin im gleichen Segment 6, da aber die Auflösung innerhalb dieses Segmentes nur 64 Einheiten beträgt, muss der grösste Teil des Wortes 2F unterdrückt werden, und nur die vier Bits, welche die Stufe in Segment 6 angeben, müssen mit den entsprechenden Bits von Wort 2F addiert werden. Das Resultat der Addition 6B + 2F ist die Summe 6C, die in der Resultatzeile angegeben ist. With the accuracy required for the summation of PCM words, it can be determined that in fact only four bits have to be added. Let us now consider the addition of the two PCM words 6B and 2F mentioned above, which are shown in FIG. 1, these words being shown such that the bits are arranged according to their weight. The result of this addition is still in the same segment 6, but since the resolution within this segment is only 64 units, most of the word 2F must be suppressed, and only the four bits that indicate the level in segment 6 must be with the corresponding bits of word 2F are added. The result of the addition 6B + 2F is the sum 6C, which is indicated in the result line.

In gewissen Fällen bewirkt die Addition einen Übergang ins nächste Segment, in welchem Fall es notwendig ist, die Anzahl der Stufen zu schieben, damit sie der Zunahme entspricht (tatsächlich muss die Stufenzahl durch 2 dividiert werden). In certain cases, the addition causes a transition to the next segment, in which case it is necessary to shift the number of levels so that it corresponds to the increase (in fact, the number of levels must be divided by 2).

Bei der Subtraktion wird die Zweier-Komplement-Arith-metik mit Addition verwendet. Wenn die kleinere Zahl für die Subtraktion auf ihr Zweier-Komplement gebracht wird, ergibt sich ein nicht komplementiertes Resultat. In Fig. 1 ist das Beispiel 6B - 2F angegeben, wobei 2F in der Form des Zweier-Komplements geschrieben ist. Alles, was nötig ist, ist die Addition der vier Bits, welche die Stufe angeben, so dass für 6B - 2F das hexadezimale Resultat 69, also Segment 6 Subtraction uses two's complement arithmetic with addition. If the smaller number is brought to its two's complement for the subtraction, an uncomplemented result results. In Fig. 1, example 6B-2F is given, where 2F is written in the form of two's complement. All that is necessary is the addition of the four bits that indicate the level, so that for 6B - 2F the hexadecimal result 69, i.e. segment 6

Stufe 9, erhalten wird, was weniger ist als 6C, d.h. Segment 6 Stufe C. Level 9, which is less than 6C, i.e. Segment 6 level C.

In gewissen Fällen hat die Subtraktion eine Abnahme der Segmentnummer und eine entsprechende Justierung der Stu-5 fennummer zur Folge. Manchmal ergibt eine lineare Subtraktion ein Segment, das sehr viel kleiner ist als das grösste belegte Segment. Das Verfahren mit der Addition von vier Bits kann einen solchen Wert nicht genau erzeugen, da er aber unterhalb der Auflösung der Stufengrösse des grössten io Segments ist, ergeben sich in Praxis keine Probleme. In certain cases, the subtraction results in a decrease in the segment number and a corresponding adjustment of the stage number. Sometimes linear subtraction results in a segment that is much smaller than the largest occupied segment. The method with the addition of four bits cannot exactly produce such a value, but since it is below the resolution of the step size of the largest io segment, no problems arise in practice.

Aus dem obigen folgt, dass bei der Verwendung einer Vier-Bit-Addition gewisse Mittel vorgesehen werden müssen, um eine geeignete Verschiebung und das Zweier-IComplement der kleineren Zahl zu erzeugen. Diese Mittel können aus i5 einem programmierbaren Festwertspeicher bestehen, der folgende Eingangssignale erhält: It follows from the above that when using a four-bit addition, certain means must be provided to produce an appropriate shift and the two's complement of the smaller number. These means can consist of a programmable read-only memory that receives the following input signals:

a) Anzahl der Stufen (die vier am wenigsten bedeutsamen Bits des PCM-Wortes) ; a) number of levels (the four least significant bits of the PCM word);

20 b) Anzahl von zu verschiebenden Bitstellen (Normalisierung des Wortes auf die Stufengrösse des grösseren Abtastwertes); 20 b) number of bit positions to be shifted (normalization of the word to the step size of the larger sample value);

c) ein Signal, das angibt, dass das Wort, welches behandelt wird, das grössere der betroffenen Wörter ist (nichts unter- c) a signal indicating that the word being treated is the larger of the words concerned (nothing below

25 nehmen) ; Take 25);

d) ein Signal zur Angabe, dass eine Subtraktion nötig ist (Bildung des Zweier-Komplements) ; d) a signal to indicate that subtraction is necessary (formation of two's complement);

e) ein Signal zur Angabe, dass das Wort im Segment 1 liegt, weil da eine etwas unterschiedliche Behandlung not- e) a signal to indicate that the word is in segment 1 because there is a slightly different treatment

30 wendig ist. 30 is agile.

Die Einrichtung zur Durchführung dieses Verfahrens ist in Fig. 2 dargestellt, wobei die Ziffern an den Verbindungsleitungen die Anzahl der Bits angeben, die parallel über diese Verbindungen geführt werden. Es ist zu bemerken, dass zwei PROMs als PROM 2 bezeichnet sind, da deren Funktionen gleich sind. Diese Funktionen sind wie folgt: The device for carrying out this method is shown in FIG. 2, the numbers on the connecting lines indicating the number of bits which are carried in parallel over these connections. It should be noted that two PROMs are referred to as PROM 2 because their functions are the same. These functions are as follows:

i) PROM 1 gibt die Angaben : Addieren, Abstand und Segment; i) PROM 1 gives the information: adding, distance and segment;

ii) PROM 2 führt, falls nötig, das Schieben und die Bildung des Zweier-Komplements durch; ii) PROM 2 performs pushing and two's complement formation if necessary;

iii) PROM 3 und PROM 4 schieben Segment und Stufe für das Ausgangssignal. iii) PROM 3 and PROM 4 shift segment and stage for the output signal.

Es sollen nun die Algorithmen dieser PROMs betrachtet werden, welche in Wirklichkeit die Programme sind, welche in diesen PROMs gespeichert sind, um die verschiedenen Aktionen durchzuführen. Let us now consider the algorithms of these PROMs, which are actually the programs that are stored in these PROMs to perform the various actions.

PROM 1: PROM 1:

so Die Eingangssignale für PROM 1 sind für jeden der zu addierenden PCM-Werte das Vorzeichenbit und die drei Bits, welche das Segment definieren, in welchem der Wert liegt. Die vier Bits, welche die Stufe innerhalb des Segmentes definieren, gehen an die beiden PROMs 2. Die von PROM 1 aus-55 geführten Funktionen sind: see above The input signals for PROM 1 are the sign bit and the three bits for each of the PCM values to be added, which define the segment in which the value lies. The four bits that define the level within the segment go to the two PROMs 2. The functions performed by PROM 1 are:

a) Erzeugen einer Ziffer, welche «Segment max - Segment min» definiert, was die Anzahl von Bits angibt, die beim kleineren der beiden PCM-Wörter geschoben werden müssen, damit die Stufenbits korrekt addiert werden können; 60 b) Erzeugen einer Ziffer, welche den Endwert von «Segment max» angibt, welche Ziffer im Falle der Addition eventuell erhöht oder im Falle der Subtraktion vermindert werden muss; a) Generation of a digit which defines «segment max - segment min», which indicates the number of bits that have to be shifted in the smaller of the two PCM words so that the step bits can be added correctly; 60 b) generating a digit which indicates the final value of “segment max”, which digit may have to be increased in the case of addition or decreased in the case of subtraction;

c) gegebenenfalls Erzeugung eines Signales zur Angabe 65 «Segment max = 7», welches Signal nötig sein kann zur c) if necessary, generating a signal stating 65 “segment max = 7”, which signal may be necessary for the

Steuerung des Übertrags; Control of carry;

d) Erzeugung eines Signales nach Vergleich der Vorzeichenbits, um anzugeben, ob eine Addition oder eine Subtrak40 d) Generating a signal after comparing the sign bits to indicate whether an addition or a subtrak40

658 350 658 350

4 4th

tion durchgeführt werden muss, wobei die Subtraktion durch Addition mit dem Zweier-Komplement ausgeführt wird. Wenn die Vorzeichen gleich sind, dann werden die beiden die Stufe definierenden Teile addiert. tion must be performed, wherein the subtraction is carried out by addition with the two's complement. If the signs are the same, then the two parts defining the level are added.

Eine dem PROM 1 zugeschaltete externe Logik wird verwendet, um ein Signal «Segment max = Segment min» zu gewinnen, das nötig ist, wenn beide Werte im gleichen Segment sind, und/oder um ein Signal «Wort 1 grösser als Wort 2» zu erzeugen, um festzulegen, welches Wort geschoben werden muss. Das kleinere Wort wird geschoben, so dass dieses Signal angibt, welches der beiden PROMs diese Schiebung ausführen muss. External logic connected to the PROM 1 is used to obtain a "segment max = segment min" signal, which is necessary if both values are in the same segment, and / or to obtain a "word 1 greater than word 2" signal to determine which word to push. The smaller word is shifted so that this signal indicates which of the two PROMs must perform this shift.

Es ist zu bemerken, dass die Funktionen der externen Logik und des PROM 1 vertauschbar sind; dies ermöglicht, dass ein käuflich erhältliches 256 x 8-PROM verwendet werden kann. It should be noted that the functions of the external logic and the PROM 1 are interchangeable; this enables a commercially available 256 x 8 PROM to be used.

PROM 2: PROM 2:

Dieses PROM ist doppelt vorhanden und jedes hat, wie in Fig. 2 sichtbar, zwei Eingänge; an einem Eingang erscheint der Vier-Bit-Teil, welcher die Stufe eines der zu addierenden Wörter definiert, während das andere Eingangssignal vom PROM 1 kommt und die darin erzeugte Information führt. Unter Steuerung durch diese Information gewinnt das PROM 2 das Vier-Bit-Wort, das für die Addition in Übereinstimmung mit den folgenden Regeln zu verwenden ist: This PROM is duplicated and each has two inputs, as can be seen in FIG. 2; the four-bit part appears at one input, which defines the level of one of the words to be added, while the other input signal comes from PROM 1 and carries the information generated therein. Under the control of this information, the PROM 2 wins the four-bit word to be used for the addition in accordance with the following rules:

a) wenn das in Frage stehende PROM sich mit dem grössern der beiden zu addierenden Wörter befasst, dann ist sein Ausgangssignal zur Summierschaltung gleich den vier Stufenbits dieses Wortes unabhängig von einem andern Eingangssignal. Es ist zu bemerken, dass, wenn die beiden Wörter im gleichen Segment sind, für diesen Zweck angenommen wird, dass jedes der Wörter das grössere Wort sei, so dass die Stufenbits unverändert zur Summierschaltung laufen; a) if the PROM in question deals with the larger of the two words to be added, then its output signal to the summing circuit is equal to the four step bits of this word, regardless of another input signal. It should be noted that if the two words are in the same segment, for this purpose it is assumed that each of the words is the larger word, so that the step bits go to the summing circuit unchanged;

b) wenn das Wort das kleinere der beiden Wörter ist, dann tritt folgendes ein: b) if the word is the smaller of the two words, the following occurs:

i) wenn Segment (0) angegeben wird, welches die erste Hälfte von Segment 1 ist, dann wird ein Spezialverfahren durchgeführt. Dies bedeutet, dass die Bits 0 bis 3, die die Stufennummer darstellen, allein belassen werden und Bit 4, welches das Segment darstellt, hinzugefügt und auf «0» gesetzt wird. Für andere Segmente muss dieses Bit « 1 » sein ; i) if segment (0) is specified, which is the first half of segment 1, then a special procedure is carried out. This means that bits 0 to 3, which represent the stage number, are left alone and bit 4, which represents the segment, is added and set to «0». This bit must be "1" for other segments;

ii) wenn Subtraktion angezeigt wird, wird das Zweier-Komplement des Wortes gebildet; ii) if subtraction is indicated, the two's complement of the word is formed;

iii) das Wort, d.h. die vier Bits, welche PROM 2 erreichen, wird nach links verschoben über die angegebene Anzahl von Bits, wobei links Bits verlorengehen und rechts Bits zugefügt werden, welche bei Addition «0»-Bits und für Subtraktion «1»-Bits sind. iii) the word, i.e. the four bits that reach PROM 2 are shifted to the left by the specified number of bits, bits being lost on the left and bits being added on the right, which are “0” bits for addition and “1” bits for subtraction.

Das Ausgangssignal des PROM ist dann in einer geeigneten Form für eine lineare Addition, welche in der Summierschaltung S stattfindet, an welche die Ausgangssignale der zwei PROM 2 angelegt werden. Diese Summierschaltung hat einen Fünf-Bit-Parallelausgang, um den Übertrag vom vierten Bitplatz behandeln zu können, welches Ausgangssignal an PROM 3 und PROM 4 geht, deren Funktionen anschliessend diskutiert werden. The output signal of the PROM is then in a suitable form for a linear addition, which takes place in the summing circuit S, to which the output signals of the two PROM 2 are applied. This summing circuit has a five-bit parallel output in order to be able to handle the carry from the fourth bit position, which output signal goes to PROM 3 and PROM 4, the functions of which are then discussed.

PROM 3: PROM 3:

Dieses PROM erhält den Summen- und Übertragsausgang von der Vier-Bit-Addition und erzeugt unter Einfluss von andern Eingängen vom PROM 1 die Stufenbits für das Resultat der Addition. Die von der Summierschaltung erhaltene Summe gibt die Stüfenbits an; es kann aber nötig sein, dass diese in Übereinstimmung mit andern Eingangssignalen von PROM 1 her geschoben werden müssen. PROM 3 arbeitet in folgender Weise: This PROM receives the sum and carry output from the four-bit addition and, under the influence of other inputs from PROM 1, generates the stage bits for the result of the addition. The sum obtained from the summing circuit indicates the step bits; however, it may be necessary to shift them from PROM 1 in accordance with other input signals. PROM 3 works in the following way:

a) wenn die beiden PCM-Wörter gleich sind und eine Addition durchgeführt wird, dann wird die Segmentnummer erhöht, da, wie oben erwähnt, jedes Segment doppelte Gewichte gegenüber seinem unmittelbaren Vorgänger aufweist. Die die Stufe definierenden Ziffern und daher die Summe der beiden Wörter wird in einem solchen Fall nach links geschoben. Das bedeutsamste Bit der Summe, Bit 3, ist dann gleich dem Übertragsbit. Das Resultat wird ausgegeben als die Stufenbits; a) if the two PCM words are the same and an addition is carried out, then the segment number is increased since, as mentioned above, each segment has double weights compared to its immediate predecessor. In such a case, the digits defining the level and therefore the sum of the two words are shifted to the left. The most significant bit of the sum, bit 3, is then equal to the carry bit. The result is output as the step bits;

b) wenn das Übertragsbit «0» war und eine Addition durchgeführt wurde oder wenn das Übertragsbit « 1 » war und eine Subtraktion durchgeführt wurde, dann ist das Ausgangssignal gleich der Summe d.h. dem Eingangssignal an PROM 3; b) if the carry bit was "0" and an addition was made or if the carry bit was "1" and a subtraction was performed, then the output signal is equal to the sum i.e. the input signal to PROM 3;

c) wenn eine Addition durchgeführt wurde und das Übertragsbit «1» war, dann wird die Summe um einen Platz nach links geschoben (bedeutsamstes Bit = «0»); c) if an addition has been carried out and the carry bit was “1”, the sum is shifted one place to the left (most significant bit = “0”);

d) in den andern Fällen als in a, b oder c, das heisst gleich und Subtraktion und Übertrag, oder Subtraktion und kein Übertrag, wird das Segment durch die Stellung der bedeutsamsten «1» in der Summe angegeben, und die Stufenbits werden die nächsten vier Bits sein (Auffüllung mit «0») ; d) in cases other than a, b, or c, that is, equal and subtraction and carry, or subtraction and no carry, the segment is indicated by the position of the most significant "1" in total, and the step bits become the next be four bits (padding with «0»);

e) zusätzlich zum obigen besteht eine Überlaufsituation, wenn eines der PCM-Wörter in Segment 7 ist und eine Addition durchgeführt wird und der Übertrag entweder « 1 » ist oder die Wörter gleich sind (beide in Segment 7). In diesem Fall wird das Ausgangssignal ersetzt durch F, d.h. alle Stufenbits sind «1». e) In addition to the above, there is an overflow situation if one of the PCM words is in segment 7 and an addition is made and the carry is either «1» or the words are the same (both in segment 7). In this case the output signal is replaced by F, i.e. all step bits are "1".

PROM 4: PROM 4:

Dieses PROM benützt die meisten der Eingangssignale an PROM 3 zusätzlich zum Segmentwert des grössten PCM-Wortes, um die Segmentbits für das Resultat der Addition zu erzeugen. Es tut dies in Übereinstimmung mit den folgenden Regeln: This PROM uses most of the input signals to PROM 3 in addition to the segment value of the largest PCM word to generate the segment bits for the result of the addition. It does this in accordance with the following rules:

a) wenn die beiden Wörter gleich sind und eine Addition durchgeführt wird, dann ist das Ausgangssignal, d.h. die Segmentnummer der Summe, gleich dem Eingangssegment plus eins, bis zu einem Maximalwert von 7 ; a) if the two words are the same and an addition is made, then the output signal, i.e. the segment number of the sum, equal to the input segment plus one, up to a maximum value of 7;

b) wenn das Übertragsbit «0» war und eine Addition durchgeführt wurde oder wenn das Übertragsbit «1» war und eine Subtraktion durchgeführt wurde, dann ist das Ausgangssignal für das Segment gleich dem Eingangssignal für das Segment; b) if the carry bit was "0" and an addition was made or if the carry bit was "1" and a subtraction was performed, then the output signal for the segment is equal to the input signal for the segment;

c) wenn eine Addition durchgeführt wurde und das Übertragsbit « 1 » war, dann ist das Segment gleich dem Eingangssegment plus eins bis zu einem Maximalwert von 7 ; c) if an addition was made and the carry bit was "1", then the segment is equal to the input segment plus one up to a maximum value of 7;

d) sonst wird die Summe ausgedrückt durch die Position der bedeutsamsten «1» in der Summe und im Eingangssegment, wobei das Ausgangssignal die Differenz zwischen den beiden und gleich Null ist, wenn die Summe Null ist. d) otherwise the sum is expressed by the position of the most significant «1» in the sum and in the input segment, the output signal being the difference between the two and equal to zero if the sum is zero.

Bei Subtraktionen gibt es eine Ungenauigkeit, wenn eine Segmentänderung notwendig ist, da jedoch diese Ungenauigkeit kleiner ist als die Auflösung des grössten PCM-Wertes in der Subtraktion, ist diese Ungenauigkeit normalerweise nicht bemerkbar. There is inaccuracy in subtractions when a segment change is necessary, but since this inaccuracy is less than the resolution of the largest PCM value in the subtraction, this inaccuracy is usually not noticeable.

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

B B

1 Blatt Zeichnungen 1 sheet of drawings

Claims (5)

658350 658350 2 2nd PATENTANSPRÜCHE PATENT CLAIMS 1. Verfahren zur vorzeichenrichtigen Summierung von PCM-Codesignalen, welche in Übereinstimmung mit einem digitalen Kompressionsgesetz codiert sind, welche PCM-Codesignale als Acht-Bit-Wörter ausgedrückt sind, in welchen das erste Bit ein Vorzeichenbit zur Angabe eines positiven oder negativen Signalwertes ist, in welchen Wörtern die nächsten drei Bits das Segment einer aus linearen Abschnitten zusammengesetzten Kompressionskennlinie definieren, in welchem der analoge Signalwert liegt, und in welchen Wörtern die letzten vier Bits die Anzahl der gleich grossen Stufen in diesem Segment angeben, dadurch gekennzeichnet, dass zur Addition von zwei solchen PCM-Codewör-tern der zuletztgenannte Vier-Bit-Abschnitt von einem der PCM-Wörter so verschoben wird, dass die Bits mit übereinstimmender numerischer Bedeutung miteinander ausgerichtet sind, dass nach Durchführung dieser Ausrichtung eine binäre Addition durchgeführt wird und die resultierende Summe durch Elimination der vier am wenigsten bedeutsamen Bits des Wortes beschnitten wird, wobei das höchste Bit der genannten vier Bits ein Bit mit dem logischen Wert « 1 » ist, und dass nach der Addition und der Beschneidung das entsprechende Drei-Bit-Segmentcodesignal und das Vorzeichenbit zu den verbleibenden vier Summenbits hinzugefügt werden, wobei sich das Drei-Bit-Segmentcodesignal im Falle einer Addition auf das höhere Segment oder im Falle einer Subtraktion auf das nächst tiefere Segment verändern kann. 1. Method for the correct sign summation of PCM code signals which are coded in accordance with a digital compression law, which PCM code signals are expressed as eight-bit words, in which the first bit is a sign bit for indicating a positive or negative signal value, in which words the next three bits define the segment of a compression characteristic curve composed of linear sections, in which the analog signal value is located, and in which words the last four bits indicate the number of steps of the same size in this segment, characterized in that for the addition of In two such PCM code words, the last-mentioned four-bit section of one of the PCM words is shifted in such a way that the bits with the same numerical meaning are aligned with one another, that after this alignment has been carried out, a binary addition is carried out and the resulting sum by Elimination of the four least be meaningful bits of the word are trimmed, the highest bit of the four bits mentioned being a bit with the logical value “1”, and that after the addition and the truncation, the corresponding three-bit segment code signal and the sign bit are added to the remaining four sum bits the three-bit segment code signal can change in the case of an addition to the higher segment or in the case of a subtraction to the next lower segment. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die beiden zu summierenden Werte an einen Satz von programmierbaren Festwertspeichern angelegt werden, von denen einer (PROM 1) festlegt, ob die beiden Werte dasselbe Vorzeichen haben, und dass, wenn die Vorzeichen der beiden Werte unterschiedlich sind, der negative Wert in die Form seines Zweierkomplements gebracht wird, um nachher addiert zu werden. 2. The method according to claim 1, characterized in that the two values to be summed are applied to a set of programmable read-only memories, one of which (PROM 1) determines whether the two values have the same sign, and that if the sign of the two Values are different, the negative value is brought into the form of its two's complement to be added afterwards. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass für die Verschiebungsfunktion zwei programmierbare Festwertspeicher (PROM 2) vorgesehen sind, und zwar je einer für jeden zu summierenden Wert, und dass in Abhängigkeit davon, ob ein Wert in die Form seines Zweierkomplements gebracht werden muss, ein Steuersignal vom erstgenannten Festwertspeicher an einen der zweiten Festwertspeicher angelegt wird, um die Umwandlung in das Zweierkomplement zu bewirken. 3. The method according to claim 2, characterized in that two programmable read-only memories (PROM 2) are provided for the displacement function, one for each value to be summed, and that depending on whether a value is brought into the form of its two's complement must, a control signal from the first-mentioned read-only memory is applied to one of the second read-only memories in order to effect the conversion into the two's complement. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass, wenn einer der zu behandelnden Werte negativ und der andere positiv ist, so dass die Summierung eine Subtraktion erfordert, der positive Wert in die Form seines Zweierkomplements gebracht wird, so dass das Resultat der Addition der beiden Werte, von denen einer in der Zweierkomplementform ist, die Differenz zwischen den beiden Werten ist. 4. The method according to any one of claims 1 to 3, characterized in that if one of the values to be treated is negative and the other is positive, so that the summation requires subtraction, the positive value is brought into the form of its two's complement, so that the result of adding the two values, one of which is in the two's complement form, is the difference between the two values. 5. Einrichtung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, dass ein Satz von programmierbaren Festwertspeichern vorhanden ist, von denen ein erster (PROM 1) bestimmt, ob die beiden PCM-Code-wörter dasselbe Vorzeichen haben, zwei zweite Festwertspeicher (PROM 2) eine Bit-Verschiebung der Stufenbits des Wortes mit niedererem Wert durchführen und bei ungleichen Vorzeichen das Zweierkomplement des Wortes mit negativem Vorzeichen bilden, ein dritter Festwertspeicher (PROM 3) die Bits für die Angabe der Stufe der Summe der beiden Codewörter erzeugt, und ein vierter Festwertspeicher (PROM 4) die Bits für die Angabe des Segments der Summe und das Vorzeichenbit der Summe erzeugt, und dass eine Summierschaltung (X) vorhanden ist, welche die zwei von den zweiten Festwertspeichern erhaltenen Vier-Bit- 5. Device for performing the method according to claim 1, characterized in that a set of programmable read-only memories is present, of which a first (PROM 1) determines whether the two PCM code words have the same sign, two second read-only memories (PROM 2) perform a bit shift of the level bits of the word with a lower value and if the sign is not the same, form the two's complement of the word with a negative sign, a third read-only memory (PROM 3) generates the bits for specifying the level of the sum of the two code words, and one fourth read-only memory (PROM 4) which generates the bits for specifying the segment of the sum and the sign bit of the sum, and that a summing circuit (X) is present which contains the two four-bit memories obtained from the second read-only memories Wörter für die Stufenangabe linear addiert und gegebenenfalls eine Angabe für eine Änderung des Segments liefert. Words for the level specification are added linearly and, if necessary, provide information for a change in the segment.
CH4883/82A 1981-08-20 1982-08-16 METHOD FOR SUMMING COMPANDED PCM SIGNALS. CH658350A5 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB08125480A GB2103848B (en) 1981-08-20 1981-08-20 Pcm system

Publications (1)

Publication Number Publication Date
CH658350A5 true CH658350A5 (en) 1986-10-31

Family

ID=10524068

Family Applications (1)

Application Number Title Priority Date Filing Date
CH4883/82A CH658350A5 (en) 1981-08-20 1982-08-16 METHOD FOR SUMMING COMPANDED PCM SIGNALS.

Country Status (5)

Country Link
CH (1) CH658350A5 (en)
DE (1) DE3227515A1 (en)
FR (1) FR2511825A1 (en)
GB (1) GB2103848B (en)
NO (1) NO822803L (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4315947C2 (en) * 1993-05-12 1995-11-16 Siemens Ag Arrangement for signal transmission between an audio device and a telephone device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2122740A5 (en) * 1971-01-21 1972-09-01 Richardot Herve
GB1498400A (en) * 1973-12-19 1978-01-18 Post Office Pulse code modulation systems
IT1040208B (en) * 1975-07-31 1979-12-20 Sits Soc It Telecom Siemens CNFERENCE CIRCUIT FOR SWITCHING TELEPHONE CONTROL UNITS OF NUMPERIC TYPE
GB2059123B (en) * 1979-09-22 1983-09-21 Kokusai Denshin Denwa Co Ltd Pcm signal calculator

Also Published As

Publication number Publication date
FR2511825A1 (en) 1983-02-25
GB2103848A (en) 1983-02-23
GB2103848B (en) 1985-04-11
NO822803L (en) 1983-02-21
DE3227515A1 (en) 1983-03-10

Similar Documents

Publication Publication Date Title
DE69223221T2 (en) Data processing system with shared non-linear function
AT406811B (en) RECURSIVE DIGITAL FILTER
DE2523860C3 (en) Device for digital, linear interpolation of a formulated function
DE2063199B2 (en) Device for the execution of logical functions
DE69325544T2 (en) Neural processor with standard or distance calculation means
DE4322364C2 (en) Method for generating font data
DE69320003T2 (en) Neural network circuit
DE1271433B (en) Addressing device for a table value memory
DE2539628A1 (en) CIRCUIT ARRANGEMENT
DE3882435T2 (en) Improvement of canonical filter coefficients with signed numbers.
DE2906156C2 (en) Digital filter arrangement
DE3440680A1 (en) METHOD AND DEVICE FOR THE DECIMAL DIVISION
DE1074891B (en) (V St A) I Comparison circuit for generating an output signal which indicates the relative value of two numbers
EP0703567B1 (en) Process and apparatus for determining the degree of matching of two structures, as well as apparatus to recognize the speech and programme modul for that
CH658350A5 (en) METHOD FOR SUMMING COMPANDED PCM SIGNALS.
DE2505388A1 (en) PROCEDURE AND ARRANGEMENT FOR LOGARITHMIC CONVERSION OF A MEASURED VALUE
DE69313622T2 (en) Storage organization method for a control with fuzzy logic and device for it
DE4330847A1 (en) Device and method for data processing
DE2656133A1 (en) METHOD AND DEVICE FOR GENERATING A CONTROLLABLE CHANGE IN SIGNAL LEVELS IN A PULSE CODE MODULATION SYSTEM
EP0600569B1 (en) Method for evaluating a number of linguistic rules
EP0057753B1 (en) Method of converting linear pcm words into non-linear pcm words and reversely non-linear pcm words into linear pcm words according to a 13 segments characteristic obeying the a-law
DE1499237A1 (en) Method and device for binary-decimal conversion
DE69326517T2 (en) Method and device for digital signal processing
DE3104528C2 (en) Method for converting linearly coded PCM words into nonlinearly coded PCM words and vice versa
EP0433315A1 (en) Circuits for adding or subtracting bcd-coded or dual-coded operands

Legal Events

Date Code Title Description
PUE Assignment

Owner name: STC PLC

PL Patent ceased
PL Patent ceased