CH652540A5

CH652540A5 - Schaltung zur erzeugung eines von der netzfrequenz in einem dreiphasennetz abgeleiteten zeitsignals.

Info

Publication number: CH652540A5
Application number: CH127781A
Authority: CH
Inventors: Paul Fuchs; Andre Affolter
Original assignee: Landis & Gyr Ag
Priority date: 1981-02-26
Filing date: 1981-02-26
Publication date: 1985-11-15
Also published as: DE3205850A1

Description

Die Erfindung bezieht sich auf eine Schaltung zur Erzeugung eines von der Netzfrequenz in einem Dreiphasennetz abhängigen Zeitsignals nach dem Oberbegriff des Patentanspruchs 1.

Zeitsignale werden in elektronischen Uhren, Programm-steuerungs- und Tarifapparaten benötigt. Da die Netzfrequenz sich im Durchschnitt nur sehr wenig ändert, werden in netzgespeisten Apparaten der Einfachheit halber die Zeitsignale oft von der Netzfrequenz abgeleitet. Vielfach ist es notwenig, diese Signale aufrechtzuhalten, solange in Vielphasen-netzen Strom noch auf mindestens einer Phase vorhanden ist.

In der DE-PS 658 895 ist ein Antrieb für elektrische Uhren beschrieben, bei welcher eine Schaltung gemäss dem Oberbegriff des Patentanspruchs 1 vorgesehen ist. Dies geschieht mittels mehrerer, in Mehrphasenanlagen an verschiedene Phasen angeschlossenen, miteinander gekuppelten, selbstanlaufenden Einphasensynchronmotoren solcher Grösse, dass das Drehmoment eines Motors zum Antrieb ausreicht, wobei die Achsen mehrerer Motoren mittels elastischer Kupplungen oder eines Leergangs miteinander gekuppelt sind.

Der Erfindung liegt die Aufgabe zugrunde, eine einfache, sicher funktionierende und auf einem Halbleiter-Chip integrierbare Schaltung gemäss dem Oberbegriff des Patentanspruchs 1 zu schaffen, welche in elektronischen Apparaten mit geringem Aufwand an Platz und Arbeitsgängen eingesetzt werden kann.

Die Aufgabe wird durch die Merkmale der Patentansprüche gelöst.

Die erfindungsgemässe Schaltung hat den Vorteil einer bedeutenden Einsparung an den für ein langdauerndes, sicheres Funktionnieren von zeitabhängigen Apparaten nötwenigen Mitteln, wobei zudem der Unterhalt durch Vermeidung mechanischer Mittel erleichtert wird.

Die Erfindung wird anhand einer Zeichnung erläutert.

Die Figuren der Zeichnung zeigen:

Fig. 1 eine Blockschaltung;

Fig. 2 eine Phasenüberwachungsschaltung;

Fig. 3 eine Zeitsignalerzeugungs-Schaltung;

Fig. 4 Signale und

Fig. 5 eine Programmiertabelle.

In der Blockschaltung nach der Fig. 1 ist für jede der einzelnen Phasen R, S und T einer Drehstrom-Leitung je ein Spannungswandler 1,2,3 vorgesehen, von denen je eine Gleichrichter- und Impulsformer-Schaltung 4, 5 und 6 gespeist wird. An den Ausgängen dieser Schaltungen treten die im folgenden «Phasenströme» genannten Impulse R', S' und T' der Phasen R, S, T mit der doppelten Frequenz der Netzspannung auf. Diese Phasenströme werden mittels der Überwachungsschaltung 7 überwacht. An deren Ausgang 8 kann eine Impulsfolge mit Rechteckimpulsen mit doppelter Netzfrequenz an eine Ausgangsklemme 9 oder einen Eingang 10 einer Frequenzteilerschaltung 11 abgegeben werden. Diese kann mittels eines an einem Eingang 12 auftretenden Schaltsignals gesteuert werden.

Die Gleichrichter- und Impulsformer-Schaltungen 4, 5 und 6 enthalten beispielsweise einen Zweiweg-Gleichrichter in Graetz-Brückenschaltung, der einerseits die Versorgungsspannung für die elektronischen Schaltungen liefert, die in bekannter Weise mittels einer entsprechend gepolten Diode einen Siebkondensator auflädt. Mit dem Gleichrichter ist ferner eine Impulsformerschaltung, beispielsweise ein Schmitt-

5

10

15

20

25

30

35

40

45

50

55

60

65

3

652 540

Trigger, verbunden, der an seinem Ausgang eine Impulsfolge mit definiertem Impuls-Pausen-Verhältnis und einer Repeti-tionsfrequenz, die der doppelten Netzfrequenz entspricht, liefert.

In der Überwachungsschaltung 7 werden die einzelnen Phasenströme R' S' und T' überwacht. An deren Ausgang 8 erscheint eine Impulsfolge mit den einem einzelnen dieser Phasenströme R', S' T' entsprechenden Impuls-Pausenver-hältnis und Repetitionsfrequenzen, sobald mindestens einer dieser Phasenströme R', S', T' vorhanden ist. Diese sind wiederum von der Existenz einer der Spannungen auf den Phasenleitungen R, S und T der Energieversorgungsleitung des Dreiphasennetzes abhängig.

Die Frequenzteilerkette 11 kann entweder ein starres Teilerverhältnis aufweisen oder programmierbar sein. Es ist eine Steuerung durch einen Quarzoszillator und eine Synchronisierung durch die Netzfrequenz möglich, wenn Netzspannung vorhanden ist. Sie kann mittels eines am Eingang 12 vorhandenen Signals geschaltet werden.

Die Überwachungsschaltung 7 besteht im vorliegenden bevorzugten Fall (vgl. Fig. 2) aus zwei EXOR-Toren (Exklu-siv-ODER) 13, 14, zwei D-Flips-Flops 15, 16, fünf UND-Toren 17, 18, 19, 20 und 21 und einem ODER-Tor 22. Die EXOR-Tore 13 und 14 überwachen je zwei Phasenströme R'©T' oder S'©T'. Deren Ausgänge sind mit den Takteingängen der D-Flips-Flops 15 und 16 verbunden. Der Eingang für den Phasenstrom R' ist mit einem ersten Eingang des UND-Tores 19 zusammengeschaltet. Ein zweiter Eingang dieses UND-Tores 19 ist mit dem Q-Ausgang des D-Flips-Flops 15 verbunden, dessen D-Eingang ebenfalls an den Eingang des Phasenstromes R' angeschlossen ist. Der Q-Ausgang des ersten D-Flips-Flops 15 und der Q-Ausgang des zweiten D-Flips-Flops 16 bilden die beiden Eingänge des ersten UND-Tors 17. Der Eingang für den Phasenstrom S' steht einerseits mit dem D-Eingang des zweiten D-Flips-Flops 16 und andererseits mit einem ersten Eingang des vierten UND-Tors 20 in Verbindung, dessen zweiter Eingang mit dem Ausgang des ersten UND-Tors 17 verknüpft ist. Die beiden Eingänge des zweiten UND-Tors 18 umfassen die Q-Ausgänge der beiden D-Flips-Flops 15, 16. Der Ausgang des zweiten UND-Tors 18 ist an den ersten Eingang des fünften UND-Tors 21 angeschlossen, dessen zweiter Eingang direkt mit dem Eingang für den Phasenstrom T' zusammengeschaltet ist. Das ODER-Tor 22 wird durch jeden der Ausgänge des dritten, vierten oder fünften UND-Tors 19, 20,21 gesteuert.

Zur besseren Übersicht der Verhältnisse sind in der Fig. 2 die Impulse der verschiedenen Phasenströme R', S' und T' dargestellt und Q-Ausgang des ersten D-Flips-Flops 15 mit A und der Q-Ausgang des zweiten D-Flips-Flops 16 mit B bezeichnet. Dementsprechend sind die beiden Q-Ausgänge mit Ä und B markiert. Der mit dem Ausgang A verbundene Eingang des dritten UND-Tors 19 trägt den Buchstaben x, der mit dem mit dem Ausgang des ersten UND-Tors 17 verbundene Eingang des vierten UND-Tors 20 den Buchstaben y und der mit dem Ausgang des zweiten UND-Tors 21 den Buchstaben z.

Voraussetzung für das Funktionieren der Schaltung nach der Fig. 2 ist, dass das Impuls-Pausen-Verhältnis der Phasenströme R', S' und T' jeweils höchstens 80/20% beträgt.

Die am Ausgang 8 der Überwachungsschaltung 7 und an der Ausgangklemme 9 erscheinenden Impulse sind in seltenen Fällen direkt verwertbar. Für den praktischen Gebrauch werden sie durch die Frequenzteilerschaltung 11 weiter unterteilt und dadurch Impulse mit längerer Dauer erzeugt. Ein Beispiel einer programmierbaren Frequenzteilerschaltung ist in der Fig. 3 dargestellt. Sie umfasst beispielsweise fünf rückstellbare D-Flips-Flops 23, 24, 25, 26 und 27, von denen die letzten vier als eigentliche Frequenzteiler und das erste 23 als

Schalter vorgesehen ist. Der Q-Ausgang des D-Flips-Flops 23 ist mit einem Eingang eines UND-Tors 28 verbunden, dessen zweiter Eingang an die Eingangsklemme 29 für die Taktimpulse der Frequenzteilerschaltung 11 angeschlossen ist. Der Ausgang des UND-Tors 28 steht in Verbindung mit dem Takteingang des D-Flips-Flops 24. Die Q-Ausgänge der D-Flips-Flops 24, 25 und 26 sind jeweils mit den Takteingängen des nächsten D-Flips-Flops verbunden. Ferner sind alle Q-Ausgänge der D-Flips-Flops 24, 25, 26 und 27 an je einen Eingang eines NAND-Tors 30 angeschloss'en, dessen Ausgang 31 den Ausgang der Frequenzteilerschaltung 11 darstellt. Vom Takteingang des D-Flips-Flops 24 der Frequenzteilerschaltung 11 führt eine weitere Leitung zu einer Rück-stellschaltung 32 für die D-Flips-Flops 23 bis 27, welche aus zwei NAND-Toren 33 und 34 besteht. Jeder der Q-Ausgänge der D-Flips-Flops 24, 25, 26 und 27 steuert ein EXOR-Tor 35, 36, 37 und 38, deren zweiter Eingang mit einer Eingangsklemme Pi, P:, Pj und P-i verbunden ist. Die Ausgänge der EXOR-Tore 35 bis 38 sind an die Eingänge eines ODER-Tors 39 angeschlossen, dessen Ausgang einen zweiten Eingang R der Rückstellschaltung 32 steuert.

Die Schaltung nach der Fig. 1 wirkt folgendermassen:

An die Leitungen mit den einzelnen Netzphasen R, S und T sind die Spannungswandler 1, 2 und 3 angeschlossen, die geeignete Steuerspannungen für die Gleichrichter- und Impulsformerschaltun'gen 4, 5 und 6 liefern. An deren Ausgängen treten normierte Impulse R', S' und T' der doppelten Netzfrequenz auf, die in der Überwachungsschaltung 7 detek-tiert werden. Falls mindestens in einer der Phasenleitungen Strom fliesst, erscheinen die Impulse mit der doppelten Netzfrequenz am Ausgang der Überwachungsschaltung 7, die direkt an der Ausgangsklemme 9 oder nach Untersetzung in der Frequenzteilerschaltung 11 an deren Ausgang 31 mit verlängerter Dauer abgenommen werden können.

In der Überwachungsschaltung 7 nach der Fig. 2 erfolgt die Überwachung der Phasenströme R', S' und T' durch die zwei EXOR-Tore 13 und 14, und die D-Flips-Flops 15 und 16. Eine intakte Phase R wird durch L-Signal am Ausgang A des D-Flips-Flops 15 angezeigt, wenn S' oder T' von O zu L übergehen. In gleicher Weise bedeutet ein L-Signal am Ausgang B des D-Flips-Flops 16, dass die Phase S' vorhanden ist, wenn R' oder T' von O-Signal zu L-Signal wechseln. Das Vorhandensein des Phasenstromes T' wird durch ein L-Signal an den dem Eingang z des UND-Tors 21 gegenüberliegenden Eingang gekennzeichnet.

Das Fehlen eines Phasenstromes R' oder S' wird durch ein O-Signal am Ausgang A und/oder B eines der D-Flips-Flops 15 oder 16 angezeigt. In diesen Fällen ist nämlich beim Wechsel der Signale von O zu L an den Eingängen der EXOR-Tore 13 und/oder 14 ein O-Signal am D-Eingang des betreffenden D-Flips-Flops 15 oder 16 der EXOR-Tore. Solange noch wenigstens eine Phase intakt ist, erscheint ein L-Signal an einem der Eingänge x, y oder z der UND-Schaltungen 19, 20 oder 21. Wenn die diesen zugehörigen Phasen vorhanden sind, wird die Impulsfolge einer dieser Phasen am Ausgang der ODER-Tors 22 und daher auch am Ausgang 9 der Überwachungsschaltung 7 ausgegeben. Die Ausgangssignale der D-Flips-Flops 15 und 16 sind mit den Eingangssignalen der UND-Schaltungen 19, 20 und 21 gemäss der Tabelle 1 verknüpft:

5

.10

15

20

25

30

35

40

45

50

55

60

65

652 540

Tabelle 1 Ä B x y

z

O O

L

0

O

O r

L

0

O

L O

O

L

O

L L

O

L

Abgekürzt ausgedrückt arbeitet der Auswertungsteil der Überwachungsschaltung 7 nach der Tabelle 2:

Tabelle 2

x = A y = A B z = Ä B

Die Ausgangsimpulsfolgen der Überwachungsschaltung 7 können direkt zur Ansteuerung elektronischer Schaltungen gebraucht werden. Meistens werden jedoch Impulsfolgen mit genau bestimmter Dauer für die Ansteuerung von Relais oder Schrittmotoren beispielsweise für die Umschaltung von Tarifgeräten benötigt. Um Impulse mit verschiedener, program mierbarer Dauer zu erhalten, bietet sich die Schaltung nach der Fig. 3 an. Dadurch können mit der gleichen Schaltung nur durch Veränderung der Programmierung Baugruppen angesteuert werden, welche verschieden lange Impulse zur Auslösung weiterer Schaltungen erfordern. Die Programmierung kann dabei mittels mit geeignetem Potential verbundener Drahtbrücken oder auf andere bekannte Art erfolgen.

Die Schaltung nach Fig. 3, die beispielsweise zur Ausgabe von Impulsen verschiedener Dauer geeignet ist, die durch einen schematisch in Fig. 1 dargestellten, durch eine Zählerscheibe betätigten Schalter ausgelöst werden, kann mit Hilfe

4

der Diagramme und Tabellen der Fig. 4 und 5 erklärt werden. Es sei vorausgesetzt, dass der Schalter der Fig. 1 geschlossen und daher ein L-Signal am Q-Ausgang des D-Flips-Flops 23 vorhanden ist. Durch die am Takteingang 29 eintreffenden

5 Impulse des Ausgangs der Überwachungsschaltung der Fig. 2 mit einer Repetitionsfrequenz von 100 Hz wird das UND-Tor 28 alle 10 ms durchgeschaltet und damit das D-FIips-Flop 24 getaktet.

In der Fig. 4 sind die Signale: Taktsignal in der ersten io Zeile, die Signale an den Ausgängen der D-Flips-Flops 24, 25, 26 und 27 in den folgenden vier Zeilen und die am Ausgang mer Rückstellschaltung 32 bei Vorhandensein oder Abwesenheit von zur Programmierung bestimmtem L-Potential an den Eingängen Pi, P2 und P4 in den letzten vier Zeilen dargestellt. 15 Man erkennt aus dieser Figur, dass ein Rückstellsignal für alle D-Flips-Flops 23 bis 27 und damit ein L-Signal am Ausgang 31 der Frequenzteilerschaltung 11 nur auftritt, wenn an mindestens einem der Eingänge Pi, P2, P3 und P4 L-Potential vorhanden ist. Ist dies bei keinem der Fall, so gibt es kein 20 Signal am Ausgang der Frequenzteilerschaltung 11, wie dies Fig. 5, erste Zeile zeigt. Diese Figur Iässt den Zusammenhang zwischen dem Potential an diesen Eingängen Pi, P2, P3 und P4 und der Länge der Ausgangssignale am Ausgang 31 erkennen. Wenn nur Pi L-Potential aufweist, entsteht nur ein sehr 25 kurzer, durch die Laufzeit der Rückstellschaltung 32 bestimmter Impuls. Mit Hilfe von vier Frequenzteiler-D-Flip-Flops 24, 25,26 und 27 lassen sich somit Ausgangssignale von 10 bis 140 ms erzeugen. Innerhalb solchen Zeitdauern lassen sich praktisch alle Relais oder Schrittmotoren, wie sie bei-30 spielsweise für die Umschaltung von Tarifgeräten benötigt werden, steuern.

Die Schaltungen nach den Fig. 1 bis 3 lassen sich gut auf einem Halbleiter-Chip integrieren, da sie ausser den Spannungswandlern und dem Programmierwerk für die Eingänge 35 Pi, P2, P3 und P4 nur Halbleiterschaltelemente und Widerstände, die leicht integrierbar sind, enthalten. Daher lässt sich eine zuverlässig arbeitende, wenig Platz einnehmende Schaltung mit wenig Aufwand realisieren, wobei die Montage nur einen geringen Zeitaufwand benötigt.

G

2 Blatt Zeichnungen

Claims

652 540

1. Schaltung zur Erzeugung eines von der Netzfrequenz in einem Dreiphasennetz abgeleiteten Zeitsignals mit einer Einrichtung zur Überwachung von mindestens zwei Phasen, dadurch gekennzeichnet, dass für jede Phase (R, S, T) eine Gleichrichter- und Impulsformerschaltung (4, 5, 6) vorgesehen ist, dass ferner eine elektronische Schaltung (7) zur Überwachung des Ausfalls einzelner Phasen (R, S, T) und zur Durchschaltung einer von einer nichtausgefallenen Phase (R, S, T) abgeleiteten Impulsfolge und eine Frequenzteilerschaltung (11) für diese Impulsfolge vorhanden ist.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Gleichrichter- und Impulsformerschaltungen (4, 5, 6) je einen Brückengleichrichter und einen Schmitt-Trigger enthalten.

2

PATENTANSPRÜCHE

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass vom Gleichrichter Impulse der doppelten Netzfrequenz entnommen werden.

4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Überwachungsschaltung (7) zwei EXOR-Tore (13, 14), mit deren Ausgang verbundene D-Flip-Flops (15, 16), mit den Ausgängen der letzten verbundene UND-Tore (17, 18, 19, 20,21) und ein deren Ausgänge zusammenfassendes ODER-Tor (22) enthält.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass jeder D-Eingang der D-Flip-Flops (15, 16) mit einem Eingang für Phasenströme (R'S') verbunden ist.

6. Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass die Eingänge der EXOR-Tore (13, 14) mit je zwei Eingängen für ein erstes und ein zweites Paar von Phasenströmen (R' + T', S' + T') verbunden sind und dass deren Ausgänge mit je einem der Takteingänge der D-Flip-Flops (15, 16) verbunden sind.

7. Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass die Eingänge eines ersten UND-Tors (17) mit dem Q-Ausgangdes ersten D-Flip-Flops (15) und mit dem Q-Ausgang des zweiten D-Flip-Flops (16) sowie die Eingänge des zweiten UND-Tors (18) mit je einem Q-Ausgang der beiden D-Flip-Flops (15, 16) verbunden sind.

8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, dass ein Eingang eines dritten (19), vierten (20) und fünften (21) UND-Tors mit dem Eingang für einen Phasenstrom (R', S', T') direkt verbunden ist, dass der zweite Eingang des dritten UND-Tors (19) an den Q-Ausgang des ersten D-Flip-Flops (15) und der zweite Eingang des vierten UND-Tors (20) an den Ausgang des ersten UND-Tors (17) und der zweite Eingang des fünften UND-Tors (21) an den Q-Ausgang des zweiten UND-Tors (18) angeschlossen sind.

9. Schaltung nach Anspruch I, dadurch gekennzeichnet, dass die Frequenzteilerschaltung (11) ein starres Teilerverhältnis hat.

10. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Frequenzteilerschaltung (11) durch einen Quarzoszillator gesteuert und mit der Netzfrequenz synchronisiert ist, wenn eine der Netz-Phasen (R, S, T) intakt ist.

11. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Frequenzteilerschaltung (11) zur Erzeugung von Ausgangsimpulsen verschiedener Dauer programmierbar ist.

12. Schaltung nach Anspruch 11, dadurch gekennzeichnet, dass sie ein rückstellbares D-Flip-Flop (23) zum Starten und Stoppen, eine Rückstellschaltung (32), rückstellbare D-Flip-Flops (24,25,26,27) zur Frequenzteilung, mit den Q-Ausgän-gen dieser D-Flip-Flops (24,25, 26,27) und Eingängen (Pi, P2, P3, Pt) zur Programmierung verbundene EXOR-Tore (35, 36,37,38), ein mit deren Ausgängen verbundenes und die Rückstellschaltung (32) ansteuerndes ODER-Tor (39) und ein mit den Q-Ausgängen der D-Flip-Flops (24, 25, 26, 27) verbundenes NAND-Tor (30) enthält, dessen Ausgang (31) den Ausgang der Frequenzteilerschaltung (11) bildet.