CH648971A5

CH648971A5 - Daten-modem.

Info

Publication number: CH648971A5
Application number: CH9332/79A
Authority: CH
Inventors: Ran Fun Chiu; Philip Frederick Kromer Iii; Ming Luh Kao; Henry Howard Parrish
Original assignee: Racal Milgo Inc
Priority date: 1978-10-19
Filing date: 1979-10-17
Publication date: 1985-04-15
Also published as: GB2034158A; FR2439513A1; GB2034158B; US4263671A; CA1128160A; BE879541A; SE7908626L; FR2439513B1; JPS5591240A; DE2942139A1; JPS63165933U; SE436960B

Description

Die Erfindung bezieht sich auf ein Datenmodem (Modu-lations-/Demodulations-Einrichtung), in welchem ein Prüftaktsignal für die Prüfung des Leitungssignals (zwecks Rückgewinnung der Daten im Empfänger des Modems) erzeugt wird.

Die genaue Einstellung der Phase des Prüftaktsignals ist für die optimale Rückgewinnung der Daten wesentlich.

Es ist schon vorgeschlagen worden, ein Korrektursignal für die Korrektur der Phase des Prüftaktsignals durch Korre-liern von sogenannten Hauptkanal-Fehlersignalen mit Signalen eines abgeleiteten Kanals zu erzeugen. Die Signale des abgeleiteten Kanals werden durch Differenzieren des (empfangenen) Hauptkanalsignals erhalten. Nach diesem bekannten Vorschlag muss das Signal des abgeleiteten Kanals in jedem Zeichenintervall bestimmt werden, und es muss mittels einer zweiten Ausgleichsschaltung korrigiert werden, die gleich aufgebaut ist wie die zum Korrigieren des Hauptkanalsignals verwendete Ausgleichsschaltung. Ferner setzt diese Korrekturtechnik voraus, dass das Prüftaktsignal schon in der Nähe des korrigierten Prüfzeitpunktes eingestellt worden ist. Der bekannte Vorschlag ist zwar theoretisch interessant, für die Praxis aber wenig geeignet, weil die Einrichtungen zu kompliziert werden und beispielsweise eine zweite Ausgleichsschaltung vorgesehen werden muss, die gleich ausgebaut ist, wie die zum Korrigieren des empfangenen Signals verwendete. Das ist besonders unerwünscht in Modems, die auf Mikroprozessorbasis arbeiten, weil durch die zahlreichen erforderlichen Operationen wertvolle Mikroprozessor-Rechenkapazität verschwendet wird.

Die Aufgabe der Erfindung hat daher darin bestanden, ein Datenmodem zur Verfügung zu stellen, in welchem die Phase des Prüftaktsignals mit einfachen Mitteln unter Verwendung einer Korrelierung eines Hauptkanal-Fehlersignals mit einem Zweitkanalsignal korrekt eingestellt werden kann.

Die erfindungsgemässe Lösung dieser Aufgabe ergibt sich aus dem Patentanspruch 1,

Im erfindungsgemässen Datenmodem kann die Zahl der Operationen, die für die Korrektur der Phase des Prüftaktsi2

5

10

15

20

25

30

35

40

45

50

55

60

65

3

648 971

gnals durchgeführt werden müssen, beträchtlich herabgesetzt werden aufgrund der Feststellung, dass es nicht nötig ist, das verwendete Zweitkanalsignal vollständig zu korrigieren, und dass das korrigierte Zweitkanalsignal auch nicht in jedem Zeichenintervall bestimmt werden muss. Zum anfänglichen ungefähren Einstellen der Phase des Prüftaktsignals kann mit ausreichender Genauigkeit ein Verfahren angewandt werden, das von der Signalhüllkurve ausgeht. Die anfängliche ungefähre Einstellung der Phase des Prüftaktsignals ist sehr wichtig, da ohne eine solche Einstellung die Leistungsfähigkeit des Modems sehr beschränkt ist. Weitere Verbesserungen können erzielt werden, wenn für die Kompensation von Frequenzversetzungen ein Phasenregelkreis zweiter Ordnung verwendet wird.

Anhand der Zeichnungen wird nachstehend ein Ausführungsbeispiel der Erfindung näher erläutert. In den Zeichnungen zeigen:

Fig. 1 und 2 ein Blockschema einer Hauptkanal-Aus-gleichsschaltung eines Datenmodems,

Fig. 3 ein Blockschema einer Ausgleichsschaltung eines zweiten Kanals und

Fig. 4 ein Blockschema einer Korrelierungs- und Phasenregelschaltung, die mit den Ausgangssignalen der Schaltung von Fig. 3 arbeitet.

Im nachstehend beschriebenen bevorzugten Ausführungsbeispiel der Erfindung wird die in den Fig. 1 und 2 dargestellte Hauptkanal-Ausgleichsschaltung zum Erzeugen von Hauptkanal-Fehlersignalen EXn und EYn verwendet. Diese Ausgleichsschaltung ist eine bekannte Schaltung und daher nur grob schematisch dargestellt.

Eingangssignalproben Xn + K und Yn + K des im Hauptkanal empfangenen Signals, die einen Phasenunterschied von 90° aufweisen, werden der Ausgleichsschaltung zugeführt. Der Prüfzeitpunkt muss anfänglich in der Nähe des richtigen Punktes eingestellt werden, damit die Ausgleichsschaltung richtig arbeiten kann. Diese anfängliche Einstellung des Prüftaktsignals kann mittels bekannter Hüllkurven-Rückgewin-nungsverfahren oder nach dem in der CH-PS 645 764, Erteilung 15. 10. 1984 beschriebenen Verfahren erfolgen. Nachdem die Phase des Prüftaktsignals anfänglich ungefähr eingestellt worden ist, wird mit den nachstehend bechriebenen Mitteln der Prüfzeitpunkt genau eingestellt, um eine optimale Datenrückgewinnung zu erreichen.

Die Ausgleichsschaltung gemäss Fig. 1 enthält einen 0°-Phasen-Kanal für die Proben Xn+K und einen 90°-Phasen-Kanal für die Proben Yn+K. Die Proben Xn+K werden in Verzögerungselementen 11 gespeichert, und die Proben Yn+K werden in Verzögerungselementen 13 gespeichert. Die Proben Xn + K im 0°-Phasen-Kanal werden mit zugeordneten Konstanten CP_K... CPm multipliziert und in einem Summierer 15 summiert. Die Proben Y„+K werden ebenfalls mit zugeordneten Konstanten CS_K... CSm multipliziert und in einem Summierer 17 summiert. Die Ausgangssignale der beiden Summierer 15 und 17 werden in einem Summierer 19 summiert, um ein Signal XEQn zu bilden. Das Ausgangssignal XEQn des Summierers 19 wird einer Phasenkorrekturschaltung 21 zugeführt. In ähnlicher Weise werden die Proben Xn+K mit zugeordneten Konstanten CS_K... CSm multipliziert und die erhaltenen Produkte in einem Summierer 23 summiert. Die Proben Yn+K werden mit zugeordneten Konstanten CP_K ... CPm multipliziert und die Produkte in einem Summierer 25 summiert. Die Ausgangssignale der Summierer 23 und 25 werden in einem Summierer 27 summiert, um ein Signal YEQn zu bilden. Dieses Signal YEQn wird dann der Phasenkorrekturschaltung 21 zugeführt. Die Ausgangssignale XEQn und YEQn der Phasenkorrektur sind die korrigierten Hauptkanal-Signal-komponenten:

XEQn = XEQn • cos 0n + Y EQn ■ sin 0n

YEq„ = YEQn • cos 0n + XEQn • sin 0n wobei 0n die erforderliche Phasenwinkelkorrektur ist.

Die korrigierten Hauptkanal-Signale XEQn und YEQn werden dann zugeordneten Entscheidungsschaltungen 29 bzw. 31 (Fig. 2) zugeführt. Jedes Entscheidungselement 29,31 entscheidet anhand der rohen Ausgangssignale XEQn und YEQn der Ausgleichsschaltung über den korrekten Wert des Aus-gangs-Datensignals DX„ bzw. DYn. Die Datensignalwerte DXn und DYn werden dann zugeordneten Summierern 33,35 zugeführt, die die 0°-Phasen-Fehlerkomponente EXn des Hauptkanals und die 90°-Phasen-Fehlerkomponente EYn des Hauptkanals bestimmen.

Die Ausgleichskonstanten CP_K und CS_K usw. werden in bekannter Weise gemäss einem bestimmten Algorithmus eingestellt, um korrigierter Ausgangssignale zu erzeugen, in denen die Auswirkungen von Zwischenzeichen-Interferenzen ausgeschaltet sind. Solche Algorithmen sind bekannt und werden daher hier nicht weiter beschrieben.

In Fig. 3 ist die Ausgleichsschaltung des zweiten Kanals dargestellt, der vorzugsweise ein abgeleiteter Kanal ist. Die Erzeugung der Eingangssignale X'n+V und Y'n+V für die Ausgleichsschaltung des zweiten Kanals ist bekannt. Wenn beispielsweise Xn und Yn die 0°-Phasen- und 90°-Phasen-Basisbandsignal-Proben sind, dann sind X'n und Y'n die entsprechenden Proben der Ableitungen dieser Basisbandsignale. Diese Proben werden dann den zugeordneten Verzögerungselementen in der Ausgleichsschaltung gemäss Fig. 3 zugeführt. Der einzige, aber bedeutungsvolle Unterschied zwischen den Ausgleichsschaltungen gemäss Fig. 1 und gemäss Fig. 3 besteht darin, dass in der Ausgleichsschaltung gemäss Fig. 3 die Zahl der Anschlüsse und der Anschlusskonstanten CP_v... CPW und CS_v • • • CSW kleiner ist als die Zahl der Anschlüsse, die in der Ausgleichsschaltung gemäss Fig. 1 für das Korrigieren des empfangenen Signals im Hauptkanal erforderlich sind. Die Werte der Anschlusskonstanten CP, CS sind für entsprechende Anschlüsse in den Fig. 1 und 3 jeweils gleich. Wegen der Verwendung von weniger Anschlüssen, d.h. V< K, W < m oder V < K, W< m, werden die abgeleiteten Signal XEQn und YEQn nicht so genau berechnet und sind normalerweise mit Fehlern in einem Ausmass behaftet, das beim empfangenen Signal im Hauptkanal nicht annehmbar wäre. Es ist jedoch festgestellt worden, dass eine hohe Genauigkeit zwar in den Ausgangs-Datensignalwerten DXn und DYn erforderlich ist, in den abgeleiteten Signalen hingegen nicht. So ist beispielsweise gefunden worden, dass ein in jeder Hinsicht befriedigender Betrieb erreicht wird, wenn die Zahlen der Anschlüsse in den Ausgleichsschaltungen im Hauptkanal und im abgeleiteten Kanal 23 und 17,30 und 19 oder 39 und 26 betragen.

Ferner ist auch festgestellt worden, dass es nicht nötig ist, die Signale XEQn und YEQn in jedem Zeichenintervall zu ermitteln. Vorzugsweise werden diese Werte und damit auch die Werte von XEQn und YEQn nur in jedem zweiten Zeichenintervall ermittelt, und zwar unter Verwendung einer Teilmenge der für die Hauptkanal-Ausgleichsschaltung von Fig. 1 berechneten Anschlusskonstanten.

Die Korrelierungs- und Phasenregelschaltung, in der diese näherungsweise berechneten abgeleiteten Signale XEQn und YEQn verwendet werden, ist in Fig. 4 dargestellt. Gemäss Fig. 4 werden die abgeleiteten Signale XEQn und YEQn in zugeordneten Multiplikatoren 51, 53 mit den zugehörigen Hauptkanal-Fehlerkomponenten EXn bzw. EYn multipliziert. Die Produkte EXn-XEQn und EYn- YEQn werden dann in einem Summierer 55 summiert, um ein Signal <Dn zu erhalten, das den Taktfehler darstellt.

Das Ausgangssignal <I>n der Korrelierungsschaltung wird

5

10

15

20

25

30

35

40

45

50

55

60

65

648 971

4

dann einem Rückkopplungsfilter zweiter Ordnung zugeführt. Das Rückkopplungsfilter zweiter Ordnung enthält Summierer 57,65, ein Verzögerungselement 59 und Konstantenmultiplikatoren 61, 63. Das Ausgangssignal des Summierers 57 ist mit ®n bezeichnet. Es wird im Verzögerungselement 59 verzögert. Das Ausgangssignal des Verzögerungselementes 59 wird als ein Eingangssignal zum Summierer 57 zurückgeführt. Der Summierer 57 summiert <î>n mit dem vom Verzögerungselement 59 abgegebenen verzögerten Wert Q>n- u um zu bilden. Der Multiplikator 61 multipliziert <tn mit einer Konstanten B. Der andere Multiplikator 63 multipliziert mit einer Konstanten A, um das Produkt A * zu bilden. Die Konstanten A und B sind nach bekannten Phasenregelkreis-Auslegungskriterien gewählt. Die Elemente 57, 59, 61 bilden zusammen einen Phasenregelkreis zweiter Ordnung und eliminieren Frequenzverschiebungen zwischen den Taktsignalen im Sender und im Empfänger.

Ein weiterer Summierer 67 bildet durch Summieren eines Eingangssignals mit dem Ausgangssignal 4V ; eines Verzögerungselementes 69 ein Ausgangssignal Pn = *fn + H*-1- Das Ausgangssignal Pn wird einem Entscheidungsblock 71 zugeführt, in welchem [Pn/a] • a ermittelt wird. Die Konstante a ist die kleinste Änderung der Prüftaktsignalphase, die in einem gegebenen Taktsignalgenerator 73 eingestellt werden kann, und [P„/a] ist gleich dem ganzzahligen Anteil des Resultates der Teilung von Pn durch a. [Pn/ct] stellt also eine ganze Zahl von Änderungsschritten für die Korrektur des Prüfzeitpunktes dar.

Der ResUnis der genannten Teilung ist vFn = Pn — [Pn/a] • a. Dieser Rest *Fn wird im Verzögerungselement 69 gespeichert 5 und mit dem nächsten Eingangssignal zum Summierer 67 kombiniert, um genauere Einstellungen des Prüfzeitpunktes zu erhalten.

Da die korrigierten abgeleiteten Werte XEQn und YEQnnur in jedem zweiten Zeichenintervall geliefert werden, muss die io Schaltung gemäss Fig. 4 natürlich nur einmal für je zwei Zeichenintervalle arbeiten. Die Indizes n in Fig. 4 bezeichnen also den Wert der betreffenden Variablen während eines Zeichenintervalls aus der jedes zweite Zeichenintervall enthaltenden Reihe.

15 Die beschriebene Einrichtung eignet sich vorzüglich für die Verwendung in auf Mikroprozesssorbasis arbeitenden Modems, in welchen die Rechenkapazität eine entscheidende Grösse ist. Die für die Berechnung von XEQn und YEQn nötige Zahl von Multiplikationen und Additionen ist beträchtlich 20 herabgesetzt, weil weniger Anschlüsse verwendet werden. Da ferner die Berechnungen nur in jedem zweiten Zeichenintervall durchgeführt werden, wird die Zahl der Berechnungen noch einmal halbiert. Als Folge hiervon wird aber auch noch die Zahl der Berechnungen halbiert, die in der Schaltung 25 gemäss Fig. 4 durchgeführt werden müssen. Alle diese Einsparungen werden ohne merkliche Beeinträchtigung der erreichten Genauigkeit der Prüfzeitpunktkorrektur erzielt.

G

2 Blatt Zeichnungen

Claims

648 971

PATENTANSPRÜCHE

1. Datenmodem, mit einem Hauptkanal für den Empfang eines Hauptkanal-Leitungssignals, Mitteln zum Erzeugen eines Prüftaktsignals für die Prüfung des Leitungssignals und zum anfänglichen ungefähren Einstellen der Phase dieses Prüftaktsignals, welche Mittel durch ein Korrektursignal zum Verstellen der Phase des Prüftaktsignals beeinflussbar sind, und Mitteln zum Erzeugen eines'Zweitkanalsignals in Abhängigkeit von dem Hauptkanalsignals, gekennzeichnet durch eine erste Ausgleichsschaltung (Fig. 1), die eine Mehrzahl von einstellbaren Multiplikationskoeffizienten aufweist, zum Entfernen von Verzerrungen aus dem Hauptkanalsignal, um ein korrigiertes Ausgangssignal (XEQn, YEQn) zu erzeugen, eine Einrichtung (Fig. 2) zum Erzeugen eines die Differenz zwischen dem korrigierten (XEQn, YEQn) und dem idealen Ausgangssignal (DXn, DYn) anzeigenden Fehlersignals (EXn, EYn), eine zweite Ausgleichsschaltung (Fig. 3), die eine Anzahl Multiplikationskoeffizienten aufweist, zum Entfernen von Verzerrungen aus dem Zweitkanalsignal, um ein korrigiertes Zweitkanalsignal (XEQn, YEQn) zu erzeugen, und eine Korrelierungs- und Phasenregelschaltung (Fig. 4) zum Korrelieren des korrigierten Zweitkanaisignals (XEQn, YEQn) mit dem Fehlersignal (EXn, EYn) zur Erzeugung eines Korrektursignals (Pn) für die Korrektur der Phase des Prüftaktsignals.
2. Datenmodem nach Anspruch 1, dadurch gekennzeichnet, dass die Korrelierungs- und Phasenregelschaltung (Fig. 4) folgendes enthält: Mittel (51,53, 55) zum Bilden eines Pha-senfehlersignals (®n) durch Korrelieren des korrigierten Zweitkanalsignals (XEQn, YEQn) mit dem Fehlersignal (EXn, EYn), Mittel (57, 59, 61) zum eliminieren von Frequenzverschiebungen aus dem Phasenfehlersignal (®n) zur Bildung eines frequenzkorrigierten Phasenfehlersignals 0Fn) und Mittel (71) zum Feststellen der Anzahl (Pn) der vorzunehmenden Phasenkorrekturschritte aus dem frequenzkorrigierten Phasenfehlersignal
3. Datenmodem nach Anspruch 1, dadurch gekennzeichnet, dass in der zweiten Ausgleichsschaltung (Fig. 3) eine kleinere Anzahl Multiplikationskoeffizienten verwendet sind als in der ersten Ausgleichsschaltung (Fig. 1).
4. Datenmodem nach Anspruch 1 oder 3, dadurch gekennzeichnet, dass die Multiplikationskoeffizienten in der zweiten Ausgleichsschaltung (Fig. 3) weniger als einmal pro Zeichenintervall für die Erzeugung des korrigierten Zweitkanalsignals (XEQn, YEQn) dienen.
5. Datenmodem nach Anspruch 1, dadurch gekennzeichnet, dass die genannte Einrichtung (Fig. 2) das Fehlersignal, mit einer ersten und einer zweiten Komponente (EXn bzw. EYn) erzeugt und dass die zweite Ausgleichsschaltung (Fig. 3) das korrigierte Zweitkanalsignal mit einer ersten und einer zweiten Komponente (XEQn bzw. YEQn) erzeugt.
6. Datenmodem nach Anspruch 5, dadurch gekennzeichnet, dass die Korrelierungs- und Phasenregelschaltung (Fig. 4) folgendes enthält: einen Multiplikator (51) zum Multiplizieren der ersten Komponente (EXn) des Fehlersignals mit der ersten Komponente (XEQn) des korrigierten Zweitkanalsignals zur Bildung eines ersten Produktes, einen Multiplikator (53) zum Multiplizieren der zweiten Komponente (EYn) des Fehlersignals mit der zweiten Komponente (YEQn) des korrigierten Zweitkanalsignals zur Bildung eines zweiten Produktes und einen Summierer (55) zum Summieren des ersten und des zweiten Produktes zur Bildung eines Phasenfehlersignals m-
7. Datenmodem nach Anspruch 6, dadurch gekennzeichnet, dass die Korrelierungs- und Phasenregelschaltung ferner ein Filter (57-65) zweiter Ordnung zum Filtern des Phasenfehlersignals (0>n) und Abgeben eines korrigierten Phasenfehlersignals (¥„) und Mittel (71) zum Teilen dieses korrigierten Phasenfehlersignals (*?„) durch einen Taktsignalphasen-Korrekturschritt (a) enthält, um eine genaue Korrekturschrittzahl für die Prüftaktsignalphase festzulegen.
8. Datenmodem nach Anspruch 7, dadurch gekennzeichnet, dass das Filter (57-65) zweiter Ordnung folgendes enthält: einen ersten Summierer (65), einen ersten Multiplikator (63) zum Multiplizieren des Phasenfehlersignals (®n) mit einer ersten Konstanten zur Bildung eines ersten Eingangssignals für den ersten Summierer (65), einen zweiten Summierer (57), dem das Phasenfehlersignals (®n) als erstes Eingangssignal und eine verzögerte Version seines eigenen Ausgangssignals (On) als zweites Eingangssignal zugeführt sind, und einen zweiten Multiplikator (61) zum Multiplizieren des Ausgangsignals (On) des zweiten Summierers (57) mit einer zweiten Konstanten zur Bildung eines zweiten Eingangssignals für den ersten Summierer (65).
9. Datenmodem nach Anspruch 7, dadurch gekennzeichnet, dass den Mitteln (71) zum Teilen ein Verzögerungselement (69) zum Verzögern des Restes aus der Teilung und ein Summierer (67) zum Addieren des verzögerten Restes zu dem korrigierten Phasenfehlersignal (Tn) zugeordnet sind.
10. Datenmodem nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Mittel zum Erzeugen des Zweitkanalsignals dazu eingerichtet sind, das Zweitkanalsignal als Ableitung des Hauptkanal-Leitungssignals zu erzeugen.