CH622633A5 - Data processing system with buffer memory assigned to both central processor and input-output processor - Google Patents

Description

Der Erfindung liegt daher die Aufgabe zugrunde, eine Datenverarbeitungsanlage gemäss dem Oberbegriff des

Die Erfindung bezieht sich auf eine Datenverarbeitungsan- Patentanspruches! zu schaffen, bei der der in Teilbereiche läge gemäss dem Oberbegriff des Patentanpruches 1. unterteilte Pufferspeicher ohne strenge Zuordnung einzelner

Es ist bereits allgemein bekannt, bei leistungsfähigen, kom- 50 Teilbereiche zu den Prozessoren im Datenverkehr mit diesen merziellen Datenverarbeitungsanlagen zwischen einem Prozessoren so betrieben wird, dass dem tätigen Ein-/Ausgabe-

Arbeitsspeicher mit grosser Speicherkapazität und Verhältnis- Prozessor bei vollem Pufferspeicher nur ein maximaler, physi-mässig grosser Zugriffszeit und einem Zentralprozessor einen kaiisch dann aber nicht festgelegter Anteil der Speicherkapazi-Pufferspeicher mit kleiner Speicherkapazität und sehr kleiner tät zur Verfügung steht, so dass Schreibkonfliktsituationen zwi-Zugriffszeit anzuordnen. Der Pufferspeicher, der auch als 55 sehen den beiden Prozessoren vermieden werden.

Cache bezeichnet wird, hat in erster Linie die Aufgabe, mög- Diese Aufgabe wird erfindungsgemäss durch die im Kenn-

lichst viele Lesezugriffe des Zentralprozessors zum Arbeits- zeichen des Patentanspruches 1 beschriebenen Merkmale Speicher zu befriedigen. Bei einem Lesezugriff gibt der Zentral- gelöst.

Prozessor zunächst die Adresse der gewünschten Daten an das Mit einfachen Mittel gelingt es so, auch für den Ein-/Ausga-Cache. Falls das Cache das gewünschte Datenwort enthält, 60 beprozessor den Pufferspeicher nutzbar zu machen, ohne in wird dieses sofort an den Zentralprozessor weitergegeben. seiner Wirksamkeit für den Zentralprozessor beeinträchtigt zu

Anderenfalls muss die Adresse an den Arbeitsspeicher weiter- sein. Es wäre an sich vorstellbar, eine eigene Speicherplatzver-geleitet werden und die Daten werden zunächst vom Haupt- waltung einzuführen, die auch dieses Ziel erreicht, jedoch wäre Speicher an das Cache und danach von diesem zum Zentralpro- dies viel aufwendiger. Da es sehr wichtig ist, im Pufferspeicher zessor übertragen. Da Daten bei Verarbeitungsprozessoren 65 häufig benutzte Daten möglichst lange halten zu können, wird häufig für eine bestimmte Zeit mehr als einmal benutzt werden, durch das Einspeichern der Daten bei einer Ein-/Ausgabeope-lässt sich die Zugriffszeit im Mittel verkürzen. ration in vorgegebene Bereiche des Pufferspeichers verhindert,

Falls jedoch der Zentralprozessor über den Pufferspeicher dass bei schnellen und lange andauernden Ausgabeoperationen

3 622633

die vom Zentralprozessor benötigten Daten im Pufferspeicher Ausgabedaten jeweils nur innerhalb einer einzigen Bank einge-

durch die auszugebenden Daten gelöscht werden. speichert werden. Im ungünstigsten Fall werden dann vom

Die Wirksamkeit der erfindungsgemässen Lösung lässt dar- Zentralprozessor ZP benötigte Daten nur jeweils in einer einzi-

überhinaus auch auf den Arbeitsspeicher bezogene Strukturen gen Speicherbank gelöscht. In beiden Fällen gibt der Ein-/Aus-

des Pufferspeichers zu. So kann der nach dem Kongruenzklas- 5 gabeprozessor EA ein Signal S1 an die Steuereinheit SE ab, mit senprinzip organisierte Pufferspeicher aus einer Mehrzahl von dem der jeweilige Betriebszustand eingestellt wird, gleichartigen, jeweils in Klassen gegliederte, Speicherbänken Eine weitergehende Möglichkeit zur Steuerung des Erset-

aufgebaut sein. Wenn in diesem Falle beispielsweise der Erset- zungsalgorithmus besteht darin, dass an einer vorgegebenen zungsalgorithmus für die Daten darin besteht, diejenigen Stelle im Cache CA, dem sogenannten Flagfeld eines jeden Puf-

Daten, die zuerst eingespeichert wurden, auch als erste wieder io fereintrages ein Binärzeichen eingeführt wird, aus dem zu erse-

zu überschreiben, ist es von Vorteil, wenn die Steuereinheit hen ist, ob der zugehörige Eintrag im Cache CA vom Zentral-

gemäss dem Kennzeichen des Patentanspruchs 2 ausgebildet prozessor ZP benutzt worden ist. Bei Lesedatenzugriffen kann ist dann verhindert werden, dass bei Benutzung eines Eintrages

Ein besonders geringer Anteil der vom Zentralprozessor dieser im Flagfeld über das Binärzeichen als benutzt ausgewie-

benötigten Daten im Pufferspeicher wird bei Ein-/Ausgabeope- ! 5 sen wird.

rationen gelöscht, wenn die Steuereinheit derart ausgebildet Das in Fig. 2 dargestellte Schaltbild der Steuereinheit SE ist ist, dass sie während einer Ein-/Ausgabeoperation das Einspei- derart ausgebildet, dass bei Zugriffen des Zentralprozessors ZP

ehern der Daten nur in eine einzige Zelle des Pufferspeichers zum Cache CA jeweils diejenigen Daten als erste gelöscht wer-

freigibt. den, die als erste in das Cache CA eingespeichert worden sind.

Bei einer Steuerung des Ersetzungsalgorithmus durch den 20 Es wird angenommen, dass das Cache CA aus einer Mehrzahl

Zentralprozessor ist eine Lösung gemäss dem Kennzeichen von Speicherbänken SB1 bis SBn gebildet wird, von denen in des Patentanspruchs 4 besonders vorteilhaft. Fig. 2 jeweils nur die Tag- und Flagfelder und nicht die Daten-

Im folgenden wird ein Ausführungsbeispiel der Datenverar- felder dargestellt sind.

beitungsanlage gemäss der Erfindung anhand von Zeichnungen Die Steuereinheit besteht aus einem Verstärker V, einer der erläutert. Es zeigen: 25 Anzahl der Speicherbänke entsprechenden Anzahl von Ver-

Fig. 1 ein Blockschaltbild der Datenverarbeitungsanlage, knüpfungsgliedern U1 bis Un und Flipflops Fl bis Fn.

Fig. 2 ein Blockschaltbild einer Steuereinheit im Pufferspei- Zunächst wird angenommen, dass Daten zwischen dem eher. Arbeitsspeicher AS und dem Zentralprozessor ZP übertragen Das in Fig. 1 dargestellte Blockschaltbild zeigt einen Zen- werden. Das Signal S1 hat in diesem Fall den Binärwert 0. Ein tralprozessor ZP und einen Ein-/Ausgabeprozessor EA, der 30 Signal am invertierenden Ausgang des Verstärkers V hat damit integrierter Bestandteil des Zentralprozessors ZP sein kann. den Binärwert 1 und jeweils die linken UND-Glieder in den Der Zentralprozessor ZP und der Ein-/Ausgabeprozessor EA Verknüpfungsgliedern U1 bis Un sind freigegeben. Vom sind über eine Pufferspeicher CA, auch Cache genannt, mit Arbeitsspeicher AS werden die Daten in ein Datenfeld einer einem Arbeitsspeicher AS verbunden. Bei einem Lesezugriff der Speicherbänke SB1 bis SBn eingetragen. Gleichzeitig wird gibt der Zentralprozessor an das Cache zunächst ein Adress- 35 in ein zugehöriges Tagfeld durch die Signale AD die Seitenwort AD ab, das die Adresse eines gewünschten Datenwortes adresse der jeweiligen Daten eingespeichert. Im Flagfeld, in angibt Falls das gewünschte Datenwort im Cache CA enthal- dem eine Mehrzahl von Binärzeichen gespeichert werden tönten ist, wird es durch Signale DA an den Zentralprozessor nen, wird beispielsweise durch eines der Binärzeichen V1 bis abgegeben. Andernfalls wird das Adresswort an der Arbeits- Vn angezeigt, ob die zugehörigen Daten gültig sind. Mit Hilfe Speicher AS abgegeben. Anschliessend wird vom Arbeitsspei- 40 eines weiteren Binärzeichens R1 bis Rn werden die jeweils cher AS zum Cache CA ein Datenblock übertragen, der aus zuletzt für den Zentralprozessor ZP eingetragenen Daten mehreren Datenwörtern besteht und das gewünschte Daten- gekennzeichnet. Beispielsweise möge in der letzten Speicherwort enthält. Danach wird das gewünschte Datenwort zum zelle der Speicherbank SB1 das Binärzeichen R1 den Binärwert Zentralprozessor übertragen. 1 haben. Mit einem Übernahmeimpuls T, der vom Zentralpro-In ähnlicher Weise werden Daten vom Arbeitsspeicher 45 zessor ZP abgegeben wird und der die Reihenfolge zwischen-über das Cache CA zum Ein-/Ausgabeprozessor EA übertra- speichert, nach der die Einträge im Cache CA für den Zentralgen. Bei schnellen und lange andauernden Ein-/Ausgabeopera- prozessor ZP erfolgt waren, nimmt das Flipflop Fl den Binär-tionen ist es jedoch wichtig, dass vom Zentralprozessor ZP wert 1 an und zeigt damit an, dass der nächstfolgende Eintrag benötigte Daten im Cache CA nicht durch Ein-/Ausgabedaten in die Speicherbank SB2 eingespeichert wird und das Binärzei-gelöscht werden, da es zum Erreichen einer grossen Treffer- 50 chen R2 nimmt den Binärwert 1 an. Auf diese Weise werden die rate im Cache CA äusserst wichtig ist, häufig benutzte Daten Daten nacheinander in die Speicherbänke SB1 bis SBn einge-möglichst lange im Cache CA zu halten. speichert.

Im Cache CA ist eine Steuereinheit SE vorgesehen, die den Ersetzungsalgorithmus festlegt, nachdem im Cache CA vorhan- Falls durch das vom Ein-/Ausgabeprozessor EA abgege-

dene Daten durch neue Daten ersetzt werden. Um sicherzustel-55 bene Signal S1 eine Ein-/Ausgabeoperation angezeigt wird,

len, dass Ein-/Ausgabedaten die vom Zentralprozessor ZP nimmt das Signal am nichtinvertierenden Ausgang des Verstär-

benötigten Daten nicht löschen, sorgt die Steuereinheit SE kers V den Binärwert 1 an und die jeweils rechten UND-Glie-

dafür, dass die Ein-/Ausgabedaten jeweils nur in vorgegebenen der der Verknüpfungsglieder U1 bis Un werden freigegeben.

Bereichen des Caches CA eingespeichert werden. Beispiels- Bei einer Einspeicherung von Daten wird damit nur diejenige weise kann die Steuereinheit SE derart ausgebildet sein, dass 60 Speicherbank SBx belegt, bei der das Binärzeichen R(x—1 )

die Ein-/Ausgabedaten jeweils nur in eine einzige Zelle des gerade den Binärwert 1 hat. Auf diese Weise wird sicherge-

Caches CA eingespeichert werden. Falls das Cache CA bei- stellt, dass bei schnellen und andauernden Ein-/Ausgabeopera-

spielsweise aus einer Mehrzahl von Speicherbänken aufgebaut tionen nur die Daten in einer Zelle einer Bankklasse, d. h. nur in ist und die Daten zum Arbeitsspeicher AS in das Cache CA einer Speicherbank, überschrieben werden, während die übri-

jeweils nach dem bekannten Kongruenzklassenprinzip einge- es gen, vom Zentralprozessor ZP gegebenenfalls benötigten speichert werden, kann es auch vorteilhaft sein, wenn die Ein-/ Daten in der jeweiligen Klasse nicht verändert werden.

G

1 Blatt Zeichnungen

Claims (4)

622633 1 PATENTANSPRÜCHE und der Ein-/Ausgabeprozessor, also mehr als eine Verarbei-

1. Datenverarbeitungsanlage mit einem Zentralprozessor, tungsrichtung direkt zum Arbeitsspeicher Zugriff haben, kön-einem Ein-/Ausgabeprozessor, einem Arbeitsspeicher mit gros- nen Schreibkonfliktsituationen entstehen, die darin bestehen, ser Speicherkapazität und grosser Zugriffszeit, einem Puffer- dass unter der gleichen Adresse im Arbeitsspeicher und im Speicher mit kleiner Speicherkapazität und kleiner Zugriffszeit, s Cache verschiedene Daten stehen, so dass die Datenverarbei-über den die Prozessoren mit dem Arbeitsspeicher Daten aus- tungsanlage falsch arbeitet. Ausserdem muss bei einer solchen tauschen, sowie mit einer dem Pufferspeicher zugeordneten Struktur eines Speichersystems eine Möglichkeit vorgesehen Steuereinheit, die unter anderem auch aufgrund eines Erset- werden, bei vollem Pufferspeicher Teile freizugeben, damit neu zungsalgorithmus ein Freigeben von wechselnden Teilberei- angeordnete Daten in den Pufferspeicher aufgenommen wer-chen des vollen Pufferspeichers für noch nicht zwischengespei-10 den können. Wenn mehrere Prozessoren zu dem Speichersy-cherte Daten steuert, dadurch gekennzeichnet, dass die dem stem Zugriff haben, kann eine Verarbeitungseinrichtung dann Pufferspeicher (CA) zugeordnete Steuereinheit (SE) Schaltglie- aber benachteiligt werden, wenn häufiger zugreifende Prozes-der (Fl bis Fn, U1 bis Un) enthält, die während einer Ein-Ausga- soren deren noch benötigte Daten verdrängen und selbst den beoperation den Ersetzungsalgorithmus blockieren, mit dem Pufferspeicher voll belegen.

Daten im Pufferspeicher ersetzt werden, so dass nur der durch ts Um dies zu verhindern, ist aus der DE-OS 22 61 586 eine den Ersetzungsalgorithmus vor dem Blockieren bereits festge- Speichereinrichtung bekannt, zu der ein Zentralprozessor, ein legte Teilbereich des Pufferspeichers zum Zwischenspeichern Wartungsfeld und ein Kanalwerk bzw. daran angeschlossene der Ein-/Ausgabedaten freigegeben ist. periphere Einheiten über einen Arbeitsspeicherkoordinator

2. Datenverarbeitungsanlage nach Anspruch 1, bei der der Zugriff haben und die aus einem grossen Arbeitsspeicher und Pufferspeicher nach dem Kongruenzklassenprinzip organisiert 20 einem vorgeschalteten kleinen Pufferspeicher besteht. Der und aus einer Mehrzahl von in Klassen gegliederten Speicher- Arbeitsspeicherkoordinator stellt dabei eine Steuereinheit des bänken aufgebaut ist, dadurch gekennzeichnet, dass die Arbeitsspeichersystems dar, der grundsätzlich jeden zunächst Steuereinheit (SE) des Pufferspeichers (CA) derart ausgebildet an den Pufferspeicher gerichteten Zugriff vermittelt, der ist, dass sie während einer Ein-/Ausgabeoperation das Einspei- seinerseits bei Bedarf zum Arbeitsspeicher zugreift.

ehern von Daten nur in einen einzigen der Speicherbänke (SB1 25 Der Pufferspeicher ist nun aus zwei oder mehreren, sich bis SBn) freigibt. nicht überlappenden Teilbereichen aufgebaut. Diese Teilbe-

3. Datenverarbeitungsanlage nach Anspruch 1, dadurch reiche sind den verschiedenen, Speicherzugriffe anfordernden gekennzeichnet, dass die Steuereinheit (SE) derart ausgebildet Einrichtungen der datenverarbeitenden Anlage fest zugeord-ist, dass sie während einer Ein-/Ausgabeoperation das Einspei- net. Beispielsweise ist ein erster Bereich vorgesehen, der für ehern der Daten nur in eine einzige Zelle des Pufferspeichers 30 Ein-/Ausgabedaten reserviert ist, die über die Selektorkanäle (CA) freigibt übertragen werden, der Speicherplatz in einem zweiten

4. Datenverarbeitungsanlage nach Anspruch 2, dadurch Bereich wird dann dem Zentralprozessor und den Multiplexka-gekennzeichnet, dass die Zellen im Pufferspeicher (CA) an nälen zur Verfügung gestellt. Neben dieser nur beispielhaft einer vorgegebenen Stelle eine Markierungsstelle für ein Binär- genannten Unterteilung des Pufferspeichers und ihrer Zweckzeichen aufweisen, die anzeigt, ob der zugehörige Dateneintrag 35 bestimmung sind aber auch andere Unterteilungen denkbar.

in dieser Zelle vom Zentralprozessor (ZP) angefordert worden Allen solchen Formen für mögliche Unterteilungen des Puf-ist und damit die nächste Speicherbank festlegt, die, bezogen ferspeichers in Teilbereiche, die jeweils fest einer anfordernden auf die Klasse, bei Bedarf zu ersetzen ist und dass die Steuerein- Verarbeitungseinrichtung zugeordnet sind, ist aber der Nach-heit (SE) während jeder Ein-/Ausgabeoperation verhindert, teil der mangelnden Flexibilität in der Verteilung der Puffer-dass durch ein solches Binärzeichen (R1 bis Rn) nach einem 40 Speicherkapazität gemeinsam. So lässt sich die an sich bereits Zugriff des Ein-/Ausgabeprozessors (EA) zu einem Eintrag die- geringe Speicherkapazität nicht optimal ausnutzen. Zwar wird ser als benutzt ausgewiesen wird. erreicht, dass keine der anfordernden Verarbeitungseinrichtungen auf Kosten einer anderen den Pufferspeicher in beliebigem Umfang belegen kann, andererseits aber das Konzept des Puf- 45 ferspeichers als eines wahlfreien eingeschränkt.