DE2626295C3 - Datenverarbeitungsanlage - Google Patents

Description

Di» Erfindung bezieht «,ich auf eine Datenverarbeitungsanlage gemäß dem Oberbegriff des Patentanspruches 1.

Es ist bereits allgemein bekannt, bei leistungsfähigen, kommerziellen Datenverarbeitungsanlagen zwischen einem Arbeitsspeicher mit großer Speicherkapazität und verhältnismäßig größer Zugriffszeit und einem Zentralprozessor einen Pufferspeicher mit kleiner Speicherkapazität und sehr kleiner Zugriffszeit anzuordnen. Der Pufferspeicher, der auch als Cache bezeichnet wird, hat in erster Linie die Aufgabe, möglichst viele Lesezugriffe des Zentralprozessors zum Arbeitsspeicher zu befriedigen. Bei einem Lesezugriff gibt der Zentralprozessor zunächst die Adresse der gewünschten Daten an das Cache. Falls das Cache das gewünschte Datenwort enthält, wird dieses sofort an den Zentralprozessor weitergegeben. Anderenfalls muß die Adresse an den Arbeitsspeicher weitergeleitet werden und die Daten werden zunächst vom Hauptspeicher an das Cache und danach von diesem zum Zentralprozessor übertragen. Da Daten bei Verarbeitungsprozessoren häufig für eine bestimmte Zeit mehr

Ό als einmal benutzt werden, läßt sich die Zugriffszeit im Mittel verkürzen.

Falls jedoch der Zentralprozessor über den Pufferspeicher und der Ein-/Ausgabeprozessor, also mehr als eine Verarbeitungseinrichtung direkt zum Arbeitsspei-

is eher Zugriff haben, können Schreibkonfliktsituationen entstehen, die darin bestehen, daß unter der gleichen Adresse im Arbeitsspeicher und im Cache verschiedene Daten stehen, so daß die Datenverarbeitungsanlage falsch arbeitet Außerdem muß bei einer solchen Struktur eines Speichersystemes eine Möglichkeit vorgesehen werden, bei vollem Pufferspeicher Teile freizugeben, damit neu angeforderte Daten in den Pufferspeicher aufgenommen werden können. Wenn mehrere Prozessoren zu dem Speichersystem Zugriff haben, kann eine Verarbeitungseinrichtung dann aber benachteiligt werden, wenn häufiger zugreifende Prozessoren deren noch benötigte Daten verdrängen und selbst den Pufferspeicher voll belegen.

Um dies zu verhindern, ist aus der DE-OS 22 61 586 eine Speichereinrichtung bekannt, zu der ein Zentralprozessor, ein Wartungsfeld und ein Kanalwerk bzw. daran angeschlossene periphere Einheiten über einen Arbeitsspeicherkoordinator Zugriff haben und die aus einem großen Arbeitsspeicher und einem vorgeschalteten kleinen Pufferspeicher besteht. Der Arbeitsspeicherkoordinator stellt dabei eine Steuereinheit des Arbeitsspeichersystems dar, der grundsätzlich jeden zunächst an den Pufferspeicher gerichteten Zugriff vermittelt, der seinerseits bei Bedz ■( zum Arbeitsspeieher zugreift.

Der Pufferspeicher ist nun aus zwei oder mehreren, sich nicht überlappenden Teilbereichen aufgebaut. Diese Teilbereiche sind den verschiedenen, Speicherzugriffe anfordernden Einrichtungen der datenverarbei-

■f5 (enden Anlage fr st zugeordnet. Beispielsweise ist ein erster Bereich vorgesehen, der für Ein-/Ausgabedaten reserviert ist, die über die Selektorkanäle übertragen werden, der Speicherplatz in einem zweiten Bereich wird dann dem Zentralprozessor und den Multiplexkanälen zur Verfugung gestellt. Neben dieser nur beispielhaft genannten Unterteilung des Pufferspeichers und ihrer Zweckbestimmung sind aber auch andere Unterteilungen denkbar.

Allen solchen Formen für mögliche Unterteilungen des Pufferspeichers in Teilbereiche, die jeweils fest einer anfordernden Verarbeitungseinrichtung zugeordnet sind, ist aber der Nachteil der mangelnden Flexibilität in der Verteilung der Pufferspeicherkapazität gemeinsam. So läßt sich die an sich bereits geringe Speicherkapazi· tat nicht optimal ausnutzen. Zwar wird erreicht, daß keine der anfordernden Verarbeitungseinrichtungen auf Kosten einer anderen den Pufferspeicher in beliebigem Umfang belegen kann, andererseits aber das Konzept des Pufferspeichers als eines wahlfreien eingeschränkt

Der Erfindung liegt daher die Aufgabe zugrunde_f eine Datenverarbeitungsanlage gemäß dem Oberbegriff des Patentanspruches 1 zu schaffen, bei der der Pufferspeicher zwar auch in Teilbereiche unterteilt ist, weil dies für

ein Freigeben im Falle von neuen Speicheranforderungen bei bereits gefülltem Pufferspeicher unbedingt erforderlich ist, bei dem aber nicht ein oder mehrere solcher Teilbereiche einer anfordernden Einheit fest zugeordnet sind, bei dem aber trotz dieser vollkommen wahlfreien Struktur dem tätigen Ein-/Ausgabeprozessor bei vollem Pufferspeicher nur ein maximaler, physikalisch dann aber nicht festgelegter Anteil der Speicherkapazität zur Verfügung steht

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Patentanspruches 1 beschriebenen Mencmale gelöst Mh einfachen Mitteln gelingt es so, auch für den Ein-/Ausgabeprozessor den Pufferspeicher nutzbar zu machen, ohne in seiner Wirksamkeit für den Zentralprozessor beeinträchtigt zu sein. Es wäre an sich vorstellbar, eine eigene Speicherplatzverwaltung einzuführen, die auch dieses Ziel erreicht, jedoch wäre dies viel aufwendiger. Statt dessen wird die Tatsache ausgenutzt daß an sich ein Ersetzungsalgorithmus vorgesehen sein muß, mit dem bei vollem Pufferspeicher" und neuen Spcichcranforderungen bisher gehaltene Einträge freigegeben werden. Dabei ist du. Lösung so flexibel, daß ihre Wirkung nicht von der Art des gewählten Ersetzungsalgorithmus abhängig ist

Die Wirksamkeit der erfindungsgemäßen Lösung läßt darüber hinaus auch auf den Arbeitsspeicher bezogene Strukturen des Pufferspeichers zu. So kann der Pufferspeicher nach dem Kongruenzklassenprinzip organisiert und aus einer Mehrzahl von gleichartigen Speicherbänken aufgebaut sein. Wenn in diesem Falle beispielsweise der Ersetzungsalgorithmus für die Daten darin besteht, diejenigen Daten, die zuerst eingespeichert wurden auch als erste wieder zu überschreiben, ist es von Vorteil, wenn die Steuereinheit gemäß dem Kennzeichen des Patentanspruches 2 ausgebildet ist.

Ein besonders geringer Anteil der vom Zentralprozessor benötigten Daten im Pufferspeicher wird bei Ein-/Ausgabeoperationen gelöscht wenn die Steuereinheit derart ausgebildet ist daß sie während einer Ein-/Ausg.ibeoperation das Einspeichern der Daten nur in eine einzige Zelle des Pufferspeichers freigibt.

Bei einer Steuerung des Ersetzungsalgorithmus durch den Zentralprozessor ist eine Lösung gemäß dem Kennzeichen des Patentanspruches 4 besonders vorteilhaft.

Im folgenden wird ein Ausfuhrungsbeispiel der Datenverarbeitungsanlage gemäß der Erfindung anhand von Zeichnungen erläutert Es zeigt

F i g. 1 ein Blockschaltbild der Datenverarbeitungsanlage,

F i g. 2 ein Blockschaltbild einer Steuereinheit im Pufferspeicher.

Das in F i g. 1 dargestellte Blockschaltbild zeigt einen Zentralprozessor ZP und einen Ein-ZAusgabeprozessor EA, der integrierter Bestandteil des Zentralprozessors ZP sein kann. Der Zentralprozessor ZP und der Ein'/Ausgabeprozessor EA sind über einen Pufferspeicher CA, auch Cache genannt mit einem Arbeitsspeicher AS verbunden. Bei einem Lesezugriff gibt der Zentralprozessor an das Cache CA zunächst ein Adressenwort AD ab, das die Adresse eines gewünschten Datenwortes angibt Falls das gewünschte Daten-Wort im Cache CA enthalten ist, wird es durch Signale DA an den Zentralprozessor abgegeben. Andernfalls wird das Adressünwort an den Arbeitsspeicher AS abgegeben. Anschließend wid vom Arbeitsspeicher AS zum Cache CA ein Uutenblock übertragen, der aus mehreren Datenwörtefii besteht und das gewünschte Datenwort enthält Danach wird das gewünschte Datenwort zum Zentralprozessor übertragen.

In ähnlicher Weise werden Daten vom Arbeitsspeicher über das Cache CA zum Ein-/Ausgabeprozessor EA übertragen. Bei schnellen und lange andauernden Ein-/Ausgebeoperationen ist es jedoch wichtig, daß vom Zentralprozessor ZP benötigte Daten im Cache CA nicht durch Ein-/Ausgabedaten gelöscht werden, da es zum Erreichen einer großen Trefferrate im Cache CA äußerst wichtig ist, häufig benutzte Daten möglichst lange im Cache CA zu halten.

Im Cache CA ist eine Steuereinheit SE vorgesehen, die den Ersetzungsalgorithmus festlegt nachdem im Cache CA vorhandene Daten durch neue Daten ersetzt werden. Um sicherzustellen, daß Ein-/Ausgabedaten die vom Zentralprozessor ZP benötigten Daten nicht löschen, sorgt die Steuereinheit Si? dafür, daß die Ein-/ Ausgabedaten jeweils nur in vorgegebenen Bereichen des Caches CA eingespeichert werden. Beispielsweise kann die Steuereinheit SE derart ^-«gebildet sein, daß die Ein-/Ausgabedaien jeweils nur in ' :ne einzige Zeile des Caches CA eingespeichert werden. Falls das Cache CA beispielsweise aus einer Mehrzahl von Speicherbänken aufgebaut ist und die Daten zum Arbeitsspeicher AS ir> das Cache CA jeweils nach dem bekannten Kongruenzklassenprinzip eingespeichert werden, kann es auch vorteilhaft sein, wenn die Ein-/Ausgabedaten jeweils nur innerhalb einer einzigf-n Bank eingespeichert werden. Im ungünstigsten Fall werden dann vom Zentralprozessor ZP benötigte Daten nur jeweils in einer einzigen Speicherbank gelöscht In beiden Fällen gibt der Ein-/Ausgabeprozessor EA ein Signal 51 an die Steuereinheit SE ab, mit dem der jeweilige Betriebszustand eingestellt wird.

Eine weitergehende Möglichkeit zur Steuerung des Ersetzungsalgorithmus besteht darin, daß an einer vorgegebenen Stelle im Cache CA, dem sogenannten Flagfeld eines jeden Puffereintrags ein Binäi weichen eingeführt wird, aus dem zu ersehen ist ob der zugehörige Eintrag im Cache CA vom Zentralprozessor 2? benutzt worden ist Bei Lesedatenzugriffen kann dann verhindert werden, daß bei Benutzung eines Eintrags dieser im Flagfeld über das Binärzeichen als benutzt ausgewiesen wird.

Das in F i g. 2 dargestellte Schaltbild der Steuereinheit SE ist derart ausgebildet daß bei Zugriffen des Zentralprozessors ZPzum Cache CA jeweils diejenigen Daten als erste gelöscht werden, die als erste in das Cache CA eingespeichert worden sind Es wird angenommen, daß das Cache CA aus einer Mehrzahl von Speicherbänken SB 1 bis SBn gebildet wird, von denen in F i g. 2 jeweils nur die Tag- und Flagfelder und nichi die Datenfelder dargestellt sind.

Die Steuereinheit besteht aus einem Verstärker V, einer der Anzah' der Speicherbänke entsprechenden Anzahl von Verknüpfungsgliedern U\ bis Un und Flipflops F1 bis Fn.

Zunächst wi^rd angenommen, daß Daten zwischen dem Arbeitsspeicher AS und dem Zentralprozessor ZP übertrage.! werden. Das Signal S1 hat in diesem Fall den Binärwert 0. Ein Signal am invertierenden Ausgang des Verstärkers V hai damit den Bihärwert 1 und jeweils die linken UND-Glieder in den Verknüpfungsgliedern U1 bis Un sind freigegeben. Vom Arbeitsspei-

eher AS werden die Daten in ein Datenfeld einer der Speicherbänke SB 1 bis SBn eingetragen. Gleichzeitig wird in ein zugehöriges Tägfeld durch die Signale AD die Seitenadresse der jeweiligen Daten eineesDeichert

Im Flagfeld, in dem eine Mehrzahl von Binärzeichen gespeichert werden können, wird beispielsweise durch eines der Binärzeichen Kl bis VTi angezeigt, ob die zugehörigen Daten gültig sind. Mit Hilfe eines weiteren Binärzeichens R 1 bis Rn werden die jeweils zuletzt für den Zeniralprozessor ZP eingetragenen Daten gekennzeichnet. Beispielsweise möge in der letzten Speicherzelle der Speicherbank SB 1 das Binärzeichen R 1 den Binärwert 1 haben. Mit einem Übernahmeimpuls T₁ der vom Zentralprozessor ZP abgegeben wird und der die Reihenfolge zwischenspeichert, nach der die Einträge im Cache CA für den Zentrajprozessor ZP erfolgt wardn, nimmt das Flipflop Fl den Birtärweft 1 an und zeigt damit an; daß der nächstfolgende Eintrag in die Speicherbank 552 eingespeichert wird und das Binärzeichen R 2 nimmt den Binärwert 1 an; Auf diese Weise werden die Daten nacheinander in die Speicher^ bänke SP1 bis SPn eingespeichert.

Falls durch das vom Ein-/Ausgabeprozessor EA abgegebene Signal 51 eine Eih-/Aüsgabeoperation angezeigt wird, nimmt das Signal am nichtinvertierenden Ausgang des Verstärkers Vden Binärwert 1 an und die jeweils rechten UND-Giieder uur Verknüpfungsglieder i/l bis Un werden freigegeben. Bei einer Einspeicherung von Daten wird damit nur diejenige Speicherbank SBx belegt, bei der das Binärzeichen

R(x — I) gerade den Binärwert 1 hat. Auf diese Weise wird sichergestellt, daß bei schnellen und andauernden :Ein-/Aüsgabeoperätiorien hur die Daten in einer Zeile einer Bankklasse d.h. nur in einer Speicherbänk überschrieben werden, während die Übrigen, vorn Zeniralprozessor ZP gegebenenfalls benötigten Daten in der jeweiligen Klasse nicht verändert werden.

Hierzu 1 Blatt Zeichnungen

Claims (4)

26 Patentansprüche:

1. Datenverarbeitungsanlage mit einem ZentralprozeEsor, einem Ein-Ausgabeprozessor, einem von diesen gemeinsam benutzten großen Arbeitsspeicher, einem Pufferspeicher, über den die Prozessoren mit dem Arbeitsspeicher Daten austauschen und einer diesem Speichersystem zugeordneten Steuereinheit, die unter anderem auch aufgrund eines Ersetzungsalgorithmus ein Freigeben von wechselnden Teilbereichen des vollen Pufferspeichers für noch nicht zwischengespeicherte Daten steuert, dadurch gekennzeichnet, daß die dem Pufferspeicher (CA) zugeordnete Steuereinheit (SE) Schaltglieder (FX bis Fn, UX bis Un) enthält, die während einer Ein-/Ausgabeoperation den Ersetzungsalgorithmus blockieren, mit dem Daten im Pufferspeicher ersetzt werden, so daß nur dann der durch den Ersetzungsalgorithmus vor dem Blockieren bereits festgelegte Teilbereich des Pufferspeichers zum Zwischenspeichern der Ein-/Ausgabedaten freigegeben ist.

2. Datenverarbeitungsanlage nach Anspruch 1, bei der der nach dem Kongruenzklassenprinzip organisierte Pufferspeicher aus einer Mehrzahl von in Klassen gegliederten Speicherbänken aufgebaut ist, dadurch gekennzeichnet, daß üie Steuereinheit (SE) des Pufferspeichers (CA) derart ausgebildet ist, daß sie während einer Ein-/Ausgabeoperation das Einspeichern von Daten nur eine einzige der Speicherbänke (SB 1 bis SBn) freigibt

3. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß ..ie Steuereinheit (SE) derart ausgebildet ist, daß sie während einer Ein-/Ausgabeoperation das Einreichern der Daten nur in eine einzige Zelle des Pufferspeichers (CA) freigibt.

4. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Zellen im Pufferspeicher (CA) an einer vorgegebenen Stelle eine Markierungsstelle für ein Binärzeichen (z. B. Rm) aufweisen, das anzeigt, ob der zugehörige Dateneintrag in dieser Zelle vom Zentralprozessor (ZP) benutzt worden ist und damit die nächste Speicherbank (SBm + 1) festlegt, die, bezogen auf die Klasse, bei Bedarf zu ersetzen ist und daß die Steuereinheit (SE) während jeder Ein/Ausgabeoperation verhindert, daß durch ein solches Binärzeichen (R 1 bis Rn)na.ch einem Zugriff des EinVAusgabeprozessors (EA) zu einem Eintrag dieser als benutzt ausgewiesen wird.