CH618558A5

CH618558A5 -

Info

Publication number: CH618558A5
Application number: CH710077A
Authority: CH
Inventors: James Monroe Clark
Original assignee: Int Standard Electric Corp
Priority date: 1976-06-10
Filing date: 1977-06-09
Publication date: 1980-07-31
Also published as: SE422134B; SE7706532L; GB1526917A; US4027266A

Description

Die vorliegende Erfindung betrifft einen Datendemodulator und insbesondere einen digitalen Datendemodulator für fre-quenzumgetastete Signale, d. h. FSK-Signale (frequency shift keyed signais).

FSK-Demodulatoren haben bis jetzt hauptsächlich analoge Verarbeitungsmittel enthalten, wobei eine erste analoge Schaltung dazu benützt wurde, die «Zeichen»-Frequenz zu detektie-ren und eine zweite analoge Schaltung zur Detektion der «Pau-sen»-Frequenz. Es ist nun Aufgabe der vorliegenden Erfindung, einen FSK-Demodulator vorzusehen, welcher rein digitale Verarbeitungstechniken verwendet.

Gelöst wird diese Aufgabe durch die im Kennzeichen des ersten Anspruchs genannten Merkmale.

Ein Ausführungsbeispiel der vorliegenden Erfindung wird nun anhand der Zeichnung näher erläutert. In der Zeichnung zeigt:

die Fig. 1 ein Blockschema eines digitalen FSK-Demodula-tors; und die Fig. 2 ein Blockschema eines Deltamodulators, der als Deltamodulator in der Schaltung nach Fig. 1 verwendet werden kann.

In Fig. 1 sind die einer Anzahl von Kanalschaltungen 2-2n gemeinsam dienenden Schaltungen mit 1 bezeichnet. Die Kanalschaltung 2 zeigt das Blockschema des vorliegenden digitalen FSK-Demodulators.

Die, mehreren Kanälen, gemeinsame Schaltung 1 weist einen Bezugsoszillator 3 auf, der ein sinusförmiges Signal mit einer Mittenfrequenz fo erzeugt, und weiter einen Verarbeitungstaktoszillator 4 zur Erzeugung eines Taktes mit einer Frequenz fp. Das Ausgangssignal des Oszillators 3 wird durch einen Deltamodulator 5 in eine digitale Form übergeführt, um

2

5

10

15

20

25

30

35

40

45

50

55

60

65

3

618558

ein digitales phasengleiches Bezugssignal Ii zu erzeugen..Die Arbeitsweise des Deltamodulators 5 wird durch das Taktsignal des Oszillators 4 gesteuert. Das Ausgangssignal des Modulators 5 wird in einem N-stufigen Schieberegister 6 verzögert, um ein um 90° phasenverschobenes Referenzsignal Qi zu erzeugen. Die Arbeitsweise des Schieberegisters 6 wird ebenfalls durch den Takt von Oszillator 4 gesteuert. Das FSK-Eingangs-signal an die Kanalschaltung 2 ist ein sinusförmiges Signal mit einer Frequenz fo-df zur Darstellung eines «Zeichens» oder logischen «1» und mit einer Frequenz fo+df zur Darstellung einer «Pause» oder logischen «0». Das Eingangssignal wird in einem Deltamodulator 7 unter Kontrolle des Taktes von Oszillator 4 in digitale Form übergeführt. Das Ausgangssignal des Modulators 7 ist ein phasengleiches digitales FSK-Signal h, welches an ein N-stufiges Schieberegister 8 angelegt wird, um ein um 90° verschobenes digitales FSK-Signal Q2 zu erzeugen. Das Register 8 arbeitet ebenfalls mit dem Takt des Oszillators 4.

Die Schaltung der Modulatoren 5 und 7 ist in Fig. 2 gezeigt und weist eine Amplitudenvergleichsschaltung 9 auf, deren Ausgang mit dem D-Eingang eines D-Flip-Flops 10 verbunden ist, der durch das Taktsignal von Oszillator 4 getaktet wird. Das digitale Ausgangssignal erscheint am Ausgang Q des Flip-Flops 10, welcher zusätzlich über ein Tiefpassfilter 11 mit dem Minuseingang der Vergleichsschaltung 9 verbunden ist, an deren Pluseingang das Eingangssignal anliegt, und zwar entweder das Ausgangssignal von Oszillator 3 oder das FSK-Eingangssignal.

Der hier verwendete Deltamodulator hat die Eigenschaft, dass die Niederfrequenzkomponente des Ausgangssignals gleich dem Eingangssignal ist. D. h., wenn das Eingangssignal sin A ist, wobei der Winkel A eine lineare Funktion der Zeit ist, dann ist die Wahrscheinlichkeit, dass das Ausgangssignal eine logische «1» ist, gleich (1 + sin A)/2, und die Wahrscheinlichkeit, dass das Ausgangssignal eine logische «0» ist, gleich [1 - (1 + sin A)]/2 = (1 - sin A)/2. Dies ermöglicht, dass das Ansprechen der logischen Schaltung durch statistische Analyse vorausgesagt werden kann.

Das digitale FSK-Signal und das digitale Bezugssignal werden durch die N-stufigen Schieberegister 8 bzw. 6 verzögert. Die Anzahl der Stufen N der Schieberegister 6 und 8 ist mit fp/(4 fo) gewählt, so dass die Verzögerung gleich einer Phasenverschiebung von 90° ist. Wie bereits erwähnt, wird das Signal vor der Verzögerung als phasengleich bezeichnet und trägt den Index I, während das Signal nach der Verzögerung als Signal mit einer Phasenverschiebung von 90° bezeichnet wird und den Index Q aufweist. Wenn also das digitale Bezugssignal I gleich cos A ist, dann ist das digitale Bezugssignal Q gleich sin A, wobei A = 2 n • f0t ist, wobei t gleich der Zeit ist. In ähnlicher Weise sind die digitalen FSK-Signale I und Q gleich cos B bzw. sin B, wobei B gleich (1 ± m)A ist, wobei m gleich dem Modulationsindex df/f0 ist.

Ein Paar von Bits (I und Q) zu irgend einer gegebenen Zeit können betrachtet werden als Schätzwert des Winkels A oder B des Signales, und zwar codiert, wie in der Tabelle I gezeigt:

Tabelle I

IQ

Winkel

11

0°

01

90°

00

180°

10

270°

Wenn Ii, Qi ein Schätzwert des Winkels A und h (Q2) ein Schätzwert des Winkels B ist, dann kann ein 16 x 2-Festwert-speicher 12, der in der in Fig. 1 gezeigten Art mit den Modulatoren 5 und 7 und den Schieberegistern 6 und 8 verbunden ist, und gemäss Tabelle II codiert ist, verwendet werden, um ein Codesignal Io, Qo zu bilden, das die Differenz der Winkel B und A, nämlich (B-A) abschätzt. Die Winkeldifferenz (B-A) steigt an, wenn die Eingangs-FSK-Frequenz f0 +df ist (Pause), und sinkt ab, wenn die Eingangs-FSK-Frequenz f0 -df (Zeichen) ist.

Tabelle II

Codesignal Interpretation in Grad

Ii Qi I2Q2 I2Q0 A B B-A

1 1

11

0

1 1

01

0

90

1 1

00

0

180

1 1

10

0

270

01

11

10

90

0

270

01

11

90

0

01

00

01

90

180

90

01

10

00

90

270

180

00

11

00

180

0

180

00

01

10

180

90

270

00

11

180

0

00

10

01

180

270

90

10

11

01

270

0

90

10

01

00

270

90

180

10

00

10

270

180

270

10

11

270

0

Um festzustellen, ob (B-A) ansteigt oder abfällt, d. h., ob die Frequenzdifferenz (B-A)/t positiv oder negativ ist, werden die Signale I0Q0 je in einem M-stufigen Schieberegister 13 bzw. 14 verzögert, dessen Arbeitsweise ebenfalls durch den Oszillator 4 getaktet wird. Die Winkeldifferenz nach der Verzögerung (B-A) wird subtrahiert von der Winkeldifferenz vor der Verzögerung (B' -A') und zwar in einem zweiten 16x2 Festwertspeicher 15, der wie der Speicher 123 codiert ist, dessen Codierung in Tabelle II angegeben ist. Logische Tormittel in der Form der Tore 16 und 17 detektieren, ob der Speicher 15 ein +90° Codesignal (01) häufiger erzeugt, als ein -90° oder 270° Codesignal (1 0). Wenn dies auftritt, dann ist eine Pause detektiert. Wenn jedoch die Tore 16 und 17 den Code (1 0) häufiger detektieren als den Code (01), dann ist ein Zeichen festgestellt. Ein Tiefpassfilter mit Widerständen 18 und 19 und einem Kondensator 20 bildet den Mittelwert der Differenz zwischen diesen beiden Codesignalen und erzeugt ein Signal hoher Spannung für ein Zeichen und ein Signal niederer Spannung für eine Pause.

Die statistische Analyse der Arbeitsweise der Schaltung folgt nun. Die Wahrscheinlichkeiten für eine logische «1» der Bezugssignale I und Q sind die folgenden:

P = 1 + cos A» 1 +sin A (1j

IA 2 QA " " 2

während die Wahrscheinlichkeiten für eine logische «0» sind:

1 - P - 1 ~ cos A> ' IA" "2 (2)

4 — D 1 - 6fn A

QA " 2

Die gleichen Gleichungen, jedoch unter Verwendung von B anstelle von A können für die FSK-Eingangssignale I und Q verwendet werden. Die Wahrscheinlichkeiten für die Zwei-Bit-Winkelcodesignale A und B sind Produkte der obigen Wahrscheinlichkeiten für einzelne Bits, also

5

10

15

20

25

30

35

40

45

50

55

60

65

(3)

(4:

618558 4

P = ' 1 + cos A) (1 + sin A), p _ M - co:i f\) (1 + sir- A)

11A /l " 01A 4

p = » 1 " cos A) (1 - sin A], p _ (1 + cos A) (1 - si:. A)

00A 4 10A 4

p = 1 1 * cos B) (1 + siri 03, p (1 - cos B3 (1 + si: D)

11B 4 "" "" 0TB " 4 "

D _ 1 - cos 03 (1 - sin 03, D (1 + cos B3 (1 - si'. 03

00B " 4 10B c 4

Die Wahrscheinlichkeiten für die Zwei-Bit-Codesignale aus dem ersten Festwertspeicher 12, die die Winkeldifferenz (B-A)

darstellen, ergeben sich direkt aus der Codetabelle II.

P = P P * P ,1 + P P + P P

11(B-A3 11A 11B 01A 010 00A 00B 10A 10B

P = P P + P < P P + P P

IIKO-AJ 11A (110 01A 000 OUA 100 10A 11A

P ^ P P i-P ■» p P + P P

00(0 A3 11A 000 01A lOO OOA 110 10A 01B

P ~ P P H P ' 4- p p (. p p

10(0 A3 11A 100 01A 110 OHA 010 1ÖA 00B

Diese Wahrscheinlichkeiten wurden errechnet von den Wahrscheinlichkeitsgleichungen (3) und ergeben:

p = 1 + cos (0-A3 ; n = 1 + sin (B-A3 1KB-A3 4 f' 01 (B-A3 * T~ " f'

P = 1 cnr,_JÖ~A3 p l Sin (Ö-A3 _

00(0-A3 4 """ F' 10CB-A3 *" "n

, . „ _s-r> 2A sin 20 cu$ 2 (B-A) cos 2 (B-tA) (53

wobei f =

Die gleichen Gleichungen können sowohl für (B-A) und p+ für den Code (Ol) und P_ für den Code (10) aus dem zweiten (B' -A' ) angewendet werden. Wiederum ergeben sich aus dem Festwertspeicher 15, welche wie folgt geschrieben werden Festwertspeichercode von Tabelle II die Wahrscheinlichkeiten ^ können:

P+ " P11(B-A3 P01 CB '-A' 3 + P(J1 (B-A) P00(B'-A'3 *" P00(B-A3 P10(B'-A' 3

F'l0(B-A) P11 (B'-A* 3 CG3

P- ~ P11(B-A3 P10(B'-A'3 + F'oi(B-A) P11(B'-A,3 + P00(B-A3 P01CB'-A'3

P10(B-A] P00(B'-A'3 (73

Diese Wahrscheinlichkeiten wurden errechnet aus den Gleichungen (5) und ergeben:

P = — + sin QB'-A'3 - CB-^3] _ sin 2A sin 2B sin 2A' sin 2B' r□ -,

+ 4 8 R4

p = JL _ sin CC0 ' — A' 3 - (B-Ajj sin 2A sin 20 s In 2A' sin 2.B' fr|,

- 4 8 B4

3 618558

Die Differenz zwischen diesen beiden Wahrscheinlichkeiten ist:

p _ p —-sin [(B'-A') - t FS - A + 4

Wenn man den Mittelwert bildet für die Wahrscheinlichkeit (1-P), um den Code (10) nicht zu haben, ergibt sich ein ähnli-P+, um einen Code (Ol) zu haben, und die Wahrscheinlichkeit ches Resultat:

(P)+(1-P)_1 J^sinfCB'-A' ) (B-A)]

^Ausg. y 2 8

Wenn m der Modulationsindex df/f0 ist, und d die Verzöge- wobei + für «Pause» und - für «Zeichen» gilt. Im Blockdia-

rung des M-Bit-Schieberegisters, kann, ausgedrückt in Radian- l5 gramm von Fig. 1 sind die logischen Polaritäten umgekehrt, um ten der Phase relativ zum Bezug A, das Ausgangsergebnis ein Signal logisch «1» für «Zeichen» zu erhalten.

geschrieben werden mit: Indem M-fp / (4 d f), sin m d = 1 gewählt wird, wird die Aus-

/l + /lq;jnrTirj gangsamplitude maximal gemacht. Das Ausgangstiefpassfilter

Ausg. = 2 — g" * ' wandelt die Ausgangswahrscheinlichkeit in eine Signalampli-

20 tude.

G

1 Blatt Zeichnungen

Claims

618558

PATENTANSPRÜCHE

1. Digitaler Demodulator für frequenz-umgetastete Signale, im folgenden FSK-Signale genannt, gekennzeichnet durch eine erste Quelle (3) eines analogen Bezugssignales; durch eine zweite Quelle für analoge FSK-Signale; durch erste mit der ersten Quelle gekoppelte digitale Mittel (5,6) zur Erzeugung einer phasengleichen digitalen Darstellung des Bezugssignales in der Form von cos A, wobei A ein Winkel ist, und einer um 90° phasenverschobenen Darstellung des Bezugssignales in der Form von sin A; durch mit der zweiten Quelle gekoppelte zweite digitale Mittel (7,8) zur Erzeugung einer phasengleichen digitalen Darstellung der FSK-Signale in der Form von cos B, wobei B ein Winkel ist, und einer um 90° phasenverschobenen digitalen Darstellung der FSK-Signale in der Form von sin B; durch mit den ersten und zweiten digitalen Mitteln gekoppelte dritte digitale Mittel (12) zur Erzeugung eines phasengleichen Codesignales und eines um 90° phasenverschobenen Codesignales zur Abschätzung des Wertes von B-A; durch mit den dritten digitalen Mitteln gekoppelte vierte digitale Mittel (13,14,15), welche auf die phasengleichen und auf die um 90° phasenverschobenen Codesignale ansprechen, um zu bestimmen, ob der Wert von B-A zunimmt oder abnimmt, wobei die vierten digitalen Mittel ein phasengleiches Ausgangssignal und ein um 90° phasenverschobenes Ausgangssignal liefern; durch mit dem phasengleichen und dem um 90° phasenverschobenen Ausgang gekoppelte fünfte digitale Mittel (16,17) zur Bestimmung, ob ein erstes gegebenes Codesignal häufiger festgestellt wird als ein zweites gegebenes Codesignal und umgekehrt; und durch mit den fünften digitalen Mittel gekoppelte Mittel (18,19, 20) zur Mittelwertbildung der Differenz zwischen den ersten und zweiten gegebenen Codesignalen, um ein Ausgangssignal hoher Spannung für ein «Zeichen» und ein Ausgangssignal niederer Spannung für eine «Pause» zu erzeugen.
2. Demodulator nach Anspruch 1, dadurch gekennzeichnet, dass die ersten digitalen Mittel einen Analog/Digital-Wandler (5) aufweisen, der mit der ersten Quelle gekoppelt ist, um das phasengleiche digitale Bezugssignal zu erzeugen, und weiter mit dem Wandler gekoppelte digitale Yerzögerungsmittel (6), um das um 90° phasenverschobene digitale Bezugssignal zu erzeugen.
3. Demodulator nach Anspruch 2, dadurch gekennzeichnet, dass der genannte Wandler ein Deltamodulator (5) ist, der eine Amplitudenvergleichsschaltung (9) aufweist mit einem Ausgang, einem Minuseingang und einem Pluseingang, der mit der ersten Quelle gekoppelt ist, weiter einen mit dem Ausgang der Vergleichsschaltung gekoppelten D-Flip-Flog (10), um das phasengleiche digitale Bezugssignal zu liefern, und ein zwischen den «1 »-Ausgang des Flip-Flops und den Minuseingang der Vergleichsschaltung gekoppeltes Tiefpassfilter (11), und dass die genannten Verzögerungsmittel (6) aus einem N-stufigen Schieberegister bestehen, wobei N eine ganze Zahl grösser als Eins ist.
4. Demodulator nach Anspruch 1, dadurch gekennzeichnet, dass die zweiten digitalen Mittel einen Analog/Digital-Wandler (7) aufweisen, der mit der genannten zweiten Quelle gekoppelt ist, um die phasengleichen digitalen FSK-Signale zu erzeugen, und weiter mit dem Wandler gekoppelte, digitale Verzögerungsmittel, um die um 90° phasenverschobenen digitalen FSK-Signale zu erzeugen.
5. Demodulator nach Anspruch 4, dadurch gekennzeichnet, dass der genannte Wandler ein Deltamodulator (7) ist, der eine Amplitudenvergleichsschaltung (9) aufweist mit einem Ausgang, einem Minuseingang und einem Pluseingang, der mit der zweiten Quelle gekoppelt ist, ferner einen mit dem Ausgang der Vergleichsschaltung gekoppelten D-Flip-Flop (10), um die phasengleichen digitalen FSK-Signale abzugeben, und ferner ein zwischen den «1»-Ausgang des Flip-Flops und den Minuseingang der Vergleichsschaltung gekoppeltes Tiefpassfilter,

und dass die genannten Verzögerungsmittel aus einem N-stufi-gen Schieberegister bestehen, wobei N eine ganze Zahl grösser als Eins ist.
6. Demodulator nach Anspruch 1, dadurch gekennzeichnet, dass die dritten digitalen Mittel einen mit den ersten und zweiten digitalen Mitteln gekoppelten Festwertspeicher (12) aufweisen.
7. Demodulator nach Anspruch 1, dadurch gekennzeichnet, dass die vierten digitalen Mittel eine erste digitale Verzögerungsschaltung (13) aufweisen, die mit den dritten digitalen Mitteln gekoppelt ist, um das phasengleiche Codesignal zu verzögern, ferner eine zweite digitale Verzögerungsschaltung (14), welche mit den dritten digitalen Mitteln gekoppelt ist, um das um 90° phasenverschobene Codesignal zu verzögern, und ein mit den dritten digitalen Mitteln und den ersten und zweiten digitalen Verzögerungsmitteln gekoppelter Festwertspeicher (15), um zu bestimmen, ob der Wert von B-A zunimmt oder abnimmt.
8. Demodulator nach Anspruch 7, dadurch gekennzeichnet, dass jede der ersten und zweiten Verzögerungsschaltungen ein M-stufiges Schieberegister aufweisen, wobei M eine ganze Zahl grösser als Eins ist.
9. Demodulator nach Anspruch 1, dadurch gekennzeichnet, dass die fünften digitalen Mittel logische Tormittel (16,17) aufweisen, die mit den phasengleichen und um 90° phasenverschobenen Ausgängen gekoppelt sind, wobei das erste gegebene Codesignal ein Signal 01, und das zweite gegebene Codesignal ein Signal 10 ist, welche durch die logischen Tormittel detek-tiert werden.
10. Demodulator nach Anspruch 1, dadurch gekennzeichnet, dass die mittelwertbildenden Mittel aus einem Tiefpassfilter (18,19,20) bestehen.