Einrichtung zum Erzeugen von binären Signalen in Abhängigkeit von der Polarität einer an die Eingangsklemme dieser Einrichtung angelegten Wechselspannung Die Erfindung bezieht sich auf eine Einrichtung zum Erzeugen von binären Signalen in Abhängigkeit von der Polarität einer an die Eingangsklemme dieser Einrich tung angelegten Wechselspannung,
mit einer ersten Aus gangsklemme zum Abgreifen der ersten binären Signale und einer zweiten Ausgangsklemme zum Abgreifen der zweiten binären Signale.
Es ist Aufgabe der Erfindung, eine Einrichtung zu schaffen, die gestattet, in Abhängigkeit von an ihren Ein gang angelegten Signalen, in der Form einer Wechsel spannung, binäre Signale an getrennten Ausgängen zu erzeugen, wobei allfällige Störspannungsspitzen die Ar beitsweise der Einrichtung ,nicht beeinträchtigen.
Die erfindungsgemässe Einrichtung ist gekennzeich- net durch ein mit der Eingangsklemme verbundenes Speicherelement, erste Mittel zum Aufladen oder Erre gen des mit .diesen gekoppelten Speicherelementes und zum Erzeugen eines binären Signales .an der ersten Aus gangsklemme,
wenn die an die Eingangsklemme ange legte Spannung in der ersten Polaritätsrichtung zunimmt, zweite Mittel zum Aufladen oder Erregen des mit die sen gekoppelten Speicherelementes in der entgegenge setzten Richtung wie Aufladung durch die ersten Mit tel und zum Erzeugen eines binären Signalei an der zweiten Ausgangsklemme,
wenn die an die Eingangs- klemme angelegte Spannung in der zweiten Polaritäts richtung zunimmt, und dritte mit den ersten und zweiten Mitteln gekoppelte Mittel zum Erzeugen eines Signalei ,an einer d .ritten Ausgangsklemme, wenn ein binäres Si gnal an der ersten. oder zweiten Ausgangsklemme auf tritt.
Der Erfindungsgegenstand ist nachstehend Seit Be zug auf die beiliegende Zeichnung beispielsweise näher erläutert.
Es zeigen: Fig. 1 das Schaltschema einer Einrichtung zum Er zeugen von binären Signalen in Abhängigkeit von der Polarität einer .an deren Eingang angelegten Wechsel spannung und Fig. 2 eine graphische Darstellung von an verschie- denen Punkten des .Schaltschemas .gemäss der Fig. 1 auftretenden Signalen.
Die von der Einrichtung, .deren Schaltschema in der Fig. 1 dargestellt ist, erzeugten Ausgangssignale sind auf drei Ausgangsleitungen greifbar. Auf einer ersten Aus gangsleitung 21 ist das 1 -Signal, auf einer zweiten Ausgangsleitung 28 .das 0 -Signal und auf einer drit ten Ausgangsleitung 24 das IP -Signal greifbar. Alle diese Signale sind positive Signale. Das IP-Signal tritt immer dann auf, wenn gleichzeitig ein 1 -oder ein 0 Signal auf der ersten oder zweiten Ausgangsleitung vor handen ist.
Auf der Ausgangsleitung 21 tritt das positive 1 -Signal auf, wenn am Eingang 1 der Einrichtung ein Signalwert eintrifft, welches dem binären Wert 1 entspricht. Auf der Ausgangsleitung 28 .steht dann ein positives 0 -Signal zur Verfügung, wenn am Eingang 1 ,der Wert der angelegten Spannung einer binären 0 entspricht.
Mit anderen Worten heisst dies, dass die Einrichtung entweder positive oder negative Signale auf nimmt, die eine binäre 1 oder eine binäre 0 dar stellen,
und diese .beiden Signale in positiv bewertete Signale umwandelt und sieentsprechend auf die Aus- gangsleitung 21 oder.auf die Ausgangsleitung 28 .in Ab hängigkeit von der ursprünglichen Art des Eingangs- signales abgibt.
In beiden Fällen tritt ein IP-Signal auf, welches auf der Ausgangsleitung 24 greifbar ist und an- zeigt, dass eine binäre 1 oder eine binäre 0 am Eingang d er Einrichtung empfangen worden ist.
Wenn keine oder nur eine ungenügende Spannung an den Eingang d .er Einrichtung angelegt ist und folglich auf der :ersten und auf der zweiten Ausgangsleitung kei ne Signale .auftreten, ist .auch ;auf .der dritten Ausgangs- leitung 24 kein Signal vorhanden.
Die Einrichtung enthält einen Speicherkondensator 5, der einerseits bei Vorhandensein eines 1 -Sgnales auf der Ausgangsleitung 21 beispielsweise positiv gela- den oder andererseits durch Vorhandensein eines 0 - Signales auf der Ausgangsleitung 28 entgegengesetzt auf geladen werden kann.
Die Zeit, während der kein Lade strom zum Kondensator 5 fliesst, entspricht der Spitzen- bedingung und ermöglicht die Erzeugung eines entspre chenden 0 - bzw. 1 -Signales auf den Ausgangslei tungen 21 oder 28.
Ein Dioden 22 und 23 umfassendes ODER-Tor ist zwischen den Ausgangsleitungen 21 und 28 eingekoppelt, welches Tor an der Rückflanke der 1 - oder 0 -Signale wirksam wird, damit ein positiver Im puls erzeugt wird, der anzeigt, dass entweder eine binäre 1 oder eine binäre 0 am Eingang,der Einrichtung aufgenommen worden ist, und welcher Impuls als IP- Signal auf der dritten Ausgangsleitung 24 ,greifbar ist.
Der Eingang 1 ist mit den Basen zweier Transisto ren 2 und 3 in Emitterfolgeschaltung gekoppelt. Der Transistor 2 ist ein NPN-Transistor, dessen Emitter über eine Diode 4 mit der ersten Klemme des Speicherkon- densators 5 verbunden ist. Der Transistor 3 ist ein PNP- Transistor, dessen Emitter über eine,entgegengesetzt ge polte Diode 6 mit :der ersten Klemme d es Speicherkon- densators 5 verbunden ist.
Zwei Widerstände 7 und 8 sind ebenfalls zwischen dem Eingang 1 und die erste Klemme des Speicherkondensators 5 geschaltet. Zusätz- lich ist die Verbindungsstelle zwischen den Widerstän den 7 und 8 mit den Emittern der Transistoren 2 und 3 direkt verbunden. Der Kollektor des Transistors 2 ist über einen Begrenzungswiderstand 12 an eine Speise schaltung angeschlossen, die einen Widerstand 9, der parallel zur Basis-Emitterstrecke eines PNP-Transistors 10 geschaltet ist, eine Diode 11 und eine nicht darge stellte Spannungsquelle von +18 V umfasst.
In ähnlicher Weise ist der Kollektor des Transistors 3 über einen Be grenzungswiderstand 12' an eine Speiseschaltung ange schlossen, die einen parallel zur Basis-Emitterstrecke eines NPN-Transistors 13 geschalteten Widerstand 14, eine Diode 15 und eine nicht dargestellte Spannungs quelle von -24 V umfasst. Der Kollektor des Transistors 10 ist über eine Pegelverstellvorrichtung, die einen Wi derstand 16 enthält, von welchem ein Ende finit dem Kollektor des Transistors 10, das andere Ende über einen Widerstand 17 mit der Spannungsqualle -24 V und über eine Diode 18 mit einer Spannungsquelle von -6 V verbunden ist.
Die gemeinsame Stelle zwischen der Kathode der Diode 18 und den Widerständen 16 und 17 ist mit .der Basiseines weiteren PNP-Transistors 19 verbunden. Der Emitter des Transistors 19 ist über einen Widerstand 20 an die Spannungsquelle von -24 V an geschlossen. Ferner ist der Emitter des Transistors 19 mit der Ausgangsleitung 21 und zusätzlich mit der Anode :der Diode 22 .des ODER-Tores verbunden. Die beiden Kathoden der Dioden 22 und 23 sind :gemeinsam an die Ausgangsleitung 24 angeschlossen. Zusätzlich ist diese Ausgangsleitung über einen Widerstand 25 an die Spannungsquelle von -24 V angeschlossen.
Der Kollek tor des Transistors 13 ist über einen Widerstand 26 mit der Basis eines PNP-Transistors 27 gekoppelt. Der Emitter des Transistors 27 ist mit .dein Kollektor des Transistors 19, ferner mit der zweiten Klemme des Spei cherkondensators 5 und mit Erde verbunden. Der Kol lektor des Transistors 27 ist an die zweite Ausgangslei- tung 28 gelegt und -auch mit der Anode der Diode 23 verbunden. Zusätzlich ist diese Verbindungsstelle an die Kathode :einer weiteren Diode 29 gelegt, deren Anode mit der Spannungsquelle von -6 V verbunden ist.
Die Widerstände 16 und 17 und die Diode 18 bilden die durch den Transistor 10 gesteuerte Pegelverstellvorrich tung. Der Transistor 19 wird in Emitter-Folgeschaltung betrieben. Der Transistor 27 bildet :einen Signalumkeh rer für das Ausgangssignal des Transistors 13. Der Kol lektor :des Transistors 27 ist über einen Widerstand 30 mit der Spannungsquelle von -24 V gekoppelt. Die Ba sis des Transistors 27 ist über einen Widerstand 31 mit einer nicht dargestellten Spannungsqualle von +18 V ver bunden.
Wird dem Eingang -der Einrichtung kein Signal zu geführt, so halten die Widerstände 7 und 8 den nicht geerdeten Anschluss des Speicherkondensators 5 auf dem gleichen Spannungspegel wie das Eingansgssignal, das der Einrichtung über einen Eingang 1 zugeführt wird. Wenn ein Signal auf :den Eingang 1 .gegeben wird, arbeiten die Transistoren 2 und 3 in der Weise, dass sie die Spannung über dem Speicherkondensator 5 an nähernd auf einem Wert gleich der Eingangsspannung halten.
Ob der eine oder der andere Transistor 2 bzw. 3 arbeitet, hängt von der Polarität des an den Eingang 1 angelegten Signales ab. Falls das Signal sein positives Signal ist, das eine binäre 1 anzeigt, wird der Tran sistor 2 leitend, während bei einem negativen Signal, das eine binäre 0 anzeigt, der Transistor 3 leitend wird. Das Ausgangssignal des in Emitter-Folgeschaltung ar beitenden Transistors 2 bewirkt eine Aufladung des Speicherkondensators 5 über die Diode 4. Der Strom für die Aufladung wird über denjenigen Kreis erhalten, der :den Widerstand 9, die Diode 11, den Transistor 10 und die Spannungsquelle von +18 V enthält. Der Be grenzungswiderstand 12 verhindert eine Überlastung des Transistors 2.
Dieser Transistor arbeitet als gewöhnli cher Emitterverstärker, .der seinen Stromaus der Span nungsquelle +18 V bezieht. In ähnlicher Weise bezieht der Transistor 3 Strom aus .der Spannungsquelle -24 V über die Kombination .aus dem Widerstand 14, der Diode 15, dem Transistor 13 und über den Begren zungswiderstand 12' zum Aufladen des Speicherkonden- sators 5 in der entgegengesetzten Richtung.
Wie weiter oben ausgeführt, ergeben die Stromkreise mit den Tran sistoren 10 und 13 zusammen mit den entsprechenden Spannungsquellen .a) eine hochohmige Stromeinspeisung für niederfrequente Signale und b) eine niederohmige Stromeinspeisung für Signale hoher Frequenz.
Diese durch die Dioden 11 und 15 sowie die Transi storen 10 und 13 gebildeten Speisestromkreise können zur Anzeige von Spitzen des jeweiligen Eingangssignales verwendet werden. Weil die Transistoren 2 und 3 nur während des Anstieges oder des Abfalleis des Eingangs signales leitend und nur zu dem Zeitpunkt, während dem die Spitze erreicht ist, nicht leitend sind, kann diese Spitze durch Feststellung, ob die Transistoren 10 und 13 leitend oder nicht leitend sind, angezeigt werden.
Der einzige Zeitpunkt, unabhängig von dem Signalzustand, zu .dem beide Transistoren 10 und 13 gesperrt sein kön nen, ist der Zeitpunkt, in dem die Spitze des Eingangs signales .auftritt. Eine Grenze der Betriebsbereitschaft der Einrichtung ist durch den flachen Anstieg der Flan ken der Eingangssignale gesetzt. Die minimalste Steil heit :der Flanken, die noch ausreicht, um die Einrich tung ansprechen zu lassen, ist jene, die noch einen ge nügenden Ladestrom für den Speicherkondensator 5 er geben, so dass entweder der Transistor 10 oder 13 lei tend wird.
Die .andere Bietriebsbereitschaftsgrenze ist durch die Begrenzungseffekte der Begrenzungswider stände 12 und 12' bestimmt. Eine weitere Begrenzung, der das Eingangssignal unterworfen ist, besteht darin, dass die Amplitude von Spitze zur Spitze die Spannungs differenz zwischen der positiven und der negativen Span nungsquelle, an welche die Kollektoren der Transisto ren 2 und 3 angeschlossen sind, nicht annähernd errei chen darf.
Ein überschreiten dieser Werte würde eine Sättigung der Transistoren ergeben und die Betriebsbe reitschaft der Einrichtung wäre nicht gewährleistet. Die Widerstände 16 und 17 ergeben zusammen mit der Di ode 18 und d er Spannungsquelle von -6 V eine festge legte Pegelverstellvorrichtung, damit der letzte Transi stor 19 in geeigneter Weise gesteuert wird.
Auf ähnliche Weise wirken die Widerstände 26 und 31 zusammen mit einer ähnlichen Spannungsquelle von +18 V als Pegel- verstellvorrichtung und begrenzen den Strom, welcher der Basis des Transistors 27 zugeführt wird, der das 0 -Signal erzeugt.
Der Kollektor des Transistors 27 und der Emitter des Transistors 19 sind über die Dio den 22 und 23 miteinander verbunden, wobei .diese Dio den ein ODER-Tor bilden, welches durch die Rück flanke des 1 - oder 0 -Signals gesteuert wird und das IP-Signal auf die Ausgangsleitung 24 abgibt, wodurch angezeigt wird, dass ein Signal, gleichgültig, ob es sich um ein 1 - oder 0 -Signal handelt, aufgenommen worden ist.
Die Fig. 6 zeigt typische Kurvenformen, die in der Einrichtung auftreten. Die Darstellung a zeigt positive und negative Signale, wie sie an den Eingang 1 der Ein richtung eingespeist werden. Die Darstellung b zeigt die Kollektor-Ausgangssignale des Transistors 2, während die Darstellung c die Kollektor-Ausgangssignale des Transistors 3 angibt. Die Darstellung d zeigt das Aus gangssignal des Transistors 19 an seinem Emitter, mit welchem Signal angezeigt wird, ob eine binäre 1 am Eingang vorliegt, während die Darstellung e ,das Aus gangssignal des Transistors 27 an seinem Kollektor zum Anzeigen, dass eine binäre 0 am Eingang der Ein richtung vorliegt.
Die Darstellung i zeigt die IP-Signale auf der Ausgangsleitung 24, die auftreten, wenn entwe der eine binäre 1 oder eine binäre 0 am Eingang der Einrichtung erscheint.
Die Einrichtung erzeugt also auf der Ausgangslei tung 21, die mit dem Emitter des Transistors 19 ver bunden ist, ein positives 1 -Signal, wenn am Eingang 1 der Einrichtung eine ansteigende Spannung angelegt ,ist und auf der Ausgangsleitung 28 ein positives 0 - Signal eine abfallende Spannung angelegt ist. Kurzzei tige Störspannungsspitzen, die naturgemäss sehr steile Flanken .aufweisen, beeinflussen den Lade- und Entla devorgang des Speicherkondensators 5 kaum, weil einer seits die direkte Einwirkung dieser Störspannungsspit zen über die Widerstände 7 und 8 begrenzt und anderer seits die Beeinflussung des Lade- bzw.
Entladestromes über die Transistoren 2 und 3 durch die Begrenzungs widerstände 12 und 12' eingeschränkt ist. Falls die Steilheit :der Flanken des an den Eingang 1 angelegten Nutzsignales einen bestimmten Wert nicht unterschreitet, so werden die erzeugten 1 - oder 0 Signale auf den Ausgangsleitungen durch Änderungen der Amplitude des Eingangssignales innerhalb relativ weiten Grenzen nicht beeinflusst. Die Dauer der erzeug ten Ausgangssignale ist in .erster Linie nur von der Zeit abhängig, die zwischen dem Auftreten von zwei extre men Spitzenwerten des Eingangssignales verstreicht.