Dispositif de transmission de données
La présente invention a pour objet un dispositif de transmission de données entre une station d'émission et une station de réception et a trait plus particulièrement aux dispositions prises à la station de réception du dispositif pour le traitement de l'information reçue afin de détecter les erreurs affectant les signaux transmis et de diminuer la probabilité d'erreur non détectée.
Le brevet principal a pour objet un dispositif de trasmission de données entre une station d'émission et une station de réception, comportant des moyens de détection d'erreurs et de mise en mémoire de caractères précédant une détection d'erreur, caractérisé en ce qu'il comprend, à l'émission, un distributeur qui commande sélectivement, suivant les informations qu'il reçoit d'un ensemble de programmation déclenché lors d'une détection d'erreur par la station de réception,
I'ouverture ou la fermeture de portes électroniques ET et OU , ces dernières ouvrant ou fermant des circuits correspondant à un organe de transòrmation parallèle-série de digits binaires qui engendre des caractères spéciaux de vérification de la transmission ou qui assure la transmission des caractères mis en mémoire ou des caractères normaux d'information,
les caractères spéciaux de vérification étant connus de la station de réception, et à la réception, un organe de détection des erreurs binaires et analogiques qui commande, par l'intermédiaire d'un émetteur-récepteur de service, le démarrage de l'ensemble de programmation, et une matrice de décodage des caractères spéciaux de vérification, combinée à un registre à décalage recevant les différents caractères émis, qui commande le changement de programme de l'ensemble de programmation, L'ensemble de programmation étant actionné dans le cas d'une détection d'erreur et déterminant, par l'intermédiaire du distributeur,
des portes ET et OU > et de l'organe de transfonnation pgallèleWsérie, l'émission des caractères spéciaux jusqu'à détection de ces derniers par la matrice de décodage correspondante qui détermine le changement d'état de l'ensemble de programmation, changement d'état auquel correspond l'émission des caractères mis en mémoire, puis la reprise de la transmission normale.
La vérification bit par bit que réalise le récepteur sur les caractères spéciaux qu'il reçoit permet d'une part de vérifier avec certitude la qualité de la ligne et d'autre part, de synchroniser le récepteur sur l'émetteur. Ainsi qu'il est précisé dans le brevet principal, les erreurs d'un système de transmission de données sont groupées et les détections d'erreur sur le message utile transmis ne sont pas absolues; il en résulte que la probabilité pour qu'un caractère soit entaché d'une erreur non détectée est d'autant plus grande que ce caractère est plus près dans le temps d'un caractère sur lequel une erreur a été détectée. Dans le brevet principal ont été notamment décrites les dispositions prises pour rendre minimum la probabilité d'erreur non détectée sur un caractère quelconque suivant une détection d'erreur.
Le but de la présente invention est de fournir un dispositif de transmission de données dans lequel des dispositions sont prises à la station de réception pour rendre minimum la probabilité d'erreur non détectée sur un ou plusieurs caractères précédant une détection d'erreur.
Le dispositif faisant l'objet de l'invention, selon la revendication du brevet principal, est caractérisé en ce qu'à la station de réception ledit registre à décalage que comporte cette station transmet les caractères reçus à un deuxième registre à décalage, dit de validation , connecté en série avec le premier et qui, à son tour, transmet ces caractères à des bornes de sortie par l'intermédiaire de portes électroniques ET de validation dont l'ouverture est commandée par des impulsions de synchronisation caractère qui leur sont appliquées par un ensemble de détection d'erreur, si et seulement si aucune erreur n'a été détectée sur le dernier caractère reçu, c'est-à-dire sur le caractère transmis immédiatement après le caractère à valider et à délivrer sur lesdites bornes de sortie.
La figure unique du dessin annexé est un schéma qui représente, à titre d'exemple, une forme d'exécution du dispositif objet de l'invention.
Cette figure comporte uniquement les éléments ng cessarres à la compréhenlsion de la présente invention, les organes générateurs de signaux de synchronisation et ceux de la démodulation du signal reçu ne sont notamment pas représentés.
A la station de réception, les caractères d'information digitale transmis sous forme série de la station d'émission sont appliqués sur une borne d'entrée 66 du récepteur où ils sont traités pour être délivrés sous forme parallèle sur les bornes de sortie 58 à 65.
Dans le dispositif décrit ici, les caractères reçus.
sont formés de huit digits. Dans chaque caractère, le nombre total de digits 1 est impair et le nombre de digits 1 de rang impair est impair.
Les caractères reçus sur la borne d'entrée 66 sont appliquées à l'une des bornes d'une porte électrique ET 69; L'autre borne de cette porte recevant de la borne 67, à travers un circuit formeur d'impulsion 68, un signal de synchronisation digits qui commande son ouverture. A la sortie de la porte 69 (équivalente à la sortie du récepteur 72 de la fig. 2 du brevet principal), ces caractères sont appliqués, entre autres, à un registre à décalage 83 (équivalent au registre 103 de la fig. 2 du brevet principal), comprenant, connectés en série, des circuits basculeurs bistables 1, 3, 5, 7, 9, 11, 13 et 15 et des circuits formeurs d'impulsions 2, 4, 6, 8, 10, 12, 14 et 16.
Les signaux à la sortie de ces diffé- rents basculeurs sont décodés s'il y a lieu, soit par la matrice de décodage 17 (équivalent à la matrice 95 de la fig. 2 du brevet principal) dans le cas de caractères spéciaux de vérification de la qualité de transmission, tels que décrits dans le brevet principal, soit par la matrice de décodage 18 dans le cas de caractères de service. Lorsque des matrices ont décodé soit un caractère spécial, soit un caractère de service, elles commandent respectivement, par l'intermédiaire des circuits basculeurs bistables 19 ou 20 et des portes électroniques ET 21 ou 22, les circuits basculeurs bistables 23 ou 24. Ces circuits délivrent alors les signaux de vérification ou de service correspondants sur les bornes 25 ou 26.
Les circuits utilisant ces signaux, et notamment les circuits de service les renvoyant vers l'émetteur, ne sont pas représentés; pour les signaux de vérification délivrés par la matrice 17, il s'agit notamment de circuits 91 à 94 du brevet principal, utilisés en combinaison avec les circuits 89 et 90 de ce même brevet principal. Les liaisons entre les basculeurs bistables 1 à 15 et, d'une part le décodeur 17, d'autre part le décodeur 18, sont établies en fonction des codes utilisés, le choix portant pour chaque digit sur le côté de sortie du basculeur intéressé. L'ouverture des portes 21 et 22 est commandée par un signal de synchronisation caractère appliqué sur une borne 82.
Afin de simplifier cette description, un circuit basculeur bistable sera simplement désigné par bistable et ses deux états seront dits position travail et position repos (partie hachurée des blocs correspondants); de même une porte électronique sera simplement désignée par porte.
Si le caractère reçu est un caractère d'information utile normale, il traverse la totalité du registre 83 et, en sortant du circuit formeur 16, est transmis à un deuxième registre à décalage dit de validation 84 connecté en série avec 83 et formé des bistables 27, 29, 31, 33, 35, 37, 39 et 41 et des circuits formeurs d'impulsions 28, 30, 32, 34, 36, 38 et 40. Ce caractère est ainsi mis en mémoire dans le registre 84 et si aucune erreur de transmission n'a été détectée, est disponible sur les bornes de sortie 58, 59, 60, 61, 62, 63, 64 et 65 du récepteur. Ces bornes sont les sorties de bistables 50 à 57 dont l'état est commandé par les sorties des portes ET 42 à 49 correspondantes, connectées en parallèle sur le registre de décalage 84.
L'ouverture de ces portes 42 à 49 est commandée lorsqu'aucune erreur n'est détectée à un instant correspondant au huitième digit d'un caractère, par un signal de synchronisation caractères appliqués par la porte ET 81, sur la deuxième borne d'entrée desdites portes ET .
Le registre 84 est équivalent au registre 88 de la fig. 2 du brevet principal. Mais ces sorties, au lieu d'être directement utilisées, comme c'est le cas dans le brevet principal, sont validées au moyen des portes ET 42 à 49 selon un processus propre à la présente addition.
On va décrire maintenant le processus de la detection d'erreur en apportant des précisions supplémentaires à la description ci-dessus.
Les caractères reçus sur la borne d'entrée 66 et issus de la porte 69 sont également appliqués à un ensemble de détection d'erreur 85 qui commande l'ouverture des portes ET 42 à 49 associées au registre de validation 84 lorsqu'aucune erreur n'est détectée dans le signal. Cet ensemble effectue sur le signal reçu deux contrôles de nature différente. Un premier contrôle consiste en une détection d'erreurs par vérification du code sur un caractère complet reçu. En effet, un caractère transmis sans perturbation doit être conforme au code utilisé; dans l'exemple décrit ici, il doit comporter un nombre impair de bits 1 et un nombre impair de bits 1 de rang impair.
Pour que soit réalisé ce contrôle, les caractères reçus sont simultanément appliqués à l'une des bornes d'entrée des deux portes ET 72 et 73 respectivement ouvertes sous l'action de signaux de commande appliqués sur l'autre borne d'entrée par des bases de temps classiques non représentées d'une station de réception. La porte 72 est, par exemple, commandée par un signal de synchronisation digit et délivre un signal chaque fois qu'elle reçoit, de la porte 69 un bit 1 . La porte 73 est commandée par un signal de synchronisation tel qu'elle est ouverte chaque fois qu'elle reçoit un bit de rang impair, et e]le délivre un signal chaque fois que le bit de rang impair qu'elle reçoit est un bit 1 .
Chacune de ces portes est connectée à un bistable, respectivement 74 et 75, dont l'état, après réception d'un caractère, est significatif de la parité du nombre de signaux qu'il a reçus de la porte ET > correspondante.
Ces bistables sont remis à zéro, à la fin de chaque caractère, par un signal de synchronisation caractère appliqué à la borne 87.
Si une perturbation dans la transmission a entraîné une erreur sur le nombre total de bits 1 d'un caractère, ou sur le nombre de bits 1 de rang impair, un signal est transmis à la fin de ce caractère, respectivement par la porte ET 76 ou 77, à la porte OU 78. Le signal délivré par cette porte OU 78 lors d'une telle détection d'erreur commute le bistable 80 en position travail qui ne délivre alors plus de signal de commande à la porte 81, qui est ainsi fermée. Les portes 42 à 49 associées au registre de validation 84 sont donc également fermées et le caractère contenu dans ce registre n'est pas transmis aux bornes de sortie 58 à 65. La remise à zéro de ce bistable 80 est assurée, à partir d'une borne 87, par un signal de synchronisation caractères.
Le deuxième contrôle effectué sur le signal reçu par l'organe 79 de l'ensemble 85 consiste en une analyse analogique de la qualité de ce signal à un moment quelconque et fournit des présomptions d'erreur. Cet organe 79 mesure certains paramètres sur le signal non démodulé, contenant le bruit de ligne. Parmi ces paramètres on peut citer: l'amplitude du signal et son gradient, la phase, la distorsion, leurs variations, etc., ces grandeurs étant comparées à des seuils pour fournir des présomptions d'erreurs dues aux conditions de progagation. Lors d'une telle présomption d'erreur, l'organe 79 délivre un signal à la porte OU 78 qui commute le bistable 80 comme précédemment.
En revanche, si aucune erreur n'a été détectée, le bistable 80 détermine l'ouverture de la porte ET 81 qui à son tour provoque, à un instant correspondant au huitième digit d'un caractère, l'ouverture des portes ET 42 à 49 associées au registre de validation 84. A cet instant, le caractère contenu dans le registre 84 est valid et est disponible sur les bornes de sortie 58 à 65.
Ainsi, grâce au dispositif qui vient d'être décrit et qui complète avantageusement celui décrit dans le brevet principal, un caractère d'information est validé , c'est-à-dire disponible, sur les bornes de sortie 58 à 65 par exemple, si et seulement si aucune erreur n'a été détectée, non seulement sur ledit caractère, mais encore sur le caractère suivant. Il en résulte que si un caractère comporte une erreur détectée à la réception, le caractère précédent n'est pas disponible.
Ceci conduit à ne pas valider un caractère qui, compte tenue du fait que les perturbations sont généralement groupées, est susceptible d'être affecté d'une erreur qui n'a pas été détectée.
Il est très simple de réaliser la même non validation de plusieurs caractères, soit n, précédant le caractère sur lequel une erreur a été détectée. Il suffit pour cela de connecter n registres à décalage en série avant le registre de validation 84.
La station de réception décrite présente l'avantage d'annuler pratiquement la probabilité d'erreur non détectée sur un caractère reçu et cela sans adjonction appréciable de matériel, donc sans augmentation sensible de prix.