CA2529132A1 - Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique - Google Patents
Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique Download PDFInfo
- Publication number
- CA2529132A1 CA2529132A1 CA002529132A CA2529132A CA2529132A1 CA 2529132 A1 CA2529132 A1 CA 2529132A1 CA 002529132 A CA002529132 A CA 002529132A CA 2529132 A CA2529132 A CA 2529132A CA 2529132 A1 CA2529132 A1 CA 2529132A1
- Authority
- CA
- Canada
- Prior art keywords
- slave
- master
- bus
- response
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000000034 method Methods 0.000 title claims description 29
- 230000004044 response Effects 0.000 claims abstract description 73
- 239000000872 buffer Substances 0.000 claims abstract description 42
- 230000005540 biological transmission Effects 0.000 claims abstract description 19
- 230000003111 delayed effect Effects 0.000 claims abstract description 4
- 230000002093 peripheral effect Effects 0.000 claims description 33
- 230000001934 delay Effects 0.000 claims description 15
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims 1
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 16
- 238000002592 echocardiography Methods 0.000 abstract description 5
- 230000006870 function Effects 0.000 description 39
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004836 empirical method Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
Cette invention se rapporte à une interface pour bus sériels qui maintient actif un tampon pilote du bus maître pour la plupart du temps, à l'exception d'un intervalle défini dans lequel une réponse du bus asservi est attendue. On s'assure ainsi que soit terminé l'écho de requête d'un paquet requis envoyé par le bus maître, écho qui est réfléchi sur une extrémité lointaine non terminée du bus asservi. La durée d'acheminement de ces échos de signaux peut être définie par la distance en longueur de câble de communication entre le bus maître et le bus asservi et/ou par les caractéristiques électriques de la ligne de transmission. Le bus asservi peut recevoir le paquet requis, ajouter une durée de traitement et envoyer une réponse retardée par un élément de retard programmable. Le paquet envoyé en réponse peut arriver à destination du bus maître après un retard d'acheminement ultérieur. A ce moment, l'écho de requête est déjà terminé et ne perturbe plus la transmission des données. Un élément de retard programmable déplace l'intervalle mentionné ci-dessus exactement jusqu'au point où un paquet de réponses arrive à destination du bus maître. Après réception de cette réponse, le tampon pilote est à nouveau activé, pendant qu'un tampon pilote du côté du bus asservi est désactivé. Dès lors qu'il se termine par effet actif, l'écho de réponse est supprimé après un aller-retour ultérieur. Pendant ce temps, toute entrée sur le tampon récepteur du côté du bus asservi est ignorée.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03013287 | 2003-06-13 | ||
| EP03013287.2 | 2003-06-13 | ||
| PCT/EP2004/050633 WO2004111596A2 (fr) | 2003-06-13 | 2004-04-28 | Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CA2529132A1 true CA2529132A1 (fr) | 2004-12-23 |
Family
ID=33547587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CA002529132A Abandoned CA2529132A1 (fr) | 2003-06-13 | 2004-04-28 | Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1636706A2 (fr) |
| JP (1) | JP2006527549A (fr) |
| CN (1) | CN100527102C (fr) |
| CA (1) | CA2529132A1 (fr) |
| WO (1) | WO2004111596A2 (fr) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8356331B2 (en) * | 2007-05-08 | 2013-01-15 | Qualcomm Incorporated | Packet structure for a mobile display digital interface |
| ES2363059T3 (es) * | 2007-05-08 | 2011-07-19 | Qualcomm Incorporated | Estructura de paquetes para una interfaz digital de pantalla móvil. |
| US8031626B2 (en) | 2007-11-13 | 2011-10-04 | Qualcomm Incorporated | Packet structure for a mobile display digital interface |
| JP5231533B2 (ja) * | 2008-05-06 | 2013-07-10 | クゥアルコム・インコーポレイテッド | モバイル・ディスプレイ・ディジタル・インターフェース用パケット構造 |
| JP5220501B2 (ja) * | 2008-07-15 | 2013-06-26 | 株式会社日立超エル・エス・アイ・システムズ | シリアル通信方法と双方向シリアル通信システム及び自動販売機 |
| JP2011087259A (ja) * | 2009-10-19 | 2011-04-28 | Sony Corp | 通信集中制御システムおよび通信集中制御方法 |
| CN102147778B (zh) * | 2010-02-05 | 2013-09-11 | 杭州华三通信技术有限公司 | 基于半双工串行总线的数据传输系统及传输控制方法 |
| TWI461922B (zh) * | 2011-05-03 | 2014-11-21 | Ind Tech Res Inst | 主從式全雙工序列傳輸系統及主從式全雙工序列傳輸方法 |
| EP2775655B1 (fr) * | 2013-03-08 | 2020-10-28 | Pro Design Electronic GmbH | Procédé de distribution d'un signal d'horloge, système de distribution d'horloge et système électronique comprenant un système de distribution d'horloge |
| JP6226370B2 (ja) * | 2013-10-07 | 2017-11-08 | 東洋電機製造株式会社 | 通信装置 |
| CN103631226B (zh) * | 2013-11-27 | 2016-02-10 | 晶焱科技股份有限公司 | 串列传输推动方法 |
| CN104980186B (zh) * | 2014-04-03 | 2018-05-15 | 奇点新源国际技术开发(北京)有限公司 | 回波干扰消除方法及相关装置 |
| EP3217240A1 (fr) * | 2016-03-07 | 2017-09-13 | Aldebaran Robotics | Bus de communication de données pour un robot |
| US11030142B2 (en) * | 2017-06-28 | 2021-06-08 | Intel Corporation | Method, apparatus and system for dynamic control of clock signaling on a bus |
| CN107734849B (zh) * | 2017-09-18 | 2020-06-16 | 苏州浪潮智能科技有限公司 | 一种布线方法及电路板 |
| WO2019146397A1 (fr) * | 2018-01-23 | 2019-08-01 | ソニーセミコンダクタソリューションズ株式会社 | Circuit de commande, dispositif de communication et système de communication |
| WO2019232482A1 (fr) * | 2018-05-31 | 2019-12-05 | Synaptics Incorporated | Bus de données à faible consommation, à large bande passante et à faible latence |
| JP6498827B1 (ja) * | 2018-08-28 | 2019-04-10 | 帝人株式会社 | 通信システム |
| JP7187966B2 (ja) * | 2018-10-17 | 2022-12-13 | ヤマハ株式会社 | 信号伝送システム、送信装置及び通信ユニット |
| CN110222000B (zh) * | 2019-06-21 | 2021-06-08 | 天津市滨海新区信息技术创新中心 | 一种AXI stream数据帧总线合路装置 |
| US20210184454A1 (en) * | 2019-12-13 | 2021-06-17 | Texas Instruments Incorporated | Bandwidth-boosted bidirectional serial bus buffer circuit |
| CN114035524A (zh) * | 2021-11-11 | 2022-02-11 | 成都卡诺普机器人技术股份有限公司 | 控制方法和自动控制系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191663B1 (en) * | 1998-12-22 | 2001-02-20 | Intel Corporation | Echo reduction on bit-serial, multi-drop bus |
-
2004
- 2004-04-28 WO PCT/EP2004/050633 patent/WO2004111596A2/fr active Search and Examination
- 2004-04-28 CA CA002529132A patent/CA2529132A1/fr not_active Abandoned
- 2004-04-28 EP EP04729898A patent/EP1636706A2/fr not_active Withdrawn
- 2004-04-28 JP JP2006516103A patent/JP2006527549A/ja active Pending
- 2004-04-29 CN CNB2004100420697A patent/CN100527102C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1636706A2 (fr) | 2006-03-22 |
| WO2004111596A2 (fr) | 2004-12-23 |
| WO2004111596A3 (fr) | 2005-12-01 |
| JP2006527549A (ja) | 2006-11-30 |
| CN1573719A (zh) | 2005-02-02 |
| CN100527102C (zh) | 2009-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2529132A1 (fr) | Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique | |
| CN108632180B (zh) | 具有独立地可调节的电压和阻抗的发射器 | |
| US6308215B1 (en) | Extender apparatus for USB connection of computer units | |
| TWI536776B (zh) | 具有ｕｓｂ２.０高速模式及自動速度檢測之ｕｓｂ隔離器積體電路 | |
| US5719862A (en) | Packet-based dynamic de-skewing for network switch with local or central clock | |
| KR100437233B1 (ko) | 집적회로칩및전기시스템 | |
| US7205787B1 (en) | On-chip termination for a high-speed single-ended interface | |
| US20050185665A1 (en) | Management method for a bidirectional and simultaneous exchange of digital signals and a corresponding interface for a bidirectional and simultaneous communication | |
| US7292067B2 (en) | Method and apparatus for buffering bi-directional open drain signal lines | |
| US9672182B2 (en) | High-speed serial ring | |
| WO1994022093A2 (fr) | Procede et appareil pour une architecture de bus dynamique a vitesses multiples dans laquelle les messages de vitesse sont independants des transferts de signaux de donnees | |
| JPH11509945A (ja) | シングル又はダブル並列終端を備えたモジュラー・バス | |
| US7466668B2 (en) | Reduced pin-count system interface for gigabit ethernet physical layer devices | |
| CN102812448A (zh) | 用于器件的多协议多数据速率自动速度协商架构 | |
| EP1014615B1 (fr) | Transmission à duplex intégral | |
| CN100547960C (zh) | 一种不对称高速半双工通信系统和通信方法 | |
| US7684477B1 (en) | Multi-protocol low latency automatic speed negotiation architecture for an embedded high speed serial interface in a programmable logic device | |
| US5574726A (en) | Inter-repeater backplane | |
| CN115280295A (zh) | 高频传输线的端接 | |
| WO1998019225A1 (fr) | Systeme a bus de couplage a discontinuite | |
| US11444802B2 (en) | Field bus system with a switchable slew rate | |
| TWI806866B (zh) | 電路裝置、電子機器、束線器及資料傳送方法 | |
| JP7069931B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
| US7568127B2 (en) | Signal drive de-emphasis control for serial bus | |
| CN100426268C (zh) | 光模块寻址装置及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EEER | Examination request | ||
| FZDE | Discontinued | ||
| FZDE | Discontinued |
Effective date: 20100428 |