WO2004111596A3 - Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique - Google Patents

Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique Download PDF

Info

Publication number
WO2004111596A3
WO2004111596A3 PCT/EP2004/050633 EP2004050633W WO2004111596A3 WO 2004111596 A3 WO2004111596 A3 WO 2004111596A3 EP 2004050633 W EP2004050633 W EP 2004050633W WO 2004111596 A3 WO2004111596 A3 WO 2004111596A3
Authority
WO
WIPO (PCT)
Prior art keywords
response
slave
master
time
gets
Prior art date
Application number
PCT/EP2004/050633
Other languages
English (en)
Other versions
WO2004111596A2 (fr
Inventor
Dr Juergen Saalmueller
Martin Neumann
Walter Pietschmann
Erhard Klinke
Original Assignee
Ibm
Ibm Deutschland
Dr Juergen Saalmueller
Martin Neumann
Walter Pietschmann
Erhard Klinke
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm, Ibm Deutschland, Dr Juergen Saalmueller, Martin Neumann, Walter Pietschmann, Erhard Klinke filed Critical Ibm
Priority to CA002529132A priority Critical patent/CA2529132A1/fr
Priority to JP2006516103A priority patent/JP2006527549A/ja
Priority to EP04729898A priority patent/EP1636706A2/fr
Publication of WO2004111596A2 publication Critical patent/WO2004111596A2/fr
Publication of WO2004111596A3 publication Critical patent/WO2004111596A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Cette invention se rapporte à une interface pour bus sériels qui maintient actif un tampon pilote du bus maître pour la plupart du temps, à l'exception d'un intervalle défini dans lequel une réponse du bus asservi est attendue. On s'assure ainsi que soit terminé l'écho de requête d'un paquet requis envoyé par le bus maître, écho qui est réfléchi sur une extrémité lointaine non terminée du bus asservi. La durée d'acheminement de ces échos de signaux peut être définie par la distance en longueur de câble de communication entre le bus maître et le bus asservi et/ou par les caractéristiques électriques de la ligne de transmission. Le bus asservi peut recevoir le paquet requis, ajouter une durée de traitement et envoyer une réponse retardée par un élément de retard programmable. Le paquet envoyé en réponse peut arriver à destination du bus maître après un retard d'acheminement ultérieur. A ce moment, l'écho de requête est déjà terminé et ne perturbe plus la transmission des données. Un élément de retard programmable déplace l'intervalle mentionné ci-dessus exactement jusqu'au point où un paquet de réponses arrive à destination du bus maître. Après réception de cette réponse, le tampon pilote est à nouveau activé, pendant qu'un tampon pilote du côté du bus asservi est désactivé. Dès lors qu'il se termine par effet actif, l'écho de réponse est supprimé après un aller-retour ultérieur. Pendant ce temps, toute entrée sur le tampon récepteur du côté du bus asservi est ignorée.
PCT/EP2004/050633 2003-06-13 2004-04-28 Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique WO2004111596A2 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CA002529132A CA2529132A1 (fr) 2003-06-13 2004-04-28 Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique
JP2006516103A JP2006527549A (ja) 2003-06-13 2004-04-28 時間依存型デジタル装置を直列に相互接続するためのシリアル・バス・インターフェースおよび方法
EP04729898A EP1636706A2 (fr) 2003-06-13 2004-04-28 Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03013287.2 2003-06-13
EP03013287 2003-06-13

Publications (2)

Publication Number Publication Date
WO2004111596A2 WO2004111596A2 (fr) 2004-12-23
WO2004111596A3 true WO2004111596A3 (fr) 2005-12-01

Family

ID=33547587

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/050633 WO2004111596A2 (fr) 2003-06-13 2004-04-28 Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique

Country Status (5)

Country Link
EP (1) EP1636706A2 (fr)
JP (1) JP2006527549A (fr)
CN (1) CN100527102C (fr)
CA (1) CA2529132A1 (fr)
WO (1) WO2004111596A2 (fr)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2147532B1 (fr) * 2007-05-08 2011-05-04 Qualcomm Incorporated Structure de paquet pour interface numérique à affichage mobile
US8356331B2 (en) * 2007-05-08 2013-01-15 Qualcomm Incorporated Packet structure for a mobile display digital interface
US8031626B2 (en) 2007-11-13 2011-10-04 Qualcomm Incorporated Packet structure for a mobile display digital interface
JP5231533B2 (ja) * 2008-05-06 2013-07-10 クゥアルコム・インコーポレイテッド モバイル・ディスプレイ・ディジタル・インターフェース用パケット構造
JP5220501B2 (ja) * 2008-07-15 2013-06-26 株式会社日立超エル・エス・アイ・システムズ シリアル通信方法と双方向シリアル通信システム及び自動販売機
JP2011087259A (ja) * 2009-10-19 2011-04-28 Sony Corp 通信集中制御システムおよび通信集中制御方法
CN102147778B (zh) * 2010-02-05 2013-09-11 杭州华三通信技术有限公司 基于半双工串行总线的数据传输系统及传输控制方法
TWI461922B (zh) * 2011-05-03 2014-11-21 Ind Tech Res Inst 主從式全雙工序列傳輸系統及主從式全雙工序列傳輸方法
EP2775655B1 (fr) * 2013-03-08 2020-10-28 Pro Design Electronic GmbH Procédé de distribution d'un signal d'horloge, système de distribution d'horloge et système électronique comprenant un système de distribution d'horloge
JP6226370B2 (ja) * 2013-10-07 2017-11-08 東洋電機製造株式会社 通信装置
CN103631226B (zh) * 2013-11-27 2016-02-10 晶焱科技股份有限公司 串列传输推动方法
CN104980186B (zh) * 2014-04-03 2018-05-15 奇点新源国际技术开发(北京)有限公司 回波干扰消除方法及相关装置
EP3217240A1 (fr) * 2016-03-07 2017-09-13 Aldebaran Robotics Bus de communication de données pour un robot
US11030142B2 (en) * 2017-06-28 2021-06-08 Intel Corporation Method, apparatus and system for dynamic control of clock signaling on a bus
CN107734849B (zh) * 2017-09-18 2020-06-16 苏州浪潮智能科技有限公司 一种布线方法及电路板
US20200356511A1 (en) * 2018-01-23 2020-11-12 Sony Semiconductor Solutions Corporation Control circuit, communication device, and communication system
WO2019232482A1 (fr) * 2018-05-31 2019-12-05 Synaptics Incorporated Bus de données à faible consommation, à large bande passante et à faible latence
JP6498827B1 (ja) * 2018-08-28 2019-04-10 帝人株式会社 通信システム
JP7187966B2 (ja) * 2018-10-17 2022-12-13 ヤマハ株式会社 信号伝送システム、送信装置及び通信ユニット
CN110222000B (zh) * 2019-06-21 2021-06-08 天津市滨海新区信息技术创新中心 一种AXI stream数据帧总线合路装置
US20210184454A1 (en) * 2019-12-13 2021-06-17 Texas Instruments Incorporated Bandwidth-boosted bidirectional serial bus buffer circuit
CN114035524A (zh) * 2021-11-11 2022-02-11 成都卡诺普机器人技术股份有限公司 控制方法和自动控制系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191663B1 (en) * 1998-12-22 2001-02-20 Intel Corporation Echo reduction on bit-serial, multi-drop bus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191663B1 (en) * 1998-12-22 2001-02-20 Intel Corporation Echo reduction on bit-serial, multi-drop bus

Also Published As

Publication number Publication date
WO2004111596A2 (fr) 2004-12-23
CN1573719A (zh) 2005-02-02
CA2529132A1 (fr) 2004-12-23
EP1636706A2 (fr) 2006-03-22
JP2006527549A (ja) 2006-11-30
CN100527102C (zh) 2009-08-12

Similar Documents

Publication Publication Date Title
WO2004111596A3 (fr) Interface pour bus seriels et procede d'interconnexion serielle de dispositifs numeriques a duree critique
CN107710011B (zh) 在fmcw雷达系统中线性调频信号的动态编程
CN106063198A (zh) 总线系统的用户站和改善总线系统中的发送质量的方法
US10785063B2 (en) UART-based communication-speed automatic-switching method
CN105684360B (zh) 总线系统的用户站和改善总线系统中的接收质量的方法
US9143418B2 (en) Network transmission capacity measurement
WO2008114083A3 (fr) Procédé de transmission de données dans un système de communication
US20210390848A1 (en) System, server computer, and vehicle-mounted device
WO2003056760A8 (fr) Procede et systeme pour la transmission de signaux a des noeuds dans un systeme
WO2009032463A3 (fr) Mesure du délai de transmission dans un système de vidéoconférence
CN102469026A (zh) 通信设备、通信系统、程序和通信方法
CN111988106B (zh) 一种单线传输pps及tod信息的同步系统
WO2017077841A1 (fr) Dispositif relais, dispositif de commande électronique et système réseau embarqué sur véhicule
CN102882756A (zh) 用于发送与接收数据的收发设备和方法
WO2018076679A1 (fr) Procédé et appareil pour recevoir des données sur la base d'un contrôleur flash en série
WO2006054226A3 (fr) Systeme de communication de bus
US20100306422A1 (en) Communication apparatus
US20140258575A1 (en) Master-slave detection method and master-slave detection circuit
WO2003085466A3 (fr) Dispositif, systeme et procede de compensation pour l'isolation et les delais de cable dans un circuit interface codeur ssi
JP2013098871A (ja) 通信システム、通信装置及び通信方法
US6262602B1 (en) Incident-edge detecting probe
EP3174252A1 (fr) Système de communication
CN109995670A (zh) 具有减少延时的网络设备
CN102449958A (zh) 半导体集成电路装置
WO2004008490A3 (fr) Egalisateur de connexion selectionnable, egalisateur auto-configure, circuit de reception possedant une fonction d'etalonnage d'egalisateur et systeme a caracteristiques de reflexion groupees

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006516103

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2529132

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2004729898

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004729898

Country of ref document: EP

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)