TWI806866B

TWI806866B - 電路裝置、電子機器、束線器及資料傳送方法

Info

Publication number: TWI806866B
Application number: TW107116419A
Authority: TW
Inventors: 福本千寻
Original assignee: 日商精工愛普生股份有限公司
Priority date: 2017-05-19
Filing date: 2018-05-15
Publication date: 2023-07-01
Also published as: US11416438B2; US20180336160A1; CN108959156A; TW201901464A; JP2018196034A; JP6897307B2; CN108959156B

Abstract

本發明之電路裝置10包含：第1物理層電路11，其連接第1匯流排BS1；第2物理層電路12，其連接第2匯流排BS2；及處理電路20，其進行將自第1匯流排BS1經由第1物理層電路11接收到之封包經由第2物理層電路12發送至第2匯流排BS2之傳送處理。處理電路20包含產生m位元之SYNC之SYNC產生電路71，自第1匯流排BS1接收到封包時，將m位元之SYNC輸出至第2物理層電路12。

Description

電路裝置、電子機器、束線器及資料傳送方法

本發明係關於電路裝置、電子機器、束線器及資料傳送方法等。

自先前以來，已知有實現USB(Universal-Serial-Bus：通用序列匯流排)之資料傳送控制之電路裝置。例如於日本專利特開2006-135397號公報中，揭示有一種技術，其以封包之發送開始時序之前之時序，將HS(High Speed：高速)模式用之發送電路之電流源之啟動控制信號設為作用。於US7047434中，揭示有一種技術，其於自HS模式切換為FS(Full Speed：全速)模式之情形時，將產生HS模式用之高速時脈之PLL之自發動作停用。

[發明所欲解決之問題] 於USB中，有時會需要在主控制器與周邊器件之間進而連接某些器件。例如，對主控制器連接有複數個周邊器件之情形時，設置USB集線器(集線器器件)。或者，若因信號路徑之寄生電容等而難以通過HS模式之眼圖之認證測試之情形時，亦可設置如減低USB信號之信號特性之劣化之器件。然而，為了通過USB標準之認證測試，進行該認證測試之信號路徑端(例如USB插座)之封包必須具有USB標準所規定之位元數之SYNC。如上述設置有USB插座等之情形時，USB集線器等輸出之封包之SYNC之位元數會少於輸入至USB集線器等之封包之SYNC之位元數。此係因物理層電路中檢測封包時之動作所引起，例如於USB標準中，1個USB集線器減少之SYNC之位元數最多容許4位元。因此，若於發送信號之信號路徑設置USB集線器等，將導致信號路徑端無法通過USB標準之認證測試。另，不限於USB，於封包中包含SYNC(同步用信號)之串列通信中，亦可能產生與上述同樣之問題。根據本發明之若干態樣，可提供一種電路裝置、電子機器、束線器及資料傳送方法等，其於設置於串列通信之發送信號之信號路徑時，可於其信號路徑端通過串列通信標準之認證測試。 [解決問題之技術手段] 本發明之一態樣係關於一種電路裝置，其包含：第1物理層電路，其連接給定之串列通信標準之第1匯流排；第2物理層電路，其連接上述給定之串列通信標準之第2匯流排；及處理電路，其進行將自上述第1匯流排經由上述第1物理層電路接收到之封包經由上述第2物理層電路發送至上述第2匯流排之傳送處理，且上述處理電路包含產生m位元(m為1以上之整數)之SYNC之SYNC產生電路，自上述第1匯流排接收到上述封包時，將藉由上述SYNC產生電路產生之上述m位元之SYNC作為發送至上述第2匯流排之封包之SYNC而輸出至上述第2物理層電路。根據本發明之一態樣，藉由處理電路自第1匯流排經由第1物理層電路接收封包，將該封包經由第2物理層電路輸出至第2匯流排時，將藉由SYNC產生電路產生之m位元之SYNC作為發送至第2匯流排之封包之SYNC而輸出至第2物理層電路。藉此，不論自第1物理層電路輸出至處理電路之封包之SYNC之位元數為何，皆自處理電路對第2物理層電路輸出具有m位元之SYNC之封包。如此，將電路裝置設置於串列通信之發送信號之信號路徑時，於其信號路徑端可通過串列通信標準之認證測試。又，於本發明之一態樣中，即使上述第1物理層電路自上述第1匯流排接收到之封包之SYNC之位元數為m位元以下，上述第2物理層電路仍可將上述m位元之SYNC輸出至上述第2匯流排。如此，於m位元以下之任一位元數之SYNC輸入至第1物理層電路之情形時，第2物理層電路仍可將m位元之SYNC輸出至第2匯流排。又，於本發明之一態樣中亦可為，上述處理電路包含：彈性緩衝器，其緩衝上述封包；中繼器電路，其具有上述SYNC產生電路，進行經上述彈性緩衝器緩衝之上述封包之傳送處理；及並串列轉換電路，其將自上述中繼器電路輸出之資料進行並串列轉換而輸出至上述第2物理層電路。如此，將自第1匯流排經由第1物理層電路輸入之封包藉由彈性緩衝器予以緩衝，將該經緩衝之封包藉由中繼器電路進行傳送處理而輸出至並串列電路，將自並串列轉換電路輸出之封包經由第2物理層電路輸出至第2匯流排。如此，電路裝置可將封包自第1匯流排傳送至第2匯流排。且，於本發明之一態樣中，SYNC產生電路產生m位元之SYNC，因此可將輸出至第2匯流排之封包之SYNC設為m位元。又，於本發明之一態樣中亦可為，於上述封包之接收開始且上述彈性緩衝器儲存給定之位元數之資料時，上述SYNC產生電路開始上述m位元之SYNC之輸出，自上述並串列轉換電路輸出m位元之SYNC。如此，由於當給定之位元數之資料儲存於彈性緩衝器時，開始將m位元之SYNC自處理電路輸出，因此可將具有m位元之SYNC之封包輸出至第2匯流排，且可防止非同步通信之位元之溢出與欠載。又，於本發明之一態樣中，上述中繼器電路進而具有重複緩衝器，於上述SYNC產生電路對上述m位元之SYNC之輸出中，檢測出經上述彈性緩衝器緩衝之上述封包之SYNC之結束時，上述重複緩衝器亦可儲存來自上述彈性緩衝器之資料中接在上述封包之SYNC之後的資料。如此，可不變更封包之實質資料內容即SYNC以後的資料而進行傳送(重複)，且對該資料附加m位元之SYNC。又，於本發明之一態樣中亦可為，上述處理電路將自上述第2匯流排經由上述第2物理層電路接收到之封包經由上述第1物理層電路發送至上述第1匯流排，上述處理電路包含產生k位元(k為1以上之整數)之SYNC之SYNC產生電路，且接收到來自上述第2匯流排之上述封包時，將藉由上述SYNC產生電路產生之上述k位元之SYNC輸出至上述第1物理層電路。如此，於自第1匯流排向第2匯流排、及自第2匯流排向第1匯流排之雙向之傳送中，可將發送封包之SYNC之位元數設為給定之位元數(m或k)。又，於本發明之一態樣中，即使上述第2物理層電路自上述第2匯流排接收到之封包之SYNC之位元數為k位元以下，上述第1物理層電路仍將上述k位元之SYNC輸出至上述第1匯流排。如此，即使k位元以下之任一位元數之SYNC輸入至第2物理層電路之情形時，第1物理層電路仍可將k位元之SYNC輸出至第1匯流排。又，於本發明之一態樣中，亦可包含任意設定上述m位元之SYNC之位元數m之暫存器電路。如此，於電路裝置傳送封包之情形時，可輸出任意位元數(m)之SYNC之封包。藉此，於電子機器之給定之串列通信標準之傳送路徑中，可將電路裝置配置於各種位置。又，於本發明之一態樣中，上述串列通信標準亦可為USB標準。如此，將電路裝置設置於USB之發送信號之信號路徑時，於其信號路徑端可通過USB標準之認證測試。又，本發明之其他態樣與包含上述任一者記載之電路裝置及連接於上述第1匯流排之處理裝置之電子機器相關。又，本發明之進而其他態樣與包含上述任一者記載之電路裝置及纜線之束線器相關。又，本發明之進而其他態樣與如下之資料傳送方法相關，該資料傳送方法係將以給定之串列通信標準自第1匯流排接收到之封包加以重複而傳送至上述給定之串列通信標準之第2匯流排，且即使自上述第1匯流排接收到之封包之SYNC之位元數為m位元以下，仍將m位元之SYNC輸出至上述第2匯流排。

以下針對本發明之較佳實施形態進行詳細說明。另，以下說明之本實施形態並非不當地限定於記載於申請專利範圍之本發明之內容，本實施形態說明之所有構成並不限於作為本發明之解決方法所必須。例如，以下，作為串列通信標準之一例，以USB為例進行說明，但可將本發明應用於非同步通信中於封包之開頭設置SYNC之串列通信標準。 1.SYNC之位元數圖1係顯示電子機器之系統之一例者。於圖1中，攜帶型終端裝置250經由USB插座226(USB標準之連接器)而連接於電子機器270，於電子機器270之主控制器200(主機控制器)與攜帶型終端裝置250之間進行USB標準之通信。於主控制器200與USB插座226之間設置器件230，主控制器200與器件230之間以USB標準之匯流排BSA連接，器件230與USB插座226之間以USB標準之匯流排BSB連接。器件230只要為可於匯流排BSA與匯流排BSB之間傳送封包者即可，作為一例，上行埠連接於主控制器200之USB集線器。或者，亦可為如圖12圖～14於後述之減低USB信號之信號特性之劣化之器件。圖2係上述系統之HS模式之通信之封包之例。主控制器200經由匯流排BSA輸出至器件230之封包包含例如32位元之SYNC(同步信號、同步資料)、PID(封包ID)、DATA(資料)、及EOP(結束封包)。器件230之匯流排BSA側之物理層電路檢測匯流排BSA之封包，將例如SYNC之位元數為4位元之較少(28位元之)封裝輸出至彈性緩衝器。USB之SYNC係重複「K」與「J」而構成，藉由物理層電路之靜噪檢測電路檢測該信號而檢測封包。此時，由於有自開始輸入SYNC至靜噪檢測電路檢測出SYNC為止之延遲時間，因此SYNC之位元數會減少。且，將該封包經由處理電路(例如中繼器電路)與匯流排BSB側之物理層電路傳送至匯流排BSB，經由USB插座226被攜帶型終端裝置250接收。如此，因物理層電路接收封包時之動作會導致SYNC之位元數減少，故若就此輸出至USB插座226側，將會自USB插座226輸出具有少於32位元之位元數之SYNC的封包。繼而，假設欲使上述電子機器270獲得USB標準之認證。此時，自USB插座226輸出之封包必須滿足USB標準，其條件之一為對封裝附加32位元之SYNC。因此，圖2之情形中，作為電子機器270，無法通過USB標準之認證測試。 2.電路裝置圖3係本實施形態之電路裝置之構成例。電路裝置10包含第1物理層電路11、第2物理層電路12、及處理電路20。另，本實施形態不限於圖3之構成，可實施省略其構成要素之一部分或追加其他構成要素等之各種變化。第1物理層電路11連接給定之串列通信標準之第1匯流排BS1。第2物理層電路12連接給定之串列通信標準之第2匯流排BS2。處理電路20進行將自第1匯流排BS1經由第1物理層電路11接收到之封包經由第2物理層電路12發送至第2匯流排BS2之傳送處理。且，處理電路20包含產生m位元之SYNC之SYNC產生電路71，自第1匯流排BS1接收到封包時，將由SYNC產生電路71產生之m位元(m為1以上之整數)之SYNC，作為發送至第2匯流排BS2之封包之SYNC而輸出至第2物理層電路12。另，以下，以給定之串列通信標準為USB標準之情形為例進行說明，但本發明之應用對象並未限於USB。即，給定之串列通信標準為如下之串列通信標準：發送信號之頻率與接收側裝置之動作時脈頻率非同步，除封包(資料)以外不另外發送時脈信號，將用以與發送信號之頻率同步地接收封包之SYNC賦予至封包之開頭。物理層電路11、12各者係由物理層之類比電路構成。物理層之類比電路例如為HS、FS用發送電路、接收電路、各種檢測電路、上拉電阻電路等。另，於處理電路20中包含經由USB接收到之串列資料轉換成並列資料之串列/並列轉換電路、將並列資料轉換成串列資料之並列/串列電路、或相當於NRZI電路等之鏈接層之電路。例如，於處理電路20中包含相當於USB之收發器巨集單元中之鏈接層等之電路，於實體電路11、12中包含發送電路、接收電路、檢測電路等之類比電路。匯流排BS1例如為連接主控制器側之匯流排，匯流排BS2例如為連接周邊器件側之匯流排。惟本發明之實施形態並非限定於此種連接構成。匯流排BS1、BS2為包含構成差動信號之信號DP、DM(第1、第2信號)等之信號線之USB標準(給定之串列通信標準)之匯流排。匯流排BS1、BS2可包含電源VBUS、GND之信號線。處理電路20為進行傳送處理及各種控制處理之電路，可藉由閘陣列等之自動配置配線之邏輯電路等而實現。另，亦可藉由CPU(Central Processing Unit：中央處理單元)、MPU(Micro Processor Unit：微處理機單元)等處理器而實現處理電路20。 SYNC產生電路71為產生具有「KJKJ…KJKK」之樣式之m位元之SYNC(HS模式之SYNC)之電路。「K」、「J」表示發送至匯流排(DP/DM)之信號，「K」之DP為低位準，DM為高位準，「J」之DP為高位準，DM為低位準。若以位元表示，則「K」對應於位元「0」，「J」對應於位元「1」。例如，SYNC產生電路71係以產生「KJKJ…KJKK」之樣式(m位元之SYNC)之方式構成之邏輯電路，該邏輯電路所產生之樣式係輸出至物理層電路12。或者，於未圖示之暫存器或記憶體中記憶「KJKJ…KJKK」之樣式，由SYNC產生電路71讀出該樣式且輸出至物理層電路12。另，SYNC產生電路71可新產生m位元之SYNC之所有位元，亦可藉由對自物理層電路11輸入至處理電路20之未達m位元的位元數之SYNC附加位元，而產生m位元之SYNC。圖4係說明本實施形態之電路裝置之動作之圖。另，以下，以USB標準所規定之SYNC之位元數為32之情形為例進行說明，但並非限定於此，m亦可為32以外之整數。例如，於電路裝置10之後段至USB插座之間，SYNC之位元數進而減少之情形時，m亦可為大於32之整數。如圖4所示，自匯流排BS1對物理層電路11輸入包含32位元之SYNC之封包。封包例如以SYNC、PID、DATA、EOP構成。若物理層電路11檢測出SYNC，則將封包輸出至處理電路20。此時，SYNC之位元數變成例如28位元。另，物理層電路11中減少之SYNC之位元數不限於4，亦可未達4。若對處理電路20輸入封包，則SYNC產生電路71對物理層電路12輸出32位元(m位元)之SYNC，繼而處理電路20將自物理層電路11輸入之PID、DATA、EOP輸出至物理層電路12。以此方式，對匯流排BS2輸出具有32位元(m位元)之SYNC之封包。根據以上之實施形態，不論自第1物理層電路11輸入至處理電路20之封包之SYNC之位元數為何，皆自第2物理層電路12對第2匯流排BS2輸出包含m位元之SYNC之封包。藉此，可對電子機器之USB插座輸出滿足USB標準之位元數之SYNC，於USB插座中可通過USB標準之認證測試。例如，於圖1之電子機器270中，可對器件230應用本實施形態之方法。該情形時，器件230之物理層電路中SYNC之位元數雖然減少，但仍可對USB插座226輸出32位元之SYNC。或者，器件230為USB集線器之情形時，可於該USB集線器與USB插座226之間設置本實施形態之電路裝置10。該情形時，USB集線器及電路裝置10之物理層電路11中SYNC之位元數雖然減少，但可自電路裝置10對USB插座226輸出32位元之SYNC。或者，器件230為USB集線器之情形時，可於主控制器200與USB集線器之間設置本實施形態之電路裝置10。例如，若USB集線器使SYNC之位元數減少4位元，則電路裝置10對USB集線器輸出32+4=36位元之SYNC(即，該例中m=36)。如此一來，USB集線器所輸出之SYNC之位元數變成36-4=32位元，可對USB插座226輸出32位元之SYNC。又，於本實施形態中，即使第1物理層電路11自第1匯流排BS1接收到之封包之SYNC之位元數為m位元以下，第2物理層電路12亦可將m位元之SYNC輸出至第2匯流排BS2。於圖4中，物理層電路11接收到之封包之SYNC之位元數m=32，物理層電路12輸出之封包之SYNC之位元數亦為m=32。於本實施形態中，於物理層電路11接收到之封包之SYNC之位元數未達m(未達32)之情形時，SYNC產生電路71仍會產生m位元之SYNC，因此物理層電路12輸出之封包之SYNC之位元數變成m=32。即，即使m位元以下之任一位元數之SYNC被輸入至物理層電路11，物理層電路12仍可將m位元之SYNC輸出至第2匯流排BS2。另，即使假設大於m之位元數之SYNC被輸入至物理層電路11之情形時，物理層電路12仍可將m位元之SYNC輸出至第2匯流排BS2。另，以上說明之電路裝置10之動作亦可作為資料傳送方法實施。該資料傳送方法為如下之資料傳送方法：即使將在給定之串列通信標準下自第1匯流排BS1接收到之封包重複傳送至給定之串列通信標準之第2匯流排BS2，且自第1匯流排BS1接收到之封包之SYNC之位元數為m位元以下，仍將m位元之SYNC輸出至第2匯流排BS2。該資料傳送方法例如由電路裝置10執行。即，作為電路裝置之作動方法而執行。 3.詳細構成例圖5係本實施形態之電路裝置之第1詳細構成例。於圖5中，處理電路20包含彈性緩衝器21、23(elasticity buffer)、並串列轉換電路22、24、及中繼器電路70、80(HS中繼器電路)。中繼器電路70包含SYNC產生電路71、控制電路73(狀態機)，中繼器電路80包含SYNC產生電路81、控制電路83(狀態機)。彈性緩衝器21緩衝來自物理層電路11之封包。中繼器電路70進行經彈性緩衝器21緩衝之封包之傳送處理。並串列轉換電路22將自中繼器電路輸出之資料(經傳送處理之封包)進行並串列轉換而輸出至第2物理層電路12。彈性緩衝器21為可暫時儲存特定位元數之資料之緩衝器。例如，彈性緩衝器21包含：DLL電路，其產生與自物理層電路11輸入之封包信號同步之時脈信號；及串並列轉換電路，其藉由該時脈信號而擷取(取樣)封包之信號且進行串並列轉換。於處理電路20中，由於根據電路裝置10之內部產生之時脈信號而將封包再同步化，因此與和自物理層電路11輸入之封包再同步化之封包成為非同步。彈性緩衝器21係用以緩衝由該非同步所致之封包之信號之頻率差而設置。彈性緩衝器21所儲存之特定位元數例如根據標準而規定，於USB標準中為12位元以上。中繼器電路70進行如下處理作為封包之傳送處理：例如封包之位元之再同步化處理；自SYNC產生電路輸出m位元之SYNC；及傳送儲存於彈性緩衝器21之封包(SYNC以後之資料)等。再同步化處理(Resynchronize)係藉由如下等實現：例如以電路裝置10之時脈信號取樣而擷取接收到之封包之各位元，重新建構由擷取之各位元構成之封包，將重新建構之封包與電路裝置10之時脈信號同步輸出。另，彈性緩衝器21亦可進行再同步化處理之至少一部分(位元之取樣等)。具體而言，電路裝置10包含PLL電路(圖12之PLL電路54)，其自電路裝置10之內部產生之時脈信號而產生多相時脈信號。多相時脈信號為頻率相同但相位互不相同之時脈信號。彈性緩衝器21包含具有邊緣檢測電路與時脈選擇電路之未圖示之DLL電路。且，邊緣檢測電路檢測藉由物理層電路11之接收電路接收到之串列資料之邊緣，將該邊緣檢測信號輸出至時脈選擇電路。即，檢測於多相時脈信號之邊緣中之任一邊緣間是否有串列資料之邊緣，將該邊緣檢測資訊輸出至時脈選擇電路。時脈選擇電路基於該邊緣檢測資訊，自多相時脈信號中選擇任一時脈信號，將所選擇之時脈信號作為取樣時脈信號而輸出。基於該取樣時脈信號而取樣串列資料，可實現接收到之封包之各位元之取樣。控制電路73為控制中繼器電路70之動作(狀態之轉移)之電路。例如於封包之傳送處理中，控制進行自SYNC產生電路71輸出SYNC之時序、進行儲存於彈性緩衝器21之封包(SYNC以後之資料)之傳送之時序等。根據本實施形態，將自匯流排BS1經由物理層電路11輸入之封包藉由彈性緩衝器21予以緩衝，將該經緩衝之封包藉由中繼器電路70進行傳送處理而輸出至並串列轉換電路22，自並串列轉換電路22輸出之封包經由物理層電路12輸出至匯流排BS2。如此，電路裝置10可將封包自匯流排BS1傳送至匯流排BS2。且，於本實施形態中，SYNC產生電路71產生m位元之SYNC，因此可將輸出至匯流排BS2之封包之SYNC設為m位元。圖6係說明圖5之電路裝置之動作之圖。如圖6所示，將包含32位元之SYNC之封包自匯流排BS1輸入至物理層電路11，自物理層電路11輸出包含28位元之SYNC之封包(信號EBI1)，該封包由彈性緩衝器21予以緩衝。向彈性緩衝器21輸入封包開始經期間TA1之後，SYNC產生電路71開始32位元(m位元)之SYNC之輸出(信號SYQ1)。期間TA1為開始向彈性緩衝器21輸入封包起至12位元之資料儲存於彈性緩衝器21之期間。當SYNC產生電路71結束輸出SYNC時，接著中繼器電路70將經彈性緩衝器21緩衝之資料(除SYNC以外之資料)傳送至並串列轉換電路22(信號RPQ1)。並串列轉換電路22將來自SYNC產生電路71之SYNC，及來自中繼器電路70之資料進行並串列轉換而輸出至物理層電路12，將該串列資料之封包自物理層電路12之發送電路輸出至匯流排BS2。更具體而言，中繼器電路70將經彈性緩衝器21緩衝之資料中除SYNC以外之資料(例如PID、DATA、EOP)傳送至並串列轉換電路22。USB標準中SYNC之末尾為「KJKK」，例如控制電路73進行該SYNC之末尾之檢測，且進行將接在「KJKK」之樣式之後的資料傳送至並串列轉換轉換電路22之控制。於圖6之例中，從開始於彈性緩衝器21儲存SYNC以後的資料(PID)起至SYNC產生電路71結束SYNC之輸出為止，為16位元。於USB標準中，SYNC之位元數最小規定為12位元，若考量到此，則從開始於彈性緩衝器21儲存SYNC以後的資料(PID)起至SYNC產生電路71結束SYNC之輸出為止，為32位元。彈性緩衝器21構成為可至少緩衝該32位元之資料。另，彈性緩衝器21之位元數並非限定於32位元。於以上之實施形態中，當開始接收封包且於彈性緩衝器21儲存有給定位元數之資料時，SYNC產生電路71開始輸出m位元之SYNC，且自並串列轉換電路22輸出m位元之SYNC。此處，給定之位元數為例如USB標準所規定之12位元，但並未限定於此。即，只要確保可防止非同步通信之位元之溢出或欠載之位元數即可。如此，在給定之位元數之資料已儲存於彈性緩衝器21之狀態下，開始輸出m位元之SYNC，因此可將具有m位元之SYNC之封包輸出至匯流排BS2，且可防止非同步通信之位元之超限或欠載運行。又，於本實施形態中，中繼器電路70於SYNC產生電路71進行之m位元之SYNC的輸出結束時，輸出(傳送)接在經彈性緩衝器21緩衝之封包之SYNC之後的資料(例如PID、DATA、EOP)。如此，可不變更封包之實質資料內容即SYNC以後的資料而進行傳送(重複)，且對該資料附加m位元之SYNC。又，於本實施形態中，處理電路20將自第2匯流排BS2經由第2物理層電路12接收到之封包經由第1物理層電路11發送至第1匯流排BS1。處理電路20包含產生k位元(k為1以上之整數)之SYNC之SYNC產生電路81，當接收到來自第2匯流排BS2之封包時，將由SYNC產生電路81產生之k位元之SYNC輸出至第1物理層電路11。具體而言，彈性緩衝器23、中繼器電路80、並串列轉換電路24進行與彈性緩衝器21、中繼器電路70、並串列轉換電路22同樣之動作。SYNC產生電路81、控制電路83進行與SYNC產生電路71、控制電路73同樣之動作。例如，k=32之情形時，中繼器電路80等之動作成為與圖6同樣之動作。即，成為將圖6之匯流排BS1、信號EBI1、RPI1、SYQ1、RPQ1、匯流排BS2替換為圖5之匯流排BS2、信號EBI2、RPI2、SYQ2、RPQ2、匯流排BS1之情形之動作。另，k可為與m相同之整數，亦可為與m不同之整數。如此，於自匯流排BS1向匯流排BS2、及自匯流排BS2向匯流排BS1之雙向之傳送中，可將發送封包之SYNC之位元數設為給定之位元數(m或k)。例如，於主控制器200中SYNC亦欲接收32位元之封包之情形時，藉由電路裝置10對匯流排BS1輸出k位元之SYNC，而可對主控制器200發送32位元之SYNC。或者，可自由選擇將匯流排BS1、BS2之何者連接於USB插座226側。又，於本實施形態中，即使第2物理層電路12自第2匯流排BS2接收到之封包之SYNC之位元數為k位元以下，第1物理層電路11亦可將k位元之SYNC輸出至第1匯流排BS1。即，即使k位元以下之任一位元數之SYNC被輸入至物理層電路12之情形時，物理層電路11仍可將k位元之SYNC輸出至第1匯流排BS1。另，即使假設大於k之位元數之SYNC被輸入至物理層電路12之情形時，物理層電路11仍可將k位元之SYNC輸出至第1匯流排BS1。另，自匯流排BS2向匯流排BS1之傳送中，亦可如通常般構成為由中繼器電路80將物理電路12中位元數減少之SYNC加以重複。該情形時，中繼器電路80不包含SYNC產生電路81，由重複緩衝器82將來自彈性緩衝器23之封包包含SYNC在內進行緩衝，且輸出至並串列轉換電路24。例如，於匯流排BS1連接主控制器且於匯流排BS2連接USB插座之情形時，只要於USB插座側輸出32位元之SYNC，即可通過USB插座之USB標準之認證測試。圖7係本實施形態之電路裝置之第2詳細構成例。於圖7中，中繼器電路70進而包含重複緩衝器72，中繼器電路80進而包含重複緩衝器82。另，對與圖5、圖6中說明之構成要素相同之構成要素標註相同符號，適當省略說明。重複緩衝器72為緩衝來自彈性緩衝器21之並列資料之緩衝器，為可暫時儲存特定位元數之資料之緩衝器。特定位元數例如為20位元。於USB標準中SYNC之位元數規定為最大32位元、最小12位元，因此可緩衝該20位元之差。圖8係說明圖7之電路裝置之動作之圖。如圖8所示，將包含32位元之SYNC之封包自匯流排BS1輸入至物理層電路11，自物理層電路11輸出包含28位元之SYNC之封包(信號EBI1)，該封包由彈性緩衝器21予以緩衝。彈性緩衝器21將經緩衝之封包輸出至重複緩衝器72(信號RPI1)。彈性緩衝器21對所輸入之封包之資料中除SYNC以外之資料(例如PID、DATA、EOP)進行緩衝。USB標準中SYNC之末尾為「KJKK」，例如控制電路73進行該SYNC之末尾之檢測，檢測出「KJKK」之樣式時，由重複緩衝器72自該樣式之下一位元起進行緩衝。開始向彈性緩衝器21輸入封包經期間TA1之後，SYNC產生電路71開始輸出32位元(m位元)之SYNC(信號SYQ1)。期間TA1為開始向彈性緩衝器21輸入封包起至12位元之資料儲存於彈性緩衝器21之期間。當SYNC產生電路71結束輸出SYNC時，則重複緩衝器72接著輸出經緩衝之資料(除SYNC外之資料)(信號RPQ1)。並串列轉換電路22將來自SYNC產生電路71之SYNC，及來自重複緩衝器72之資料進行並串列轉換而輸出至物理層電路12，將該串列資料之封包自物理層電路12之發送電路輸出至匯流排BS2。於以上之實施形態中，於SYNC產生電路71之m位元之SYNC之輸出中，當檢測出經彈性緩衝器21緩衝之封包之SYNC之結束時，重複緩衝器72儲存來自彈性緩衝器21之資料中接在封包之SYNC之後的資料(例如PID、DATA、EOP)。如此，可不變更封包之實質資料內容即SYNC之後的資料而進行傳送(重複)，且對該資料附加m位元之SYNC。另，重複緩衝器82進行與重複緩衝器72同樣之動作。例如，k=32之情形時，中繼器電路82等之動作成為與圖8同樣之動作。即，成為將圖8之匯流排BS1、信號EBI1、RPI1、SYQ1、RPQ1、匯流排BS2替換為圖7之匯流排BS2、信號EBI2、RPI2、SYQ2、RPQ2、匯流排BS1之情形之動作。 4.變化例圖9係本實施形態之電路裝置之變化例。於圖9中，電路裝置10進而包含暫存器電路90。另，於圖9中省略處理電路20之構成之一部分(彈性緩衝器等)。暫存器電路90可任意設定SYNC產生電路71所產生之m位元之SYNC之位元數m。且，SYNC產生電路71基於設定於暫存器電路90之位元數m，產生m位元之SYNC，且輸出至並串列轉換電路22。更且，暫存器電路90亦可任意設定SYNC產生電路81所產生之k位元之SYNC之位元數k。且，SYNC產生電路81基於設定於暫存器電路90之位元數k，產生k位元之SYNC，且輸出至並串列轉換電路24。例如，自外部之處理裝置(例如主控制器等)經由未圖示之介面(例如SPI或I2C等)對暫存器電路90設定位元數m、k之設定資訊。或者，暫存器電路90亦可為例如於電路裝置10之製造時等供設定位元數m、k之設定資訊之熔絲電路或非揮發性記憶體。如此，於電路裝置10傳送封包之情形時，可輸出任意位元數m、k之SYNC之封包。藉此，於電子機器之USB之傳送路徑中，可將電路裝置10配置於各種位置。例如，於如於第2匯流排BS2(物理層電路12)連接USB插座之構成中，藉由設定為m=32，則於USB插座中可通過USB標準之認證測試。或者，如於電路裝置10與USB插座之間插入例如USB集線器等器件之構成中，於USB集線器等器件中SYNC僅減少例如△m位元之情形時，可設定為m=32+△m。藉此，於USB插座中，SYNC之位元數變成m-△m=32，於USB插座中可通過USB標準之認證測試。如此，藉由設置暫存器電路90，可設定對應於電路裝置10之配置位置之位元數m。 5.發送信號之信號特性以下說明本實施形態之電路裝置之第3詳細構成例。於第3詳細構成例中，輸出m位元之SYNC，且進而減低USB之發送信號之信號特性的劣化。首先，使用圖10說明USB之發送信號之信號特性的劣化。圖10係顯示車載電子機器之系統之一例者，於主控制器20(主機控制器)連接USB-HUB210。例如USB-HUB210之上行埠連接於主控制器200，於下行埠連接SD211(SD卡)、BT212(藍牙(註冊商標))、DSRC213(Dedicated Short Range Communications：專用短距離通信)等器件。又，於具有纜線224之束線器220之USB插座226，連接智慧型手機等之攜帶型終端裝置250。於主控制器200與USB插座226之間，設有充電電路221、靜電保護電路222、及短路保護電路223等。於圖10中，纜線224於車內避開例如內裝而配線，因此纜線長度較長，例如為1～3 m，因而會產生寄生電容等。又，亦會產生由充電電路221、靜電保護電路222、短路保護電路223等電路引起之寄生電容。因該等寄生電容等，導致主控制器200所具有之USB之發送電路(HS)之發送信號之信號特性劣化。圖11係USB之認證測試之眼圖之說明圖。AR為表示發送信號之波形之禁止區域者，該禁止區域AR係以USB之標準規定。對於USB之發送電路(HS)，要求A1所示之發送信號(DP、DM)之波形不與該禁止區域AR重疊。但是，於圖10中若因於車內引繞之纜線224較長，或因充電電路221、靜電保護電路222、短路保護電路223等電路而產生寄生電容等，會導致圖11之A1所示之發送信號之信號品質惡化。因此，有無法實現適當之信號傳送，無法通過眼圖之認證測試(例如近端之認證測試)之問題。 6.第3詳細構成例圖12係本實施形態之電路裝置之第3詳細構成例。電路裝置10包含物理層電路11、12、處理電路20、匯流排監控電路30、及匯流排開關電路40。又，電路裝置10可包含基準電流電路13、14、電源電路60、時脈信號產生電路50。另，電路裝置不限於圖12之構成，可實施省略該等之一部分構成要素或追加其他構成要素等之各種變化。基準電流電路13、14各者係用以產生物理層電路11、12中使用之基準電流之電路，使用外附零件即電阻RI、RE產生基準電流。時脈信號產生電路50為產生電路裝置10中使用之各種時脈信號之電路，包含振盪電路52、PLL電路54。於振盪電路52連接外附零件即振盪器XTAL或電容器CC1、CC2。振盪器XTAL例如係藉由水晶振盪器等實現。且，振盪電路52進行振盪器XTAL之振盪動作而產生基於振盪信號之時脈信號。PLL電路54基於所產生之時脈信號，產生上述多相時脈信號。電源電路60被供給外部電源電壓而產生電路裝置10所使用之各種電源電壓。具體而言，電源電路60之調節器62進行外部電源電壓之調節，產生較外部電源電壓更低電壓之電源電壓，而供給至電路裝置10之各電路區塊。處理電路20包含鏈接層電路26、中繼器電路28等。鏈接層電路26為進行相當於鏈接層之處理之電路。鏈接層電路26進行例如將藉由USB接收到之串列資料轉換為並列資料之串列/並列轉換處理、將並列資料轉換為發送用的串列資料之並列/串列轉換處理、及用以進行NRZI之編碼或解碼之處理等。鏈接層電路26對應於圖5之彈性緩衝器21、23、並串列轉換電路22、24。中繼器電路28進行用以將自匯流排BS1側接收到之封包發送至匯流排BS2側、將自匯流排BS2側接收到之封包發送至匯流排BS1側之邏輯處理。中繼器電路28對應於圖5之中繼器電路70、80。例如，將接收到之封包之各位元使用時脈信號予以取樣，將藉由取樣獲得之串列資料轉換成並列資料。且，將進行NRZI等各種邏輯處理後之並列資料轉換成串列資料，與電路裝置10內之時脈信號同步發送。藉此而實現封包之位元之再同步化處理(Resynchronize)。又，中繼器電路28產生m位元之SYNC，將該SYNC作為封包之SYNC發送，從而發送至匯流排BS2之封包之SYNC變成m位元。又，中繼器電路28產生k位元之SYNC，將該SYNC作為封包之SYNC發送，從而發送至匯流排BS1之封包之SYNC變成k位元。匯流排監控電路30進行匯流排BS1、BS2之監控動作。例如，基於來自物理層電路11或物理層電路12(至少一者之物理層電路)之信號，進行監視匯流排BS1或BS2(至少一者之匯流排)之狀態之監控動作。而匯流排開關電路40基於匯流排監控電路30之監控結果，接通或斷開匯流排BS1與匯流排BS2之連接(電性連接)。即，將匯流排BS1與匯流排BS2電性連接，或電性非連接。所謂接通或斷開(電性連接或電性非連接)匯流排BS1與匯流排BS2之連接，是指例如接通或斷開設置於例如匯流排BS1之DP、DM之信號線與匯流排BS2之DP、DM之信號線之間的開關元件(第1、第2開關元件)等。具體而言，如圖13所示，將匯流排開關電路40接通匯流排BS1與匯流排BS2之連接之期間設為期間T1(第1期間)。即，於期間T1，設置於匯流排BS1與匯流排BS2之間的匯流排開關電路40之開關元件接通。藉此，連接於匯流排BS1之主控制器200(廣義而言為第1裝置)與連接於匯流排BS2之周邊器件260(廣義而言為第2裝置)可藉由USB之匯流排直接進行USB之信號傳送。又，如圖14所示，將匯流排開關電路40斷開匯流排BS1與匯流排BS2之連接之期間設為期間T2(第2期間)。即，於期間T2，設置於匯流排BS1與匯流排BS2之間的匯流排開關電路40之開關元件斷開。且，處理電路20於期間T2(至少期間T2之一部分)進行上述傳送處理。即，處理電路20於期間T2，進行如下之傳送處理：將自匯流排BS1經由物理層電路11接收到之封包經由物理層電路12傳送至匯流排BS2，將自匯流排BS2經由物理層電路12接收到之封包經由物理層電路11傳送至匯流排BS1。藉此，進行封包之位元之再同步化處理，可實現改善USB之發送信號之信號特性之劣化之高品質的信號傳送。具體而言，匯流排監控電路30進行匯流排開關電路40之開關控制。即，匯流排監控電路30於期間T1，藉由匯流排開關電路40將匯流排BS1與匯流排BS2之連接設為接通。例如匯流排監控電路30於期間T1，將匯流排開關電路40之開關元件之開關控制信號設為作用，接通開關元件。又，匯流排監控電路30於期間T2，藉由匯流排開關電路40將匯流排BS1與匯流排BS2之連接設為斷開，藉由處理電路20進行傳送處理。例如匯流排監控電路30於期間T2，將匯流排開關電路40之開關元件之開關控制信號設為非作用，斷開開關元件。又，匯流排監控電路30將對於處理電路20之傳送處理之指示信號(許可信號)設為作用。於本實施形態中，將匯流排BS1與匯流排BS2之連接之接通、斷開之切換時序(期間T1、T2之切換時序)設定為特定範圍內之時序。即，若主機側(主控制器)開始重設，則器件側送出器件啾頻K。至少於該器件啾頻K之開始時序之後，匯流排BS1與匯流排BS2之連接自接通切換為斷開(自期間T1切換為T2)。或者，若器件啾頻K之後經過一定時間，則器件側停止器件啾頻K，主機側執行主機啾頻K/J。至少於該主機啾頻K/J之結束時序之後，匯流排BS1與匯流排BS2之連接自接通切換為斷開。若器件側檢測出主機啾頻K/J，則接通HS終端，轉移至HS模式。且，若主機側結束重設，則轉移至HS空載，主機側開始SOF之送出。例如至少於器件啾頻K之開始時序之後，且例如於SOF送出之開始時序之前，匯流排BS1與匯流排BS2之連接自接通切換為斷開，圖14之傳送路徑TR2之傳送處理自斷開切換為接通。又，於本實施形態中，於HS模式下主機開始重設之情形時，USB開關自斷開切換為接通，處理電路20之傳送處理自接通切換為斷開。即，已進行重設之情形時，匯流排開關電路40將匯流排BS1與匯流排BS2之連接自斷開切換為接通，處理電路20停止傳送處理。例如，當主機側開始重設而轉移至FS模式，封包於匯流排上消失後經過3 ms以上之情形時，USB開關自斷開切換為接通。又，於本實施形態中，主機開始暫停之情形時亦為，USB開關自斷開切換為接通，處理電路20之傳送處理自接通切換為斷開。即，進行暫停之情形時，匯流排開關電路40將匯流排BS1與匯流排BS2之連接自斷開切換為接通，處理電路20停止傳送處理。例如，主機側開始暫停而轉移至FS模式，封包於匯流排上消失後經過3 ms以上之情形時，USB開關自斷開切換為接通。充電電路221為進行依據USB之BC1.2標準(Battery Charging Specification Rev1.2：電池充電標準Rev1.2)之動作之電路。於BC1.2中，例如以500 mA以下之VBUS之電源限制為例如2 A以下之方式擴張。於圖12中，充電電路221具有例如調節器電路等，被供給外部電源而進行VBUS之供電。又，先前僅能夠自主站側對子站側供給電源，但於BC1.2中亦可自子站側對主站側供給電源。例如，周邊器件260發揮主站之作用，主控制器200發揮子站之作用之情形時，可自子站即主控制器200對主站即周邊器件260供給VBUS之電源。為了實現BC1.2，於充電調解期間，充電電路221在其與周邊器件260之間進行使用DP、DM之信號傳送，而必須執行BC1.2協定。因此，匯流排開關電路40於充電調解期間(BC1.2協定之執行期間)，將連接於充電電路221之匯流排BS3(第3匯流排)與匯流排BS2(第2匯流排)之連接設為接通(自斷開切換為接通)。即，將匯流排BS3與匯流排BS2電性連接。例如，接通設置於BS3與匯流排BS2之間之開關元件，而能夠於充電電路221與周邊器件之間執行使用DP、DM之信號傳送。藉此可於充電調解期間執行BC1.2協定，進行充電之調解處理。例如，由於可設定為適當之充電電流，故可提高充電速度。 7.物理層電路圖15係物理層電路(11、12)之構成例。該物理層電路包含上拉電阻Rpu、開關元件SW_Rpu、SW_Dm、下拉電阻Rpd1、Rpd2。開關元件SW_Rpu係基於控制信號Rpu_Enable而接通或斷開。藉此，實現下拉動作。又，物理層電路包含HS模式用之發送電路HSD(電流驅動器)、LS/FS模式用之發送電路LSD(驅動器)、電阻Rs1、Rs2。又，物理層電路包含：HS模式用之差動之接收電路HSR(資料接收器)、靜噪檢測電路SQL(傳輸包絡檢波器)、LS/FS模式用之差動之接收電路LSR(資料接收器)、切斷之檢測電路DIS(斷線包絡檢波器)、單端之接收電路DP_SER、DM_SER(接收器)。且，於本實施形態中，基於來自構成物理層電路之類比電路之信號，檢測封包已輸入至物理層電路。具體而言，靜噪用檢測電路SQL檢測封包，當處理電路20檢測出檢測電路SQL之輸出成為作用之情形時，由彈性緩衝器將來自接收電路DP_SER、DM_SER之封包緩衝。由於有從對物理層電路開始輸入SYNC起至靜噪用檢測電路SQL檢測出SYNC之延遲時間，故SYNC之開頭之數位元不會被彈性緩衝器緩衝。於本實施形態中，由於SYNC產生電路產生m位元之SYNC，故不論物理層電路之SYNC之位元數減少，皆可自發送側之物理層電路輸出m位元之SYNC之封包。又，於本實施形態中，基於來自構成物理層電路之類比電路之信號，進行匯流排監控電路30對匯流排之監控動作。具體而言，如圖15所示，匯流排監控電路30基於來自例如HS模式用之差動之接收電路HSR、靜噪用檢測電路SQL、LS/FS模式用之差動之接收電路LSR、切斷之檢測電路DIS、或單端之接收電路DP_SER、DM_SER之信號，進行匯流排之監控動作。即，匯流排監控電路30可基於來自該等類比電路之信號，監控器件啾頻K、主機啾頻K/J、空載、重設、暫停、繼續、SE0、J、K、匯流排重設、或HS切斷等匯流排之各狀態。且，匯流排監控電路30基於監控結果，進行將匯流排開關電路40之開關元件(USB開關、BC開關)接通或斷開之控制，或進行將處理電路20之傳送處理接通或斷開之控制。藉此可實現適當判斷匯流排之狀態之適切的匯流排開關電路40之開關控制或處理電路20之傳送控制。 8.電子機器、束線器。圖16係顯示包含本實施形態之半導體裝置之電路裝置10之電子機器300之構成例。該電子機器300包含本實施形態之電路裝置10與主控制器200(廣義而言為處理裝置)。主控制器200連接於匯流排BS1。例如，主控制器200與電路裝置10經由匯流排BS1而連接。又，於電路裝置10之匯流排BS2連接例如周邊器件260。主控制器200(處理裝置)係藉由例如CPU或MPU等處理器而實現。或者，亦可藉由各種ASIC之電路裝置實現主控制器200。又，主控制器200亦可藉由安裝有複數個電路裝置(IC)及電子零件之電路基板而實現。作為周邊器件260，可假設例如圖10般之攜帶型終端裝置250等，但並非限定於此。周邊器件260亦可為穿戴式機器等。電子機器300可進而包含記憶部310、操作部320、及顯示部330。記憶部310為記憶資料者，其功能可藉由RAM或ROM等半導體記憶體或HDD(硬碟驅動器)等而實現。操作部320為供使用者用以進行輸入操作者，可藉由操作按鈕或觸控面板顯示器等操作器件而實現。顯示部330為顯示各種資訊者，可藉由液晶或有機EL等顯示器而實現。另，使用觸控面板顯示器作為操作部320之情形時，該觸控面板顯示器可兼作操作部320及顯示部330之功能。作為藉由本實施形態實現之電子機器300，可假設例如車載機器、印刷裝置、投影裝置、機器人、頭部安裝型顯示裝置、生體資訊測定機器、測量距離、時間、流速或流量等物理量之測量機器、基地台或路由器等網路相關機器、發佈內容之內容提供機器、或者數位相機或攝像機等影像機器等各種機器。圖17係顯示包含本實施形態之電路裝置10之束線器350之構成例。束線器350包含本實施形態之電路裝置10與纜線360。纜線360為USB用纜線。又，束線器350亦可包含USB插座370。或束線器350亦可為包含圖10之靜電保護電路222、短路保護電路223等者。纜線360連接於例如電路裝置10之匯流排BS2。於電路裝置10之匯流排BS1側連接例如主控制器200(處理裝置)等。該束線器350係使用於例如於車內引繞配線等之用途。另，束線器350亦可為車用以外之線束。另，如上已針對本實施形態進行詳細說明，但本領域技術人員當可容易理解能夠進行實質上不脫離本發明之新穎事項及效果之多種變化。因此，此種變化例皆為全部包含於本發明之範圍內者。例如，說明書或附圖中，至少一次與較為廣義或同義之不同用語一同記載之用語，於說明書或附圖之任何處皆可替換為其不同之用語。又，本實施形態及變化例之所有組合亦包含於本發明之範圍內。又，電路裝置、電子機器、束線器之構成、動作等亦不限於本實施形態所說明者，可實施各種變化。

10‧‧‧電路裝置11‧‧‧第1物理層電路12‧‧‧第2物理層電路13、14‧‧‧基準電流電路20‧‧‧處理電路21‧‧‧彈性緩衝器22‧‧‧並串列轉換電路23‧‧‧彈性緩衝器24‧‧‧並串列轉換電路26‧‧‧鏈接層電路28‧‧‧中繼器電路30‧‧‧匯流排監控電路40‧‧‧匯流排開關電路50‧‧‧時脈信號產生電路52‧‧‧振盪電路54‧‧‧PLL電路60‧‧‧電源電路62‧‧‧調節器70‧‧‧中繼器電路71‧‧‧SYNC產生電路72‧‧‧重複緩衝器73‧‧‧控制電路80‧‧‧中繼器電路81‧‧‧SYNC產生電路82‧‧‧重複緩衝器83‧‧‧控制電路90‧‧‧暫存器電路200‧‧‧主控制器220‧‧‧束線器221‧‧‧充電電路222‧‧‧靜電保護電路223‧‧‧短路保護電路224‧‧‧纜線226‧‧‧USB插座230‧‧‧器件250‧‧‧攜帶型終端裝置260‧‧‧周邊器件270‧‧‧電子機器300‧‧‧電子機器310‧‧‧記憶部320‧‧‧操作部330‧‧‧顯示部350‧‧‧束線器360‧‧‧纜線370‧‧‧USB插座BS1‧‧‧第1匯流排BS2‧‧‧第2匯流排

圖1係電子機器之系統之一例。圖2係電子機器之系統之HS模式之通信之封包之例。圖3係本實施形態之電路裝置之構成例。圖4係說明電路裝置之動作之圖。圖5係本實施形態之電路裝置之第1詳細構成例。圖6係說明第1詳細構成例之電路裝置之動作之圖。圖7係本實施形態之電路裝置之第2詳細構成例。圖8係說明第2詳細構成例之電路裝置之動作之圖。圖9係本實施形態之電路裝置之變化例。圖10係說明USB之發送信號之信號特性之劣化之圖。圖11係USB之認證測試之眼圖之說明圖。圖12係本實施形態之電路裝置之第3詳細構成例。圖13係說明第3詳細構成例之電路裝置之動作之圖。圖14係說明第3詳細構成例之電路裝置之動作之圖。圖15係物理層電路之構成例。圖16係電子機器之構成例。圖17係束線器之構成例。

10‧‧‧電路裝置

11‧‧‧第1物理層電路

12‧‧‧第2物理層電路

20‧‧‧處理電路

71‧‧‧SYNC產生電路

BS1‧‧‧第1匯流排

BS2‧‧‧第2匯流排

Claims

一種電路裝置，其特徵在於包含：第1物理層電路，其連接符合給定之串列通信標準之第1匯流排，上述第1物理層電路經組態以自上述第1匯流排接收封包，上述封包包含第1資料及具有第1位元數之第1 SYNC兩者；第2物理層電路，其連接符合上述給定之串列通信標準之第2匯流排；及處理電路，其進行上述封包於上述第1物理層電路與上述第2物理層電路之間之傳送處理；且上述處理電路經組態以自上述第1物理層電路接收上述封包，其中上述封包包含上述第1資料及具有小於上述第1位元數之第2位元數之第2 SYNC兩者；上述處理電路包含SYNC產生電路，其產生使位元數相對於具有上述第2位元數之上述第2 SYNC增加的m位元之SYNC(m為1以上之整數)，其中m大於上述第2位元數且等於上述第1位元數，使得上述SYNC產生電路使用上述處理電路內部之時脈信號對上述封包進行再同步化處理；且上述處理電路經由上述第2物理層電路將上述封包發送至上述第2匯流排，其中上述封包包含上述第1資料及具有上述第1位元數之上述m位元之SYNC兩者。
如請求項1之電路裝置，其中上述處理電路包含：彈性緩衝器(elasticity buffer)，其緩衝上述封包；中繼器電路，其具有上述SYNC產生電路，進行經上述彈性緩衝器緩衝之上述封包之傳送處理；及並串列轉換電路，其將自上述中繼器電路輸出之資料進行並串列轉換而輸出至上述第2物理層電路。
如請求項2之電路裝置，其中於上述封包之接收開始且上述彈性緩衝器儲存給定之位元數之資料時，上述SYNC產生電路開始上述m位元之SYNC之輸出，自上述並串列轉換電路輸出m位元之SYNC。
如請求項2之電路裝置，其中上述中繼器電路進而具有重複緩衝器，於上述SYNC產生電路對上述m位元之SYNC之輸出中，檢測出經上述彈性緩衝器緩衝之上述封包之SYNC之輸出結束時，上述重複緩衝器儲存來自上述彈性緩衝器之資料中接在上述封包之SYNC之後的資料。
如請求項1之電路裝置，其中上述處理電路將自上述第2匯流排經由上述第2物理層電路接收到之封包經由上述第1物理層電路發送至上述第1匯流排，上述處理電路包含產生k位元(k為1以上之整數)之SYNC之第2 SYNC產生電路，且接收到來自上述第2匯流排之上述封包時，將藉由上述第2 SYNC產生電路產生之上述k位元之SYNC輸出至上述第1物理層電路。
如請求項5之電路裝置，其中即使上述第2物理層電路自上述第2匯流排接收到之封包之SYNC之位元數為k位元以下，上述第1物理層電路仍將上述k位元之SYNC輸出至上述第1匯流排。
如請求項1之電路裝置，其中上述串列通信標準為USB標準。
如請求項1之電路裝置，其中基於上述給定之串列通信標準而產生上述m位元之SYNC，使得基於上述給定之串列通信標準而不基於上述處理電路自上述第1物理層電路接收到之上述封包之上述第2 SYNC來判定上述整數m。
如請求項1之電路裝置，其中上述封包進而包含封包ID(PID)及結束封包(EOP)。
如請求項1之電路裝置，其中上述處理電路進而包含彈性緩衝器、並串列轉換電路及中繼器電路。
如請求項2之電路裝置，其中上述彈性緩衝器包含邊緣檢測電路，其經組態以檢測上述封包之多相時脈信號內是否存在串列資料邊緣且輸出對應之邊緣檢測資訊。
如請求項1之電路裝置，其進而包含：中繼器電路，其連接上述處理電路；其中上述中繼器電路儲存關於上述位元數m之設定資訊，基於將上述電路裝置配置於用於上述封包之USB傳送路徑之位置而在上述中繼器電路中設定上述位元數m；且上述SYNC產生電路基於上述中繼器電路中設定之上述位元數m而產生上述m位元之SYNC。
如請求項1之電路裝置，其中於上述處理電路自上述第1物理層電路接收上述封包時，上述SYNC產生電路產生上述m位元之SYNC以恢復自上述第1 SYNC損耗之位元。
一種電子機器，其特徵在於包含：如請求項1至13中任一項之電路裝置；及處理裝置，其連接於上述第1匯流排。
一種束線器，其特徵在於包含：如請求項1至13中任一項之電路裝置；及纜線。
一種資料傳送方法，其係用於用於電路裝置者，其特徵在於包含：由上述電路裝置之第1物理層電路自符合給定之串列通信標準之第1匯流排接收封包，上述封包包含第1資料及具有第1位元數之第1 SYNC兩者；由上述電路裝置之處理電路自上述第1物理層電路接收上述封包，其中上述封包包含上述第1資料及具有小於上述第1位元數之第2位元數之第2 SYNC兩者；由上述處理電路產生以使位元數相對於具有上述第2位元數之上述第2 SYNC增加之m位元之SYNC(m為1以上之整數)，其中m大於上述第2位元數且等於上述第1位元數，使得使用上述處理電路內部之時脈信號對上述封包進行再同步化處理(Resynchronize)；及由上述處理電路輸出上述m位元之SYNC至符合上述給定之串列通信標準之第2匯流排。
如請求項16之資料傳送方法，其中基於上述給定之串列通信標準而產生上述m位元之SYNC，使得基於上述給定之串列通信標準而不基於上述處理電路自上述第1物理層電路接收到之上述封包之上述第2 SYNC來判定上述整數m。
如請求項16之資料傳送方法，其進而包含：由上述處理電路之彈性緩衝器之邊緣檢測電路檢測上述封包之多相時脈信號內是否存在串列資料邊緣；及輸出對應之邊緣檢測資訊。
如請求項16之資料傳送方法，其進而包含：將關於上述位元數m之設定資訊儲存於上述電路裝置之中繼器電路中，基於將上述電路裝置配置於用於上述封包之USB傳送路徑之位置而在上述中繼器電路中設定上述位元數m；其中基於上述中繼器電路中設定之上述位元數m而產生上述m位元之SYNC。
如請求項16之資料傳送方法，其中於上述處理電路自上述第1物理層電路接收上述封包時，產生上述m位元之SYNC以恢復自上述第1 SYNC損耗之位元。