JP2018196034A - 回路装置、電子機器、ケーブルハーネス及びデータ転送方法 - Google Patents
回路装置、電子機器、ケーブルハーネス及びデータ転送方法 Download PDFInfo
- Publication number
- JP2018196034A JP2018196034A JP2017099503A JP2017099503A JP2018196034A JP 2018196034 A JP2018196034 A JP 2018196034A JP 2017099503 A JP2017099503 A JP 2017099503A JP 2017099503 A JP2017099503 A JP 2017099503A JP 2018196034 A JP2018196034 A JP 2018196034A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bus
- sync
- physical layer
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Devices For Checking Fares Or Tickets At Control Points (AREA)
Abstract
Description
図1は、電子機器のシステムの一例を示すものである。図1では、携帯型端末装置250がUSBレセプタクル226(USB規格のコネクター)を介して電子機器270に接続され、電子機器270のメインコントローラー200(ホストコントローラー)と携帯型端末装置250との間でUSB規格の通信を行うようになっている。
図3は、本実施形態の回路装置の構成例である。回路装置10は、第1の物理層回路11と、第2の物理層回路12と、処理回路20と、を含む。なお、本実施形態は図3の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
図5は、本実施形態の回路装置の第1の詳細な構成例である。図5では、処理回路20は、エラスティシティーバッファー21、23(elasticity buffer)、パラレルシリアル変換回路22、24、リピーター回路70、80(HSリピーター回路)を含む。リピーター回路70は、SYNC生成回路71、制御回路73(ステートマシン)を含み、リピーター回路80は、SYNC生成回路81、制御回路83(ステートマシン)を含む。
図9は、本実施形態の回路装置の変形例である。図9では、回路装置10がレジスター回路90を更に含む。なお、図9では処理回路20の構成の一部(エラスティシティーバッファー等)を省略している。
以下では、本実施形態の回路装置の第3の詳細な構成例を説明する。第3の詳細な構成例では、mビットのSYNCを出力すると共に、更にUSBでの送信信号の信号特性の劣化を低減する。
図12は、本実施形態の回路装置の第3の詳細な構成例である。回路装置10は、物理層回路11、12と、処理回路20と、バスモニター回路30と、バススイッチ回路40を含む。また回路装置10は、基準電流回路13、14、電源回路60、クロック信号生成回路50を含むことができる。なお回路装置は図12の構成には限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
図15は物理層回路(11、12)の構成例である。この物理層回路は、プルアップ抵抗Rpu、スイッチ素子SW_Rpu、SW_Dm、プルダウン抵抗Rpd1、Rpd2を含む。スイッチ素子SW_Rpuは制御信号Rpu_Enableに基づいてオン又はオフにされる。これによりプルダウン動作が実現される。また物理層回路は、HSモード用の送信回路HSD(カレントドライバー)、LS/FSモード用の送信回路LSD(ドライバー)、抵抗Rs1、Rs2を含む。また物理層回路は、HSモード用の差動の受信回路HSR(データレシーバー)、スケルチの検出回路SQL(トランスミッションエンベロープディテクター)、LS/FSモード用の差動の受信回路LSR(データレシーバー)、切断の検出回路DIS(ディスコネクションエンベロープディテクター)、シングルエンドの受信回路DP_SER、DM_SER(レシーバー)を含む。
図16に、本実施形態の回路装置10を含む電子機器300の構成例を示す。この電子機器300は、本実施形態の回路装置10とメインコントローラー200(広義には処理装置)を含む。メインコントローラー200はバスBS1に接続される。例えばバスBS1を介してメインコントローラー200と回路装置10は接続される。また回路装置10のバスBS2には例えばペリフェラルデバイス260が接続される。
13,14…基準電流回路、20…処理回路、21…エラスティシティーバッファー、
22…パラレルシリアル変換回路、23…エラスティシティーバッファー、
24…パラレルシリアル変換回路、26…リンク層回路、28…リピーター回路、
30…バスモニター回路、40…バススイッチ回路、50…クロック信号生成回路、
52…発振回路、54…PLL回路、60…電源回路、62…レギュレーター、
70…リピーター回路、71…SYNC生成回路、72…リピートバッファー、
73…制御回路、80…リピーター回路、81…第2のSYNC生成回路、
82…リピートバッファー、83…制御回路、90…レジスター回路、
200…メインコントローラー、220…ケーブルハーネス、221…充電回路、
222…静電気保護回路、223…短絡保護回路、224…ケーブル、
226…USBレセプタクル、230…デバイス、250…携帯型端末装置、
260…ペリフェラルデバイス、270…電子機器、300…電子機器、
310…記憶部、320…操作部、330…表示部、350…ケーブルハーネス、
360…ケーブル、370…USBレセプタクル、
BS1…第1のバス、BS2…第2のバス
Claims (13)
- 所与のシリアル通信規格の第1のバスが接続される第1の物理層回路と、
前記所与のシリアル通信規格の第2のバスが接続される第2の物理層回路と、
前記第1のバスから前記第1の物理層回路を介して受信したパケットを前記第2の物理層回路を介して前記第2のバスに送信する転送処理を行う処理回路と、
を含み、
前記処理回路は、
mビット(mは1以上の整数)のSYNCを生成するSYNC生成回路を含み、
前記第1のバスから前記パケットを受信したとき、前記SYNC生成回路により生成された前記mビットのSYNCを、前記第2のバスに送信されるパケットのSYNCとして前記第2の物理層回路に出力することを特徴とする回路装置。 - 請求項1において、
前記第1のバスから前記第1の物理層回路が受信したパケットのSYNCのビット数がmビット以下であっても、前記第2の物理層回路は、前記mビットのSYNCを前記第2のバスに出力することを特徴とする回路装置。 - 請求項1又は2において、
前記処理回路は、
前記パケットをバッファリングするエラスティシティーバッファー(elasticity buffer)と、
前記SYNC生成回路を有し、前記エラスティシティーバッファーにバッファリングされた前記パケットの転送処理を行うリピーター回路と、
前記リピーター回路から出力されるデータをパラレルシリアル変換して前記第2の物理層回路に出力するパラレルシリアル変換回路と、
を含むことを特徴とする回路装置。 - 請求項3において、
前記パケットの受信が開始され、前記エラスティシティーバッファーに所与のビット数のデータが蓄積されたとき、
前記SYNC生成回路が前記mビットのSYNCの出力を開始し、前記パラレルシリアル変換回路からmビットのSYNCが出力されることを特徴とする回路装置。 - 請求項3又は4において、
前記リピーター回路は、
リピートバッファーを更に有し、
前記SYNC生成回路による前記mビットのSYNCの出力中に、前記エラスティシティーバッファーにバッファリングされた前記パケットのSYNCの終了が検出されたとき、
前記リピートバッファーは、前記エラスティシティーバッファーからのデータのうち、前記パケットのSYNCに続くデータを蓄積することを特徴とする回路装置。 - 請求項1乃至5のいずれかにおいて、
前記処理回路は、
前記第2のバスから前記第2の物理層回路を介して受信したパケットを前記第1の物理層回路を介して前記第1のバスに送信し、
前記処理回路は、
kビット(kは1以上の整数)のSYNCを生成する第2のSYNC生成回路を含み、
前記第2のバスからの前記パケットを受信したとき、前記第2のSYNC生成回路により生成された前記kビットのSYNCを前記第1の物理層回路に出力することを特徴とする回路装置。 - 請求項6において、
前記第2のバスから前記第2の物理層回路が受信したパケットのSYNCのビット数がkビット以下であっても、前記第1の物理層回路は、前記kビットのSYNCを前記第1のバスに出力することを特徴とする回路装置。 - 請求項1乃至7のいずれかにおいて、
前記mビットのSYNCのビット数mを任意に設定するレジスター回路を含むことを特徴とする回路装置。 - 請求項1乃至8のいずれかにおいて、
前記シリアル通信規格は、USB規格であることを特徴とする回路装置。 - 請求項1乃至9のいずれかにおいて、
バスモニター回路と、
バススイッチ回路と、
を含み、
前記処理回路は、
前記第2のバスから前記第2の物理層回路を介して受信したパケットを前記第1の物理層回路を介して前記第1のバスに送信し、
前記バスモニター回路は、
前記第1のバスと前記第2のバスのモニター動作を行い、
前記バススイッチ回路は、
前記バスモニター回路でのモニター結果に基づいて、前記第1のバスと前記第2のバスの接続をオン又はオフにすることを特徴とする回路装置。 - 請求項1乃至10のいずれかに記載された回路装置と、
前記第1のバスに接続される処理装置と、
を含むことを特徴とする電子機器。 - 請求項1乃至10のいずれかに記載された回路装置と、
ケーブルと、
を含むことを特徴とするケーブルハーネス。 - 所与のシリアル通信規格で第1のバスから受信したパケットを、前記所与のシリアル通信規格の第2のバスにリピートして転送すると共に、
前記第1のバスから受信したパケットのSYNCのビット数がmビット以下であっても、mビットのSYNCを前記第2のバスに出力することを特徴とするデータ転送方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017099503A JP6897307B2 (ja) | 2017-05-19 | 2017-05-19 | 回路装置、電子機器、ケーブルハーネス及びデータ転送方法 |
TW107116419A TWI806866B (zh) | 2017-05-19 | 2018-05-15 | 電路裝置、電子機器、束線器及資料傳送方法 |
US15/982,595 US11416438B2 (en) | 2017-05-19 | 2018-05-17 | Circuit device, electronic device, cable harness, and data transfer method |
CN201810478787.0A CN108959156B (zh) | 2017-05-19 | 2018-05-18 | 电路装置、电子设备、电缆束及数据传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017099503A JP6897307B2 (ja) | 2017-05-19 | 2017-05-19 | 回路装置、電子機器、ケーブルハーネス及びデータ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018196034A true JP2018196034A (ja) | 2018-12-06 |
JP6897307B2 JP6897307B2 (ja) | 2021-06-30 |
Family
ID=64271809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017099503A Active JP6897307B2 (ja) | 2017-05-19 | 2017-05-19 | 回路装置、電子機器、ケーブルハーネス及びデータ転送方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11416438B2 (ja) |
JP (1) | JP6897307B2 (ja) |
CN (1) | CN108959156B (ja) |
TW (1) | TWI806866B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190020194A1 (en) * | 2017-07-17 | 2019-01-17 | Nxp B.V. | Voltage clamp cirucit for surge protection |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11528095B2 (en) * | 2020-12-11 | 2022-12-13 | Cypress Semiconductor Corporation | Methods to remove dribble introduced and regenerate sync bits lost due to squelch delays in USB high speed packet repeating |
CN115391252A (zh) * | 2021-12-08 | 2022-11-25 | 威锋电子股份有限公司 | Usb集成电路、测试平台及usb集成电路的操作方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5084891A (en) * | 1989-09-08 | 1992-01-28 | Bell Communications Research, Inc. | Technique for jointly performing bit synchronization and error detection in a TDM/TDMA system |
JPH0669932A (ja) | 1992-08-19 | 1994-03-11 | Nec Corp | Lan用リピータ装置のプリアンブル復元再生方式 |
JP2003518892A (ja) * | 1999-12-24 | 2003-06-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 装置の切断のエミュレーション |
US7042932B1 (en) * | 1999-12-28 | 2006-05-09 | Intel Corporation | Synchronization detection architecture for serial data communication |
JP2001285897A (ja) * | 2000-03-28 | 2001-10-12 | Ando Electric Co Ltd | 動画受信品質評価装置 |
JP3587162B2 (ja) | 2000-10-31 | 2004-11-10 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
JP3485106B2 (ja) * | 2001-05-11 | 2004-01-13 | セイコーエプソン株式会社 | 集積回路装置 |
US7194638B1 (en) * | 2002-09-27 | 2007-03-20 | Cypress Semiconductor Corporation | Device and method for managing power consumed by a USB device |
JP2006135397A (ja) | 2004-11-02 | 2006-05-25 | Seiko Epson Corp | データ転送制御装置及び電子機器 |
KR20060112160A (ko) * | 2005-04-26 | 2006-10-31 | 삼성전자주식회사 | 이동통신 시스템에서 상향링크 패킷 데이터 서비스를 위한물리계층의 전송 파라미터 결정 방법 및 장치 |
EP2433193B1 (en) * | 2009-05-20 | 2013-11-27 | Chronologic Pty Ltd | High density, low jitter, synchronous usb expansion |
US9571908B2 (en) * | 2014-12-23 | 2017-02-14 | Raytheon Company | Extendable synchronous low power telemetry system for distributed sensors |
-
2017
- 2017-05-19 JP JP2017099503A patent/JP6897307B2/ja active Active
-
2018
- 2018-05-15 TW TW107116419A patent/TWI806866B/zh active
- 2018-05-17 US US15/982,595 patent/US11416438B2/en active Active
- 2018-05-18 CN CN201810478787.0A patent/CN108959156B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190020194A1 (en) * | 2017-07-17 | 2019-01-17 | Nxp B.V. | Voltage clamp cirucit for surge protection |
Also Published As
Publication number | Publication date |
---|---|
US20180336160A1 (en) | 2018-11-22 |
CN108959156B (zh) | 2023-06-30 |
US11416438B2 (en) | 2022-08-16 |
TW201901464A (zh) | 2019-01-01 |
JP6897307B2 (ja) | 2021-06-30 |
CN108959156A (zh) | 2018-12-07 |
TWI806866B (zh) | 2023-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11368332B2 (en) | Circuit device, electronic device, and cable harness | |
US10790958B2 (en) | High-speed interface apparatus and deskew method thereof | |
KR102328014B1 (ko) | 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템 | |
US20170041086A1 (en) | Data transmission apparatus for changing clock signal at runtime and data interface system including the same | |
US10645553B2 (en) | Method and apparatus for processing signal in a mobile device | |
CN108959156B (zh) | 电路装置、电子设备、电缆束及数据传输方法 | |
US11030138B2 (en) | Circuit device, electronic device, and cable harness | |
CN109426645B (zh) | 发送电路、集成电路装置以及电子设备 | |
US10509756B2 (en) | Circuit device, electronic device, and cable harness | |
JP6950187B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
CN112732608B (zh) | 电路装置、电子设备以及移动体 | |
JP6904210B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
JP6900780B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
EP3739463A1 (en) | Circuit for asynchronous data transfer | |
JP2019175309A (ja) | 回路装置、電子機器及びケーブルハーネス | |
JP2016206762A (ja) | データ転送制御装置及びそれを用いた電子機器 | |
JP2011039931A (ja) | 信号処理装置、及び信号伝送方法 | |
JP2012156956A (ja) | 車載ネットワーク機器 | |
CN113971147A (zh) | 电路装置、电子设备以及移动体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210524 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6897307 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |