BRPI0809197A2 - Dispositivo de circuito e método de controlar uma oscilação de voltagem. - Google Patents

Description

DISPOSITIVO DE CIRCUITO E METODO DE CONTROLAR UMA OSCILAÇÃO DE VOLTAGEM

Reivindicação de prioridade de acordo com Título do U.S.C., §119

O presente pedido para patente reivindica prioridade para o pedido provisório n2 U.S. 60/896.090 intitulado "Circuit producing a signal having a reduced voltage swing" depositado em 21 de março de 2007, e cedido à cessionária do presente e pelo aqui expressamente incorporado a título de referência.

I. Campo

A presente revelação é genericamente relacionada a um dispositivo de circuito e método de controlar uma oscilação de voltagem.

II. Descrição da técnica relacionada

Avanços em tecnologia resultaram em dispositivos de computação pessoal menores e mais potentes. Por exemplo, existe atualmente uma variedade de dispositivos de computação pessoal portáteis, incluindo dispositivos de computação sem fio, como telefones sem fio portáteis, assistentes pessoais digitais (PDAs), e dispositivos de paging que são pequenos, leves e facilmente transportados por usuários. Mais especificamente, telefones sem fio portáteis, como telefones celulares e telefones IP, podem comunicar pacotes de dados e voz através de redes sem fio. Além disso, muitos telefones sem fio incluem outros tipos de dispositivos que são incorporados nos mesmos. Por exemplo, um telefone sem fio pode incluir também uma câmera para vista fixa digital, uma câmera de vídeo digital, um gravador digital, e um tocador de arquivo de áudio. Também, tais telefones sem fio podem processar instruções executáveis, incluindo aplicações de software, como aplicação de navegador de rede, que podem ser utilizados para acessar a Internet. Como tal, esses telefones sem fio podem incluir capacidades significativas de computação.

Genericamente, à medida que a potência de 5 processamento de circuitos integrados aumenta, o consumo de energia também pode aumentar. Para dispositivos eletrônicos móveis, como telefones sem fio, PDAs, e outros dispositivos eletrônicos portáteis, considerações de consumo de energia aumentam os custos de desenho e componente e podem causar 10 impacto em velocidade e desempenho.

Convencionalmente, projetistas de circuito tentaram reduzir o consumo de energia reduzindo a oscilação de voltagem, em parte, porque energia significativa pode ser consumida por comutar capacitâncias em um dispositivo 15 de circuito específico. Entretanto, tais tentativas para reduzir o consumo de energia podem causar impacto pelo menos em um entre a velocidade do circuito, a área do circuito, e a complexidade de roteamento de fiação. Em algumas ocorrências, múltiplas fontes de energia foram 20 introduzidas para reduzir oscilação de voltagem, aumentando o custo e complexidade do circuito integrado. Consequentemente, há necessidade de um dispositivo de circuito aperfeiçoado método de controlar uma oscilação de voltagem.

2 5 III. Sumário

Em uma modalidade ilustrativa específica, um método de controlar uma oscilação de voltagem é revelada que inclui receber um sinal de relógio em uma entrada de um dispositivo de circuito digital incluindo um nó capacitivo. 30 0 método inclui ainda seletivamente ativar um elemento de ajuste de nível de voltagem para regular um percurso de descarga elétrica a partir do nó capacitivo para uma conexão à terra elétrica para evitar descarga completa do nó capacitivo.

Em outra modalidade ilustrativa específica, é revelado um dispositivo de circuito que inclui uma entrada para receber um valor lógico digital, um dispositivo lógico 5 responsivo à entrada, e um nó capacitivo acoplado ao dispositivo lógico. 0 dispositivo lógico inclui ainda um elemento de ajuste de nível de voltagem acoplado ao nó capacitivo e adaptado para aumentar um nível de voltagem baixo lógico para um nível de voltagem acima de um nível 10 baixo lógico da entrada.

Ainda em outra modalidade ilustrativa específica, é revelado um dispositivo de circuito que inclui uma entrada para um elemento de circuito e um nó capacitivo que é acoplado ao elemento de circuito e que é responsivo à 15 entrada. O dispositivo de circuito inclui ainda um elemento de ajuste de nível de voltagem que é acoplado ao nó capacitivo e é adaptado para fornecer um percurso de descarga elétrica para uma conexão à terra elétrica para o nó capacitivo. O elemento de ajuste de nível de voltagem 20 regula o percurso de descarga elétrica para evitar descarga total do nó capacitivo quando um sinal na entrada está em um nível de voltagem baixo lógico.

Ainda em outra modalidade ilustrativa específica, um dispositivo de circuito inclui meio para receber um 25 sinal de relógio em uma entrada de um dispositivo de circuito digital que inclui um nó capacitivo. O dispositivo de circuito também inclui meio para seletivamente ativar um elemento de ajuste de nível de voltagem para regular um percurso de descarga elétrica a partir do nó capacitivo 30 para uma conexão à terra elétrica para evitar descarga completa do nó capacitivo.

Uma vantagem específico fornecida por modalidades de um circuito de ajuste de oscilação de voltagem é fornecida em que o consumo de energia geral pode ser reduzido sem causar impacto na velocidade por reduzir uma oscilação de voltagem de um sinal de relógio ou de outros sinais, desse modo reduzindo o consumo de energia devido a capacitâncias comutadas.

Outra vantagem específica é fornecida por modalidades do ajuste de oscilação de voltagem em que o circuito de ajuste de oscilação de voltagem pode ser utilizado para regular um percurso de descarga de um 10 circuito para parar uma descarga de voltagem em um certo nível. Em modalidades específicas, o nível de descarga pode ser programável.

Ainda outra vantagem específica é fornecida em que o consumo de energia ativo de um dispositivo pode ser 15 reduzido utilizando o circuito de ajuste de oscilação de voltagem sem introduzir fontes adicionais de energia. Em uma modalidade ilustrativa específica, o circuito de ajuste de oscilação de voltagem pode reduzir energia consumida por um dispositivo tanto quanto em trinta e três por cento 20 (33%) .

Outros aspectos, vantagens e características da presente revelação tornar-se-ão evidentes após exame do pedido inteiro, incluindo as seguintes seções: Breve descrição dos desenhos, Descrição detalhada e reivindicações.

IV. Breve descrição dos desenhos

A figura 1 é um diagrama de blocos de uma modalidade ilustrativa específica de um sistema para controlar uma oscilação de voltagem;

A figura 2 é um diagrama de circuitos de uma

segunda modalidade ilustrativa específica de um sistema para controlar uma oscilação de voltagem;

A figura 3 é um diagrama de blocos de uma terceira modalidade ilustrativa específica de um sistema para controlar uma oscilação de voltagem;

A figura 4 é um diagrama de circuito de uma quarta modalidade ilustrativa específica de um sistema para controlar uma oscilação de voltagem;

As figuras 5A e 5B são representações gráficas de sinais de relógio e sinais de relógio ajustados tendo uma oscilação de voltagem reduzida implementada utilizando os sistemas das figuras 1-4;

A figura 6 é um diagrama de blocos de uma quinta

modalidade ilustrativa específica de um sistema para controlar uma oscilação de voltagem;

A figura 7 é um diagrama de blocos de uma sexta modalidade ilustrativa específica de um sistema para controlar uma oscilação de voltagem;

As figuras 8A e 8B são representações gráficas de sinais de relógio e sinais de relógio ajustados tendo uma oscilação de voltagem reduzida implementada utilizando os sistemas das figuras 6 e 7;

A figura 9 é um diagrama de fluxo de uma

modalidade ilustrativa específica de um método de controlar uma oscilação de voltagem; e

A figura 10 é um diagrama de blocos de um dispositivo de comunicação sem fio que inclui um dispositivo de circuito e um método de controlar uma oscilação de voltagem, como os dispositivos de circuito e métodos mostrados nas figuras 1-4, 6, 7 e 9.

V. Descrição detalhada

A figura 1 é um diagrama de blocos de uma modalidade ilustrativa específica de um sistema 100 para controlar uma oscilação de voltagem. O sistema 100 inclui um dispositivo de circuito digital 102 que inclui uma entrada 104, a qual pode ser responsiva a um sinal, como um sinal de relógio. 0 dispositivo de circuito digital 102 inclui um dispositivo de circuito lógico 106 que é acoplado à entrada 104 e a uma linha 108. O dispositivo de circuito digital 102 inclui um nó capacitivo 110 que é acoplado à 5 linha 108 e a um circuito de ajuste de nivel de voltagem 112. 0 circuito de ajuste de nível de voltagem 112 é acoplado à linha 108, ao nó capacitivo 110 e a uma conexão à terra elétrica 114.

Em uma modalidade ilustrativa específica, uma entrada de relógio pode ser recebida na entrada 104 e pode ser fornecida à linha 108 através do dispositivo de circuito lógico 106. 0 circuito de ajuste de nível de voltagem 112 é adaptado para regular um percurso de descarga a partir do nó capacitivo 110 através da linha 108 e a conexão à terra elétrica 114 para evitar que o nó capacitivo 110 descarregue para um nível de voltagem zero. Em uma modalidade ilustrativa específica, o termo "regular", como utilizado aqui, se refere ao controle, regulação ou de outro modo regulagem do fluxo de corrente através do percurso de descarga. Em uma modalidade ilustrativa específica, um método de regulagem pode reduzir uma taxa de descarga de um capacitor ou nó capacitivo. Em outra modalidade ilustrativa específica, o termo "regular" pode se referir a alterar um nível de voltagem baixo para evitar descarga do nó capacitivo 110 a um nível de voltagem de conexão à terra. Em outra modalidade ilustrativa específica, o termo "regular" pode se referir ao bloqueio de um nível de voltagem de um sinal em uma faixa de voltagem que é menor do que um nível de voltagem da fonte de voltagem e maior do que um nível de voltagem de conexão à terra (isto é, um nível de voltagem de não conexão à terra) . Por limitar a descarga do nó capacitivo 110 a um nível de voltagem de não conexão à terra (isto é, um nível de voltagem que é maior do que zero volts), o nó capacitivo 110 utiliza menos energia para recarregar em um nível de voltagem elevado lógico. Além disso, um nível de voltagem da linha 108 pode variar em uma faixa de voltagem reduzida. A linha 108 pode ser acoplada a outro circuito para fornecer um sinal de relógio tendo uma oscilação reduzida de voltagem ou outro sinal ao dispositivo de circuito. Em um circuito maior, a oscilação de voltagem reduzida pode resultar em um consumo de energia geral reduzido, que pode prolongar a vida de uma bateria, pode permitir realocação de recursos de energia para outros processos, ou qualquer combinação dos mesmos.

Em uma modalidade ilustrativa específica, a energia dissipada consumida por um chip ou net dado pode ser estimada utilizando a seguinte equação:

^(dissp) ^(TotaL) * Vdd · V(swtng)

(Equação 1)

A energia dissipada (Etdissp)) representa a energia dinâmica consumida pelo chip ou rede dada, uma capacitância total (C(totai)) representa uma capacitância que é carregada ou descarregada ao comutar entre lógica zero (0) e lógica um (I), Vdd representa uma voltagem de pino que fornece energia para o circuito, e V(swing) representa uma diferença entre valores de lógica um (elevado) e lógica zero (baixo). Em geral, a energia dissipada (Etdissp)) pelo chip ou rede dada é proporcional à oscilação de voltagem (Vswing)). Por conseguinte, por utilizar o circuito de ajuste de nível de voltagem 112 para regular a descarga do nó capacitivo 110 quando o sinal de relógio está em um nível baixo de lógica, a oscilação de voltagem do dispositivo de circuito digital 102 é reduzida. Desse modo, a energia dissipada pelo dispositivo de circuito digital 102 também é reduzida.

A figura 2 é um diagrama de circuito de uma segunda modalidade ilustrativa específica de um sistema 200 para controlar uma oscilação de voltagem. O sistema 200 inclui um elemento de circuito lógico, como uma porta NAND lógica 202, que tem uma primeira entrada 204 responsiva a uma fonte de sinais, como um relógio, para receber um sinal de entrada. A porta NAND lógica 202 também inclui uma segunda entrada que é acoplada a uma conexão à terra elétrica 206. A porta NAND 202 tem também uma saída 207. -0 sistema também inclui um transistor de canal-p 208 e um transistor de canal-n 210 disposto para formar um circuito inversor. 0 transistor de canal-p 208 inclui um primeiro terminal acoplado a um terminal de fornecimento de energia (Vdd) , um terminal de controle acoplado à saída 207, e um segundo terminal acoplado a um nó capacitivo 220. O transistor de canal-n210 inclui um primeiro terminal acoplado ao nó capacitivo 220, um terminal de controle acoplado à saída 207, e um segundo terminal acoplado a um nó 211. Um circuito de ajuste de nível de voltagem 212 é acoplado entre um nó 211 e a conexão à terra elétrica 206.

O circuito de ajuste de nível de voltagem 212 inclui um par de transistores de canal-n 216 e 218 dispostos em paralelo. 0 transistor de canal-n 216 inclui 25 um primeiro terminal acoplado ao nó 211, um terminal de controle acoplado a uma entrada de desvio de controle de modo de potência 214, e um segundo nó acoplado ao nó 211, um terminal de controle acoplado ao nó capacitivo 220, e um terceiro terminal acoplado à conexão à terra elétrica 206. 30 0 sistema 200 pode incluir um capacitor 222 que é acoplado entre o nó capacitivo 220 e a conexão à terra elétrica 206. Em uma modalidade alternativa, o capacitor 222 pode representar capacitâncias de linha de traços de fio e capacitâncias de comutação associadas a vários dispositivos de circuito, como o transistor 224. 0 transistor 224 pode incluir um primeiro terminal acoplado a um elemento de circuito 226, um terminal de controle acoplado ao nó 5 capacitivo 220, e um terceiro terminal acoplado à conexão à terra elétrica 206. Em uma modalidade ilustrativa específica, o elemento de circuito 226 pode ser um receptor que é adaptado para receber uma entrada de dados e fornecer uma saída.

Em uma modalidade ilustrativa específica, um

sinal de entrada de relógio é recebido na entrada 204. 0 sinal de entrada de relógio é invertido pela porta NAND 202 e fornecido como um sinal de relógio invertido na saída 207. Quando o sinal de entrada de relógio na entrada 204 15 está em um nível baixo lógico, o valor na saída 207 está em um nível elevado lógico. 0 transistor de canal-p 208 é desligado, e o transistor de canal-n 210 é ativado para abaixar um nível de voltagem no nó 220. Quando o sinal de entrada de relógio na entrada 204 está em um nível elevado 20 lógico, o valor na saída 207 está em um nível baixo lógico. O transistor de canal-n 210 é desligado e o transistor de canal-p 208 é ativado. Nesse caso, o transistor de canal-p 208 sobe um nível de voltagem no nó 220 para um nível elevado lógico.

Em uma modalidade ilustrativa específica, quando

o sinal de entrada de relógio na entrada 204 está em um nível elevado lógico, o nível de voltagem no nó 220 também está em um nível elevado lógico e o capacitor 222 é carregado. Quando o sinal de entrada de relógio na saída 30 204 faz transição para um nível baixo lógico, o nível de voltagem no nó 220 também faz transição. O capacitor 222 descarrega via um percurso de descarga 228, que inclui 'o transistor de canal-n 210, o circuito de ajuste de nível de voltagem 212 e a conexão à terra elétrica 206. Em uma modalidade ilustrativa específica, um sinal de controle de modo de potência pode ser aplicado à entrada de habilitar controle de modo de potência 214 para ativar o transistor 216, fornecendo um percurso de desvio para fluxo de corrente a partir do nó 211 para a conexão à terra elétrica 206. Quando o sinal de controle de modo de potência não é aplicado para ativar o transistor 216, o transistor 218 pode ser ativado e controlado com base em um nível de voltagem no nó 220. Quando o nível de voltagem no nó 220 comuta a partir do nível de voltagem elevado lógico para um nível de voltagem baixo lógico, o transistor de canal-n 210 liga (uma vez que um nível de voltagem no nó 207 está em um nível de voltagem elevada lógico) e o capacitor 222 descarrega através do percurso de descarga 228.

Em uma modalidade ilustrativa específica, a

voltagem de descarga a partir do capacitor 222 ativa

inicialmente o transistor 218 para acoplar o nó 211 à

conexão à terra elétrica 206. À medida que o capacitor 222

descarrega, o nível de voltagem do nó 220 diminui e fluxo

de corrente através do transistor 218 é reduzido porque um

nível de voltagem no terminal de controle do transistor 218 i

é reduzido, até que o nível de voltagem no terminal de controle do transistor 218 seja aproximadamente igual a uma voltagem limite do transistor 218. Nesse ponto, o transistor 218 desliga e o nível de voltagem no nó 220 é retido em um nível de voltagem que é maior do que um nível de voltagem da conexão à terra elétrica 206. Desse modo, o capacitor 222 é impedido de descarregar totalmente até um nível de voltagem de conexão à terra. Desse modo, a oscilação de voltagem do nó capacitivo 220 pode sér reduzida por aumentar um nível de voltagem de descarga ou baixo lógico. Em uma modalidade ilustrativa específica, um sinal de relógio é recebido na entrada 204 e é fornecido ao nó capacitivo 220. 0 circuito de ajuste de nível de voltagem 212 regula um percurso de descarga do nó capacitivo 220 para fornecer uma descarga capacitiva reduzida a partir do capacitor 222, fornecendo um segundo sinal de relógio (CLK 2) no nó 220. O segundo sinal de relógio (CLK 2) no nó 220 é uma versão reduzida do sinal de relógio na entrada 204. Em uma modalidade ilustrativa específica, o termo "sinal de relógio reduzido" se refere a um segundo sinal de relógio que tem uma oscilação de voltagem menor do que um sinal de relógio na entrada 204. 0 segundo sinal de relógio ou sinal de relógio reduzido (CLK 2) no nó 220 pode ser fornecido ao elemento de circuito 226. Por fornecer uma versão reduzida ou segundo sinal de relógio (CLK 2) ao elemento de circuito 226, o consumo de energia pelo elemento de circuito 22 6 pode ser reduzido.

Em uma modalidade ilustrativa específica, a oscilação do sinal de entrada de relógio pode variar de um primeiro nível de voltagem (Vdd) até um nível de voltagem de conexão à terra, por exemplo. Ao contrário, o sinal de relógio reduzido (CLK 2) pode variar do primeiro nível de voltagem (Vdd) para um segundo nível de voltagem que é maior do que o nível de voltagem de conexão à terra. Em uma modalidade específica, o segundo nível de voltagem pode ser aproximadamente um nível de voltagem limite (Vt) acima do nível de voltagem de conexão à terra, onde o nível de voltagem limite é determinado pelas características de dispositivo do transistor 218.

A figura 3 é um diagrama de blocos de uma terceira modalidade ilustrativa específica de um sistema 300 para controlar uma oscilação de voltagem. 0 sistema 300 inclui um dispositivo de circuito digital 302 que inclui uma entrada 304, a qual pode ser responsiva a um sinal, como um sinal de relógio. 0 dispositivo de circuito digital 302 inclui um dispositivo de circuito lógico 312 que é acoplado à entrada 304 e a uma linha 314. 0 dispositivo de circuito digital 302 inclui um nó capacitivo 316 que é acoplado à linha 314 e a um circuito de ajuste de nivel de voltagem 320. 0 circuito de ajuste de nível de voltagem 320 é acoplado à linha 314, ao nó capacitivo 316, e a uma conexão à terra elétrica 322. 0 dispositivo de circuito digital 302 também inclui um circuito para controle de nível de voltagem programável 318 e uma ou mais entradas de controle 306 para receber um ou mais sinais de entrada de controle. 0 circuito de controle de nível de voltagem programável 318 é acoplado ao circuito de ajuste de nível de voltagem 320.

Em uma modalidade ilustrativa específica, uma entrada de relógio pode ser recebida na entrada 302 e pode ser fornecida à linha 314 através do dispositivo de circuito lógico 312. 0 circuito de ajuste de nível de voltagem 320 é adaptado para regular um percurso de descarga a partir do nó capacitivo 316 através da linha 314 e a uma conexão à terra elétrica 322 para evitar que o nó capacitivo 316 descarregue para um nível de voltagem zero quando o sinal de relógio está em um nível de voltagem lógico. Em uma modalidade ilustrativa específica, um ou mais sinais de entrada de controle podem ser aplicados a uma ou mais entradas de controle 306 para controlar o circuito de controle de nível de voltagem programável 318 para ajustar um nível de voltagem do circuito de ajuste de nível de voltagem 320. 0 circuito para controle de ajuste de nível de voltagem programável 318 pode ser adaptado para regular (isto é, regular, limitar ou de outro modo controlar) o fluxo de corrente através do percurso de descarga a partir do nó capacitivo 316 para a conexão à terra elétrica 322. Em uma modalidade ilustrativa específica, um primeiro sinal de controle pode ser recebido através de uma ou mais entradas de controle 306 para controlar o circuito de controle de nível de voltagem programável 318 para aumentar um nível de voltagem de linha base do percurso de descarga capacitivo para um primeiro nível de voltagem por controlar o circuito de ajuste de nível de voltagem 320, de tal modo que o nó capacitivo 316 descarrega para o primeiro nível de voltagem em vez de para um nível de voltagem de conexão à terra. Em outra modalidade ilustrativa específica, um segundo sinal de controle pode ser recebido através de uma ou mais entradas de controle 306 para controlar o circuito de controle de nível de voltagem programável 318 para ajustar o circuito de ajuste de nível de voltagem 320 a fim de aumentar o nível de voltagem de linha base do percurso de descarga capacitiva para um segundo nível de voltagem, de tal modo que o nó capacitivo 316 descarrega para o segundo nível de voltagem em vez de para um nível de voltagem de conexão à terra. Em outra modalidade ilustrativa específica, o circuito de controle de nível de voltagem programável 318 pode agregar um ou mais sinais de controle recebidos através de uma ou mais entradas de controle 306. O circuito de controle de nível de voltagem programável 318 pode controlar o circuito de ajuste de nível de voltagem 320 para regular o percurso de descarga para permitir que o nó capacitivo 316 descarregue para um nível de voltagem desejado.

Em uma modalidade ilustrativa específica, por limitar a descarga do nó capacitivo 316 para um nível de voltagem de não conexão à terra (isto é, um nível de voltagem que é maior do que zero volt), o nó capacitivo 316 retém uma porção de sua carga e consequentemente utiliza menos energia para recarregar para um nível de voltagem elevado lógico. Em um circuito maior, a oscilação de voltagem reduzida pode resultar em um consumo de energia 5 geral reduzido, que pode prolongar a vida de uma bateria, pode permitir realocação de recursos de energia para outros processos, ou qualquer combinação dos mesmos.

A figura 4 é um diagrama de circuito de uma quarta modalidade ilustrativa específica do sistema 400 para controlar uma oscilação de voltagem. O sistema 400 inclui um elemento de circuito lógico, como porta NAND lógica 402, que inclui uma primeira entrada 404 para receber um sinal de entrada, como um sinal de relógio. iO elemento de circuito lógico 4 02 também inclui uma segunda entrada que é acoplada a uma conexão à terra elétrica 406. Uma vez que a segunda entrada é retida em um nível de voltagem baixo lógico (isto é, um nível de voltagem de conexão à terra), a saída da porta NAND lógica 402 em um nó 407 representa uma versão invertida do sinal de entrada na primeira entrada 402.

O sistema 400 também inclui um transistor de canal-p 408 e um transistor de canal-n 410 disposto para formar um circuito inversor. O transistor de canal-p 408 inclui um primeiro terminal acoplado a um suprimento de 25 voltagem (Vdd) , um terminal de controle acoplado ao nó 407, e um segundo terminal acoplado a um nó capacitivo 420. 0 transistor de canal-n 410 inclui um primeiro terminal acoplado ao nó capacitivo 420, um terminal de controle acoplado ao nó 4 07, e um segundo terminal acoplado a um nó 30 411. O sistema 400 inclui ainda um circuito de ajuste de nível de voltagem 412 que é acoplado entre o nó 411 e a conexão à terra elétrica 406. Em uma modalidade ilustrativa específica, o circuito de ajuste de nível de voltagem 412 pode ser uma modalidade do circuito de ajuste de nível de voltagem 320 ilustrado na figura 3. 0 circuito de ajuste de nível de voltagem 412 inclui um transistor 416 e um transistor 418 disposto em paralelo entre o nó 411 e a conexão à terra elétrica 406. O transistor 416 inclui um primeiro terminal acoplado ao nó 411, um terminal de controle acoplado a uma entrada de desvio de modo de potência 414, e um segundo terminal acoplado à conexão à terra elétrica 406. Quando um sinal de desvio de modo de potência é aplicado à entrada de desvio de modo de potência 414, o circuito de ajuste de nível de voltagem 412 provê um percurso de descarga a partir do nó 411 para a conexão -à terra elétrica 406. O transistor 418 inclui um primeiro terminal acoplado ao nó 411, um terminal de controle acoplado a um nó 450 que é responsivo a um circuito de controle de nível de voltagem programável 430, e um segundo terminal acoplado à conexão à terra elétrica 406. Em uma modalidade ilustrativa específica, o circuito de controle de nível de voltagem programável 4 30 pode ser uma modalidade do circuito de controle de nível de voltagem programável 318 ilustrada na figura 3.

0 circuito de controle de nível de voltagem programável 430 inclui múltiplos pares de transistor. O circuito de controle de nível de voltagem programável 430 inclui um transistor de canal-p 438 e transistores de canal-n 440, 442, 444, 446 e 448. O transistor de canal-p 438 e o transistor de canal-n 440 representam um par de transistores. Adicionalmente, os transistores de canal-n 440 e 442 e os transistores de canal-n 446 e 448 representam pares de transistores. 0 transistor de canal-p

4 38 inclui um primeiro terminal acoplado ao suprimento de energia (Vdd) , um terminal de controle acoplado ao nó 407 pela linha 432, e um segundo terminal acoplado ao nó 450. O transistor de canal-n 440 inclui um primeiro terminal acoplado ao nó 450, um terminal de controle acoplado ao nó 407 através da linha 432, e um segundo terminal acoplado ao nó capacitivo 420. O transistor de canal-n 442 inclui um terceiro terminal acoplado ao nó 450, um terminal de controle acoplado ao nó 407 através da linha 432 e um quinto terminal. 0 transistor de canal-n 444 inclui um sexto terminal acoplado ao quinto terminal, um terminal de controle acoplado a uma primeira entrada de habilitar controle 434 para receber um sinal de habilitar (0) controle, e um sétimo terminal acoplado ao nó capacitivo 420. 0 transistor de canal-n 446 inclui um oitavo terminal acoplado ao nó 450, um terminal de controle acoplado ao nó 407 através da linha 432, e um nono terminal. O transistor de canal-n 448 inclui um décimo terminal acoplado ao nono terminal, um terminal de controle acoplado a uma segunda entrada de habilitar controle 436 para receber um segundo sinal de habilitar (1) controle, e um décimo primeiro terminal acoplado ao nó capacitivo 420. Deve ser entendido que o circuito de controle de nivel de voltagem programável 430 pode incluir transistores adicionais, como os transistores 442, 444, 446 e 444 e entradas de controle adicionais, como as entradas de controle 434 e 436 para fornecer níveis de voltagem adicionais e controle adicionais.

0 sistema 400 inclui ainda um capacitor 422 acoplado entre o nó capacitivo 420 e a conexão à terra elétrica 406. Em uma modalidade ilustrativa específica, em vez de ser um componente de circuito discreto, o capacitor 422 pode representar capacitâncias de linha e capacitâncias de porta do dispositivo de circuito. O sistema 400 também inclui um transistor 424 que inclui um primeiro terminal acoplado a um elemento de circuito 426, um terminal de controle acoplado ao nó capacitivo 420, e um segundo terminal acoplado à conexão à terra elétrica 406. O elemento de circuito 426 pode ser um circuito adaptado para receber um sinal de relógio, como um receptor, um 5 transmissor, outro circuito ou qualquer combinação dos mesmos.

Em uma modalidade ilustrativa específica, o circuito de controle de nível de voltagem programável 430 pode receber um sinal de habilitar controle através da entrada de habilitar controle 434, que ativa o transistor 444 a acoplar o transistor 442 entre o nó 450 e o nó capacitivo 420. Se o nível de voltagem no nó 407 comuta de baixo para elevado, o nível de voltagem do nó capacitivo 420 comuta de elevado para baixo. O capacitor 422 descarrega através do percurso de descarga 428. O nível de voltagem no nó 407 quando atinge um nível de voltagem elevado lógico, liga os transistores 440, 42 e 446. O transistor 448 não é habilitado, de modo que o transistor 446 não passa corrente. O transistor 444 é ligado pelo sinal de habilitar controle na entrada de habilitar controle 434, e o transistor 442 passa corrente através do transistor 444 para o nó capacitivo 420. Os transistores 440, 442 e 444 cooperam para abaixar um nível de voltagem do nó 450, desse modo desligando o transistor 418 para evitar descarga completa do capacitor 422 através do percurso de descarga 428. Em uma modalidade ilustrativa específica, os transistores 440, 442, 444, 446 e 448 são acoplados ao nó capacitivo 420 para fornecer um Ioop de realimentação de corrente que opera para regular o fluxo de corrente através do transistor 418 para evitar descarga total do capacitor 420.

Em uma modalidade ilustrativa específica, o nó 450 é isolado da entrada 404. Quando o sinal de entrada aplicado à entrada 404 é um sinal de relógio, o nó 450 é mantido em um nível de voltagem, como o nível de voltagem da fonte de voltagem (Vdd) até que o nível do sinal de relógio (CLK 2) no nó 420 caia a um nível de voltagem que é pelo menos um limite de voltagem abaixo do nível de voltagem da fonte de voltagem (Vdd) . Quando esse nível de voltagem é atingido, o circuito de controle de nível de voltagem programável 430 habilita uma transição de abaixar acentuada no nó capacitivo 420.

As figuras 5A e 5B são representações gráficas de sinais de relógio e sinais de relógio ajustados tendo uma oscilação de voltagem reduzida implementada utilizando sistemas das figuras 1-4. A figura 5A é uma representação gráfica 500 que ilustra um sinal de relógio 502 (mostrado como uma linha tracejada) que tem uma oscilação de voltagem entre um nível de voltagem baixo lógico (Vss) e um nível de voltagem elevado lógico (Vdd) . A representação gráfica 500 também inclui um sinal de relógio de oscilação reduzida (isto é, um segundo relógio, CLK 2) 504. O sinal de relógio 502 pode ser um sinal que é recebido, por exemplo, em ufna das entradas 104, 204, 304 ou 404 ilustradas nas figuras 1-

4, respectivamente. 0 sinal de relógio de oscilação reduzido 504 representa um sinal correspondente na linha 108 na figura 1, no nó 220 na figura 2, na linha 314 na figura 3, ou no nó 420 na figura 4. 0 sinal de relógio de oscilação reduzido 504 tem uma porção baixa 506 que corresponde a uma porção baixa 508 do sinal de relógio 502, porém o nível de voltagem da porção baixa 506 e porção baixa 508 tem um diferencial de voltagem (AVss) , que representa uma diferença entre um nível de voltagem baixo lógico e um primeiro nível de voltagem, por exemplo.

A figura 5B é uma representação gráfica 520 que ilustra um sinal de relógio 502 (mostrado como uma linha tracejada) que tem uma oscilação de voltagem entre um nível de voltagem baixo lógico (Vss) e um nível de voltagem elevado lógico (Vdd) . 0 sinal de relógio 502 pode ser um sinal que é recebido, por exemplo, em uma das entradas 104,

204, 304 ou 404 ilustradas nas figuras 1-4, respectivamente. A representação gráfica 520 também inclui um primeiro sinal de relógio de oscilação reduzido 504, um segundo sinal de relógio reduzido 524, um terceiro sinal de relógio reduzido 526, e um quarto sinal de relógio reduzido 10 528. Os primeiro, segundo, terceiro e quarto sinais de relógio de oscilação reduzidos 504, 524, 526 e 528 podem representar vários níveis de voltagem (genericamente indicados em 522), que podem ser selecionados por aplicar sinais de controle a entradas de controle 434 e 436 do 15 circuito de controle de voltagem programável 430, ilustrado na figura 4, por exemplo. Os primeiro, segundo, terceiro e quarto sinais de relógio de oscilação reduzido 504, 524, 52 6 e 528 representam sinais correspondentes que aparecem na linha 108 na figura 1, no nó 220 na figura 2, na linha 20 314 na figura 3, ou no nó 420 na figura 4. Por exemplo, os primeiro, segundo, terceiro e quarto sinais de relógio reduzidos 504, 524, 526 e 528 podem ser gerados pelo controle dos circuitos de ajuste de nível de voltagem 320 e 412 ilustrados nas figuras 3 e 4, respectivamente, 25 utilizando o circuito de controle de nível de voltagem programável 318 ilustrado na figura 3 ou circuito de controle de nível de voltagem programável 430 na figura 4, respectivamente. Em uma modalidade ilustrativa específica, o terceiro sinal de relógio reduzido 526 ilustra um segundo 30 relógio (CLK 2) no nó 420 na figura 4, quando as duas entradas de habilitar controle são recebidas no circuito de controle de nível de voltagem programável 430 através das entradas de habilitar controle 434 e 436 ilustradas na ι

figura 4.

A figura 6 é um diagrama de blocos de uma quinta modalidade ilustrativa especifica de um sistema 600 para controlar uma oscilação de voltagem. 0 sistema 600 inclui 5 um elemento de circuito lógico, como porta NAND lógica 602, que inclui uma primeira entrada 604 para receber um sinal de entrada, como um sinal de relógio. O elemento de circuito lógico 602 também inclui uma segunda entrada que é acoplada a uma conexão à terra elétrica606. Uma vez que ,a 10 segunda entrada é mantida em um nível de voltagem baixo lógico (isto é, um nível de voltagem de conexão à terra), a saída da porta NAND lógica 602 em um nó 607 representa uma versão invertida do sinal de entrada na primeira entrada 604 .

0 sistema 600 inclui um transistor de canal-p 608

e um transistor de canal-n 610 disposto para formar um circuito inversor. O transistor de canal-p 608 inclui um primeiro terminal acoplado a um nó 611, um terminal de controle acoplado ao nó 607, e um segundo terminal acoplado 20 a um nó capacitivo 620. O transistor de canal-n 610 inclui um primeiro terminal acoplado ao nó capacitivo 620, um terminal de controle acoplado ao nó 607, e um segundo terminal acoplado à conexão à terra elétrica 606. 0 sistema 600 também inclui um circuito de ajuste de nível de 25 voltagem 612 que tem um transistor 616 e um transistor 618 disposto em paralelo entre uma fonte de voltagem (Vdd) e o nó 611. O transistor 616 inclui um primeiro terminal acoplado à fonte de voltagem (Vdd) e um segundo terminal acoplado ao nó 611. Quando um sinal de habilitar desvio de 30 modo de potência é recebido na entrada de habilitar desvio de modo de potência 614, o transistor 616 acopla o nó 611 à fonte de voltagem (Vdd) . 0 transistor 618 inclui um primeiro terminal acoplado à fonte de voltagem (Vdd) , um terminal de controle acoplado a um nó 636, e um segundo terminal acoplado ao nó 611.

0 sistema 600 também inclui um transistor 634 tendo um primeiro terminal acoplado ao nó 636, um terminal de controle acoplado ao nó 607, e um segundo terminal acoplado ao nó capacitivo 620. 0 sistema 600 inclui ainda um transistor 632 que inclui um primeiro terminal acoplado ao nó 636, um terminal de controle acoplado ao nó 607, e um segundo terminal acoplado à conexão à terra elétrica 606. Adicionalmente, o sistema 600 inclui um capacitor 622 acoplado entre o nó capacitivo 620 e a conexão à terra elétrica 606. 0 sistema 600 também inclui um transistor 624 que inclui um primeiro terminal acoplado a um elemento de circuito 626, um terminal de controle acoplado ao nó capacitivo, e um segundo terminal acoplado ã conexão à terra elétrica 606. O elemento de circuito 626 pode incluir uma entrada de dados 628 e uma saida 630. Em uma modalidade ilustrativa especifica, o elemento de circuito 626 pode ser um receptor, um transmissor, um processador, outro elemento de circuito ou qualquer combinação dos mesmos.

Em uma modalidade ilustrativa específica, quando um sinal de relógio na entrada 604 faz transição de um nível de voltagem baixo lógico para um elevado lógico, o nível de voltagem no nó 607 faz transição de um nível de voltagem elevado lógico para um baixo lógico, ativando os transistores 608 e 634 e desligando o transistor 632. O nó capacitivo 620 pode ser eletricamente acoplado ao suprimento de voltagem (Vdd) através de um percurso de carga ilustrado por uma linha 638. Um nível de voltagem do nó capacitivo 620 carrega em um primeiro nível de voltagem que é menor do que o nível da fonte de voltagem (Vdd) , porque o transistor 632 passa menos corrente em resposta à voltagem em elevação no nó capacitivo 620. Desse modo, uma voltagem no nó 636 aumenta, limitando ou regulando fluxo de corrente através do transistor 618 para o nó capacitivo 620. Quando o sinal de relógio na entrada 604 comuta de elevado para baixo, o nivel de voltagem no nó 607 faz transição de baixo para elevado, desligando os transistores 608 e 634 e ativando o transistor 632 para abaixar um nível de voltagem no nó 636. Uma vez que o transistor 608 é desligado, a corrente não flui para o nó capacitivo 620.

Em uma modalidade ilustrativa específica, o circuito de ajuste de nível de voltagem 612 pode ser utilizado para reduzir uma porção elevada lógica do sinal no nó capacitivo 620 a um primeiro nível de voltagem que é menor do que o nível de voltagem da fonte de voltagem (Vdd) . Desse modo, para um sinal de relógio na entrada 604, o segundo sinal de relógio (CLK 2) no nó capacitivo 620 pode oscilar entre um nível de voltagem baixo lógico (isto é, um nível de voltagem de conexão à terra) e o primeiro nível de voltagem. O sinal de relógio de oscilação de voltagem reduzido (isto é, CLK 2) pode ser fornecido como um sinal de relógio para outros dispositivos de circuito, como o elemento de circuito 626. Por reduzir a oscilação do sinal de relógio, o consumo geral de energia do circuito pode ser reduzido.

A figura 7 é um diagrama de blocos de uma sexta modalidade ilustrativa específica de um sistema 700 para controlar uma oscilação de voltagem. O sistema 700 inclui um elemento de circuito, como uma porta NAND lógica 702 que inclui uma primeira entrada 704 para receber um sinal, como um sinal de relógio. A porta NAND lógica 7 02 também inclui uma segunda entrada acoplada a uma conexão à terra elétrica 7 06. Uma vez que a segunda entrada para a porta NAND lógica 702 é mantido em um nível baixo de voltagem, a saída da porta NAND lógica 702 em um nó capacitivo 707 representa uma versão invertida do sinal de entrada na primeira entrada 704.

0 sistema 700 inclui um transistor de canal-p 78 e um transistor de canal-n 710 dispostos para formar um circuito inversor. O transistor de canal-p 708 inclui um primeiro terminal acoplado a um nó 713, um terminal de controle acoplado ao nó capacitivo 7 07, e um segundo terminal acoplado a um nó capacitivo 712. O transistor de canal-n 710 inclui um primeiro terminal acoplado ao nó capacitivo 712, um terminal de controle acoplado ao nó capacitivo 707, e um segundo terminal acoplado a um nó 711. O sistema 70 inclui um circuito de ajuste de nível de voltagem elevado lógico 722 acoplado entre o nó 713 e uma fonte de voltagem (Vdd) e inclui um circuito de ajuste de nível de voltagem baixo lógico 734 acoplado entre o nó 711 e uma conexão à terra elétrica 706. O sistema 700 inclui um capacitor 714 acoplado entre o nó capacitivo 712 e >a conexão à terra elétrica 706. O sistema 700 também inclui um transistor 716 que tem um primeiro terminal acoplado a um elemento de circuito 718, um terminal de controle acoplado ao nó capacitivo 712, e um segundo terminal acoplado à conexão à terra elétrica 706. Em uma modalidade ilustrativa específica, o elemento de circuito 718 pode ser um circuito receptor, um circuito transmissor, outro elemento de circuito que recebe um sinal de oscilação de voltagem reduzido através do nó capacitivo 712, ou qualquer combinação dos mesmos. 0 elemento de circuito 718 pode incluir uma entrada de dados 719 e uma saída 720.

0 circuito de ajuste de nível de voltagem elevado lógico 722 inclui um primeiro transistor 726 e um segundo transistor 728 acoplado em paralelo entre a fonte de voltagem (Vdd) e o nó 713. O primeiro transistor 726 inclui um primeiro terminal acoplado à fonte de voltagem (Vdd) , um terminal de controle acoplado a um terminal de desvio de controle de modo de potência elevado lógico 724 para receber um sinal de desvio de controle de modo de potência elevado lógico, que habilita o sistema 700 a desviar o 5 circuito de ajuste de nível de voltagem elevado lógico 722. O transistor 728 inclui um primeiro terminal acoplado ao fornecimento de voltagem (Vdd) , um terminal de controle acoplado a um circuito de controle de nível elevado lógico 730, e um terceiro terminal acoplado ao nó 713. O circuito 10 de controle de nível elevado lógico 730 pode ser acoplado ao nó capacitivo 712 e pode incluir uma ou mais entradas de controle 732 para receber um ou mais sinais de entrada de controle para ajustar um nível de voltagem elevado lógico para o sistema 7 00. Em uma modalidade ilustrativa 15 específica, o circuito de controle de nível elevado lógico 730 é adaptado para reduzir o nível de voltagem elevado lógico a um primeiro nível de voltagem elevado lógico com base nos sinais de entrada de controle elevado lógico.

O circuito de ajuste de nível de voltagem baixo lógico 734 inclui um primeiro transistor 738 e um segundo transistor 740 dispostos em paralelo entre o nó 711 e a conexão à terra elétrica 706. 0 primeiro transistor 738 inclui um primeiro terminal acoplado ao nó 711, um terminal de controle acoplado a uma entrada de desvio 736 para receber um sinal de desvio de controle de modo de potência baixo lógico, e um segundo terminal acoplado à conexão à terra elétrica. 0 segundo transistor 740 inclui um primeiro terminal acoplado ao nó 711, um terminal de controle acoplado a um circuito de controle de nível baixo lógico 7 42, e um segundo terminal acoplado à conexão à terra elétrica 706. Quando um sinal de desvio de controle de modo de potência baixo lógico é aplicado à entrada de desvio 736, o circuito de ajuste de nível de voltagem baixo lógico 734 é desviado para eletricamente acoplar o nó 711 à conexão à terra elétrica 706. 0 circuito de controle de nível baixo lógico 742 é acoplado ao nó capacitivo 712 e inclui uma ou mais entradas de controle 744 para receber um ou mais sinais de controle baixo lógico, que controlam o circuito de controle de nível baixo lógico 742 para ajustar um nível de voltagem baixo lógico do circuito de ajuste de nível de voltagem baixo lógico 734.

Em uma modalidade ilustrativa específica, o circuito de ajuste de nível de voltagem elevado lógico 722 e o circuito de ajuste de nível de voltagem baixo lógico 7 34 cooperam para bloquear uma oscilação de voltagem de um sinal no nó 712 entre um nível de voltagem elevado que é menor do que o fornecimento de voltagem (Vdd) e um nível de voltagem baixo que é maior do que uma voltagem de conexão à terra (isto é, conexão à terra elétrica 706). Adicionalmente, o circuito de controle de nível elevado lógico 730 e o circuito de controle de nível baixo lógico 742 podem ser implementados utilizando transistores. 0 circuito de controle de nível elevado lógico 730 e o circuito de controle de nível baixo lógico 742 podem ser controlados por um ou mais sinais de entrada de controle através das entradas de controle elevado lógico 732 e entradas de controle baixo lógico 744 para reduzir o nível de voltagem elevado e aumentar o nível de voltagem baixo para sintonizar a oscilação de voltagem no nó 712.

As figuras 8A e 8B são representações gráficas de sinais de relógio e sinais de relógio ajustados com uma oscilação de voltagem reduzida implementada utilizando sistemas das figuras 6 e 7. A figura 8A é uma representação gráfica 800 que ilustra um sinal de relógio 802 tendo uma oscilação de voltagem de um nível de voltagem baixo (Vss) para um nível de voltagem elevado (Vdd) . Nesse caso, um circuito de ajuste de nivel de voltagem elevado lógico, como o circuito de ajuste de nível de voltagem 612 ilustrado na figura 6, pode reduzir uma porção elevada lógica do sinal de relógio 802 a um sinal de relógio 5 reduzido 804 (isto é, um segundo sinal de relógio, CLK 2) . A diferença entre a porção elevada lógica do sinal de relógio 802 e o sinal de relógio reduzido 804 é uma voltagem diferencial (AVdd) . Por utilizar o sinal de relógio reduzido 804 para fornecer um sinal de relógio a 10 vários componentes de circuito, o consumo geral de energia de um dispositivo de circuito.

A figura 8B é uma representação gráfica 820 que ilustra um sinal de relógio 802 tendo uma oscilação de voltagem a partir de um nível de voltagem baixo (VSs) para 15 um nível de voltagem elevado (Vdd) . Nesse caso, um circuito de ajuste de nível de voltagem elevado lógico e um circuito de ajuste de nível de voltagem baixo lógico, como os circuitos de ajuste de nível de voltagem 722 e 734 ilustrados na figura 7, podem cooperar para produzir um 20 segundo sinal de relógio com uma oscilação de voltagem reduzida, como o sinal de relógio reduzido 824. Nesse caso, o sinal de relógio reduzido 824 varia do sinal de relógio de entrada 802 em ambas as porções baixa lógica e elevada lógica do sinal. A voltagem elevada lógica diferencial 25 (Vdd) e a voltagem baixa lógica diferencial (Vss) representam reduções na oscilação de voltagem de relógio, que pode resultar em consumo reduzido de energia para o circuito.

A figura 9 é um diagrama de fluxo de uma modalidade ilustrativa específica de um método de controlar uma oscilação de voltagem. Em 902, um sinal de relógio é recebido em uma entrada para um dispositivo de circuito digital que inclui um nó capacitivo. Avançando para 904, um circuito de ajuste de nível de voltagem é seletivamente ativado para aumentar uma porção baixa lógica do sinal de relógio aplicada ao nó capacitivo a um nível de voltagem que é maior do que um nível de voltagem de conexão à terra.

Movendo para 906, um primeiro sinal de controle é recebido em um circuito de controle de nível de voltagem acoplado ao circuito de ajuste de nível de voltagem. Prosseguindo para 908, o nível de voltagem da porção baixa lógica do sinal de relógio é aumentado para um segundo nível de voltagem que é 10 maior do que o nível de voltagem. O método termina em 910.

Em geral, o circuito de ajuste de nível de voltagem pode ser ajustável. Em uma modalidade ilustrativa específica, o circuito de ajuste de nível de voltagem pode ser acoplado a um circuito de controle de nível de voltagem 15 programável, que pode receber um ou mais sinais de controle para regular fluxo de corrente através do circuito de ajuste de nível de voltagem. Por regular o fluxo de corrente, o circuito de ajuste de nível de voltagem evita que um nó capacitivo descarregue para uma voltagem de 20 conexão à terra, evita que o nó capacitivo carregue a um nível de voltagem de uma fonte de voltagem (Vdd) ou ambos. Desse modo, uma oscilação de voltagem do sinal no nó capacitivo é bloqueada para reduzir a oscilação de voltagem e desse modo reduzir consumo de energia. Adicionalmente, 25 uma vez que o capacitor não necessita recarregar ao nível da fonte de voltagem (Vdd) nem descarregar ao nível de voltagem de conexão à terra (Vss) , o capacitor pode comutar mais rápido.

Em geral, embora o nó capacitivo ilustrado nas figuras 1-4, 6 e 7 foi mostrado em combinação com um componente de circuito capacitor distinto, deve ser entendido que o capacitor pode representar capacitâncias de porta e linha associadas a outros componentes de circuito. A figura 10 é um diagrama de blocos de um dispositivo de comunicação sem fio 1000 que inclui um dispositivo de circuito para controlar uma oscilação de voltagem 1011, que pode ser um dos dispositivos de circuito 5 ilustrados nas figuras 1-4, 6 e 7 ou que pode implementar o método ilustrado e descrito com relação à figura 9. 0 dispositivo de comunicação portátil 1000 inclui um sistema on-chip 1022 que inclui um processador, como um processador de sinais digitais 1010. 0 processador de sinais digitais 10 1010 inclui pelo menos um dispositivo tendo um circuito de ajuste de oscilação de voltagem 1011, como descrito com relação às figuras 1-4, 6, 7 e 9. Em uma modalidade ilustrativa específica, o circuito de ajuste de oscilação de voltagem 1011 pode gerar um sinal de oscilação de 15 voltagem reduzido a ser utilizado em processados de alta velocidade, como o processador de sinais digitais 1010, e sistemas em dispositivos de chip, como o sistema on-chip 1022. O sinal de oscilação de voltagem reduzido pode reduzir o consumo de energia ativo através de oscilação de 20 voltagem reduzida em barramentos de sinal e barramentos de relógio. Em uma modalidade ilustrativa específica, o circuito de ajuste de oscilação de voltagem 1011 pode fornecer o sinal de oscilação de voltagem reduzida sem causar impacto na velocidade de processamento, sem 25 introduzir fontes de energia separada, e com pouco impacto na área de circuito. Em uma modalidade ilustrativa específica, o circuito de ajuste de oscilação de voltagem 1011 pode ser programável para ajustar seletivamente a faixa da oscilação de voltagem.

A figura 10 também mostra um controlador de

display 1026 que é acoplado ao processador de sinais digitais 1010 e a um display 1028. Além disso, um dispositivo de entrada 1030 é acoplado ao processador de sinais digitais 1010. Adicionalmente, uma memória 1032 é acoplada ao processador de sinais digitais 1010. Um codificador/decodificador (CODEC) 1034 pode ser acoplado também ao processador de sinais digitais 1010. Um alto5 falante 1036 e um microfone 1038 podem ser acoplados ao CODEC 1034.

A figura 10 também indica que um controlador sem fio 1040 pode ser acoplado ao processador de sinais digitais 1010 e a uma antena sem fio 1042. Em uma 10 modalidade específica, uma fonte de energia 1044 é acoplada ao sistema on-chip 1022. Além disso, em uma modalidade específica, como ilustrado na figura 10, o display 1028, o dispositivo de entrada 1030, o alto-falante 1036, o microfone 1038, a antena sem fio 1042, e a fonte de energia 15 1044 são externos ao sistema on-chip 1022. Entretanto, cada um é acoplado a um componente do sistema on-chip 1022.

Em uma modalidade ilustrativa específica, o circuito de ajuste de oscilação de voltagem 1011 pode ser utilizado para aumentar o desempenho geral do dispositivo 20 de comunicação portátil 1000. Em particular, um circuito de ajuste de oscilação de voltagem 1022 pode reduzir o consumo geral de energia de relógio do dispositivo 1000, desse modo prolongando a vida da bateria, melhorando as eficiências de energia em geral e aumentando o desempenho do dispositivo 25 1000.

Deve ser entendido que embora o circuito de ajuste de oscilação de voltagem 1011 seja mostrado somente no processador de sinais digitais 1010, um circuito de ajuste de oscilação de voltagem 1011 pode ser fornecido em 30 outros componentes, incluindo o controlador de display 1026, o controlador sem fio 1040, o CODEC 1034 ou qualquer outro componente que recebe ou utiliza um sinal de relógio, como um circuito de trava lógico, um circuito flip-flop lógico, outros conjuntos de circuitos de relógio ou qualquer combinação dos mesmos.

Em geral, as modalidades do circuito de ajuste de oscilação de voltagem 1011 fornecem vantagens significativas em relação a técnicas de redução de oscilação de voltagem da técnica anterior. Em uma modalidade ilustrativa específica, o circuito de ajuste de oscilação de voltagem 1011 pode fornecer tanto quanto 33 por cento de economia de energia em uma rede de um dispositivo circuito sem causar impacto adversamente em temporização. Em vez disso, como a oscilação de voltagem é reduzida, a temporização do circuito pode ser aumentada, isto é, acelerada. Adicionalmente, a oscilação de voltagem pode ser reduzida sem introduzir polarizações adicionais ou fontes de energia extra. As modalidades reveladas aqui incluem lógica de desvio para permitir que o dispositivo desvie a economia de energia em ocorrências específicas. Além disso, as implementações ilustradas e descritas aqui podem ser escalonadas para voltagens mais elevadas e podem ser misturadas e casadas com base em robustez, temporização e compensações de energia para reduzir um nível de voltagem elevado lógico, aumentar um nível de voltagem baixo lógico ou ambos. Outra vantagem fornecida por modalidades do circuito de ajuste de oscilação de voltagem 1011 é que o circuito reduz a oscilação de voltagem sem comprometer a integridade do sinal.

Aqueles versados reconheceriam adicionalmente que os vários blocos lógicos, configurações, módulos, circuitos e etapas de algoritmo, ilustrativos, descritos com relação às modalidades reveladas aqui podem ser implementados como hardware eletrônico, software de computador ou combinações de ambos. Para ilustrar claramente essa capacidade de intercâmbio de hardware e software, vários componentes, blocos, configurações, módulos, circuitos e etapas, ilustrativos, foram descritos acima genericamente em termos de sua funcionalidade. 0 fato de se essa funcionalidade é implementada como hardware ou software depende de limitações específicas de aplicação e desenho impostas sobre o sistema em geral. Técnicos especializados podem implementar a funcionalidade descrita em modos variáveis para cada aplicação específica, porém tais decisões de implementação não devem ser interpretadas como causando afastamento do escopo da presente revelação.

As etapas de um método ou algoritmo descrito com relação às modalidades reveladas aqui podem ser incorporadas diretamente em hardware, em um módulo de software executado por um processador, ou em uma combinação dos dois. Um módulo de software pode residir em memória RAM, memória flash, memória ROM, memória PROM, memória EPROM, memória EEPROM, registros, disco rígido, um disco removível, um CD-Rom, ou qualquer outra forma de meio de armazenagem conhecida na técnica. Um meio de armazenagem exemplar é acoplado ao processador de tal modo que o processador possa Ier informações a partir de, e gravar informações para o meio de armazenagem. Na alternativa, o meio de armazenagem pode ser integrado ao processador. 0 processador e o meio de armazenagem podem residir em um ASIC. 0 ASIC pode residir em um dispositivo de computação ou um terminal de usuário. Na alternativa, o processador e o meio de armazenagem podem residir como componentes distintos em um dispositivo de computação ou terminal de usuário.

A descrição anterior das modalidades reveladas é fornecida para habilitar qualquer pessoa versada na técnica a fazer ou utilizar as modalidades reveladas. Várias modificações nessas modalidades serão prontamente evidentes para aqueles versados na técnica, e os princípios genéricos definidos aqui podem ser aplicados a outras modalidades, sem se afastar do espírito ou escopo da revelação. Desse modo, a presente revelação não pretende ser limitada às modalidades mostradas aqui porém deve ser acordado o escopo mais amplo possível compatível com os princípios e características novas como definido pelas reivindicações que se seguem.

Claims (30)

1.Um método de controlar uma oscilação de voltagem, o método compreendendo: receber um sinal de relógio (clock) em uma entrada de um dispositivo de circuito digital incluindo um nó capacitivo; e ativar seletivamente um elemento de ajuste de nível de voltagem para reprimir um percurso de descarga elétrico a partir do nó capacitivo para uma conexão à terra elétrica a fim de evitar descarga total do nó capacitivo.

2.O método, de acordo com a reivindicação 1, em que o elemento de ajuste de nível de voltagem aumenta um nível de voltagem baixo lógico no nó capacitivo para um primeiro nível de voltagem que é maior do que um nível de voltagem de terra de tal modo que o nó capacitivo descarrega no primeiro nível de voltagem em vez de no nível de voltagem de terra.

3. O método, de acordo com a reivindicação 2, compreendendo adicionalmente ajustar o nível de voltagem baixo lógico com base em um sinal recebido.

4.O método, de acordo com a reivindicação 2, compreendendo adicionalmente aplicar um sinal de controle a um circuito de controle de nível de voltagem acoplado ao elemento de ajuste de nível de voltagem para ajustar de forma incrementai o nível de voltagem.

5.O método, de acordo com a reivindicação 2, compreendendo adicionalmente: receber um primeiro sinal de controle em um circuito de controle de nível de voltagem acoplado ao elemento de ajuste de nível de voltagem; e aumentar o nível de voltagem para um segundo nível de voltagem que é maior do que o nível de voltagem em resposta ao primeiro sinal de controle.

6. O método, de acordo com a reivindicação 5, compreendendo adicionalmente: receber pelo menos um segundo sinal de controle no circuito de controle de nível de voltagem; e aumentar o nível de voltagem em um terceiro nível de voltagem que é maior do que o segundo nível de voltagem.

7. 0 método, de acordo com a reivindicação 2, em que o dispositivo de circuito digital inclui um primeiro fornecimento de voltagem e uma terra elétrica e em que o elemento de ajuste de nível de voltagem aumenta o nível de voltagem sem fornecer um segundo fornecimento de voltagem.

8. 0 método, de acordo com a reivindicação 1, em que o nó capacitivo compreende um terminal de um capacitor responsivo a um circuito lógico acoplado à entrada.

9. O método, de acordo com a reivindicação 1, compreendendo adicionalmente: afirmar seletivamente um sinal de habilitar controle de modo de potência para uma entrada de controle do circuito de ajuste de nível de voltagem para ativar o circuito de ajuste de nível de voltagem em um primeiro modo de operação; e negar seletivamente o sinal de habilitar controle de modo de potência para desviar (bypass) o circuito de ajuste de nível de voltagem em um segundo modo de operação.

10. O método, de acordo com a reivindicação 1, compreendendo adicionalmente diminuir uma porção de lógica alta do sinal no nó capacitivo para um nível de voltagem elevado que é menor do que um nível de voltagem de uma porção elevada do sinal de relógio.

11. Um dispositivo de circuito compreendendo: uma entrada para receber um valor lógico digital; um dispositivo lógico responsivo à entrada; um nó capacitivo acoplado ao dispositivo lógico; um elemento de ajuste de nivel de voltagem acoplado ao nó capacitivo para aumentar um nível de voltagem de lógica baixo a um nível de voltagem acima de um nível de lógica baixo da entrada para reduzir uma oscilação de voltagem associada ao nó capacitivo.

12. 0 dispositivo de circuito, de acordo com a reivindicação 11, em que o valor lógico digital compreende um sinal de relógio e em que o nó capacitivo não é totalmente descarregado durante uma porção de lógica baixa do sinal de relógio.

13. O dispositivo de circuito, de acordo com a reivindicação 11, compreendendo adicionalmente um circuito de controle de nível de voltagem programável incluindo uma ou mais entradas para receber uma ou mais entradas de controle, o circuito de controle de nível de voltagem programável para controlar o elemento de ajuste de nível de voltagem a fim de aumentar de forma incrementai, o nível de voltagem em resposta ao recebimento de uma ou mais entradas de controle.

14. 0 dispositivo de circuito, de acordo com a reivindicação 11, em que o elemento de ajuste de nível de voltagem compreende um primeiro transistor e um segundo transistor acoplados em paralelo entre o nó capacitivo e uma terra elétrica, o primeiro transistor incluindo um primeiro terminal de controle responsivo a uma entrada de habilitar controle de modo de potência para seletivamente ativar o elemento de ajuste de nível de voltagem.

15. 0 dispositivo de circuito, de acordo com a reivindicação 14, em que o segundo transistor compreende um segundo terminal de controle acoplado ao nó capacitivo para regular um percurso de descarga através do segundo transistor com base em um nível de voltagem no nó capacitivo.

16. 0 dispositivo de circuito, de acordo com a reivindicação 14, em que o segundo transistor compreende um segundo terminal de controle acoplado a um circuito de controle de nivel de voltagem programável.

17. 0 dispositivo de circuito, de acordo com a reivindicação 16, em que o circuito de controle de nível de voltagem programável compreende: um transistor de canal-p incluindo um primeiro terminal acoplado a uma fonte de voltagem, um segundo terminal acoplado à entrada, e um terceiro terminal acoplado ao segundo terminal de controle; um transistor de canal-n incluindo um quarto terminal acoplado ao terceiro terminal; um quinto terminal acoplado à entrada; e um sexto terminal acoplado ao nó capacitivo.

18. 0 dispositivo de circuito, de acordo com a reivindicação 17, em que o circuito de controle de nível de voltagem programável compreende adicionalmente um ou mais pares de transistores de canal-n, cada par de transistores de canal-n compreendendo: um primeiro transistor de canal-n incluindo um sétimo terminal acoplado ao segundo terminal de controle, um oitavo terminal acoplado à entrada, e um nono terminal; e um segundo transistor de canal-n incluindo um décimo terminal acoplado ao nono terminal, um décimo primeiro terminal acoplado a uma entrada de controle; e um décimo segundo terminal acoplado ao nó capacitivo.

19. Um dispositivo de circuito compreendendo: uma entrada para um elemento de circuito; um nó capacitivo acoplado ao elemento de circuito e responsivo à entrada; e um elemento de ajuste de nivel de voltagem acoplado ao nó capacitivo e adaptado para fornecer um percurso de descarga elétrica a uma terra elétrica para o nó capacitivo, o elemento de ajuste de nível de voltagem para reprimir o percurso de descarga elétrico para evitar descarga total do nó capacitivo quando um sinal na entrada está em um nível de voltagem de lógica baixa.

20. O dispositivo de circuito, de acordo com a reivindicação 19, em que o elemento de circuito compreende uma porta lógica.

21. O dispositivo de circuito, de acordo com a reivindicação 19, em que a entrada é um sinal digital que é responsivo a um sinal de relógio.

22. 0 dispositivo de circuito, de acordo com a reivindicação 19, compreendendo adicionalmente um circuito de controle de nível de voltagem incluindo pelo menos uma entrada de controle para receber pelo menos um sinal de entrada de habilitar controle, o circuito de controle de nível de voltagem acoplado ao elemento de ajuste de nível de voltagem para aumentar de forma incrementai, um nível de voltagem de descarga para o nó capacitivo em relação a um nível de voltagem de terra com base pelo menos em uma entrada de controle.

23. O dispositivo de circuito, de acordo com a reivindicação 22, em que o circuito de controle de nível de voltagem inclui uma ou mais segundas entradas de controle para ajustar adicionalmente o nível de voltagem.

24. O dispositivo de circuito, de acordo com a reivindicação 19, compreendendo adicionalmente uma entrada de habilitar modo de potência acoplada ao elemento de ajuste de nível de voltagem para seletivamente ativar o elemento de ajuste de nível de voltagem.

25. Um dispositivo de circuito compreendendo: mecanismos para receber um sinal de relógio em uma entrada de um dispositivo de circuito digital incluindo um nó capacitivo; e mecanismos para seletivamente ativar um elemento de ajuste de nível de voltagem para reprimir um percurso de descarga elétrica a partir do nó capacitivo para uma terra elétrica para evitar descarga completa do nó capacitivo.

26.O dispositivo de circuito, de acordo com a reivindicação 25, em que o nível de voltagem reduz uma oscilação de voltagem de um sinal no nó capacitivo, de tal modo que o nó capacitivo descarrega para um nível de voltagem de não-terra em vez de para um nível de voltagem de terra.

27.O dispositivo de circuito, de acordo com a reivindicação 26, compreendendo adicionalmente: mecanismos para receber um primeiro sinal de controle em um circuito de controle de nível de voltagem acoplado ao elemento de ajuste de nível de voltagem; e mecanismos para aumentar o nível de voltagem de não-terra para um segundo nível de voltagem que é maior do que o nível de voltagem de não-terra.

28.O dispositivo de circuito, de acordo com a reivindicação 25, compreendendo adicionalmente: mecanismos para afirmar um sinal de habilitar controle de modo de potência para uma entrada de controle do elemento de ajuste de nível de voltagem para ativar o circuito de ajuste de nível de voltagem em um primeiro modo de operação; e mecanismos para negar o sinal de habilitar controle de modo de potência para desviar o circuito de ajuste de nível de voltagem em um segundo modo de operação.

29.O dispositivo de circuito, de acordo com a reivindicação 25, compreendendo adicionalmente mecanismos para ajustar o nível de voltagem de uma porção de lógica baixa do sinal com base em uma instrução recebida.

30. O dispositivo de circuito, de acordo com a reivindicação 25, compreendendo adicionalmente mecanismos para aplicar um sinal de controle a um circuito de controle de nível de voltagem acoplado ao elemento de ajuste de nível de voltagem para ajustar de forma incrementai o nível de voltagem de não-terra.