BRPI0710957B1

BRPI0710957B1 - conversor de matriz e método de controle para o conversor de matriz

Info

Publication number: BRPI0710957B1
Application number: BRPI0710957A
Authority: BR
Inventors: Sakakibara Kenichi
Original assignee: Daikin Ind Ltd
Priority date: 2006-04-28
Filing date: 2007-04-20
Publication date: 2018-09-18
Also published as: US7881087B2; EP2017947A4; WO2007125828A1; EP2017947B1; CN101432956B; US20090257261A1; AU2007244502B2; AU2007244502A1; EP2017947A1; BRPI0710957A2; JP2007300719A; JP4029904B2; KR101024822B1; CN101432956A; KR20090004955A

Abstract

conversor de matriz e método de controle para o conversor de matriz. a presente invenção refere-se a um sinal de comando de voltagem de saída para emitir uma voltagem de saída ca trifásica especificada que é gerado por uma seção de geração de sinal de comando de controle de voltagem de linha 11 e um sinal que representa uma razão de fluxo de corrente é gerado por uma seção de geração de razão de fluxo de corrente 12 com base em um sinal de comando de corrente de entrada especificado. o sinal de comando de voltagem de saída é corrigido por uma seção de computação de sinal de comando 13 com base no sinal de comando de voltagem de saída gerado pela seção de geração de sinal de comando de controle de voltagem de linha 11 e o sinal que representa a razão de fluxo de corrente gerada pela seção de geração de razão de fluxo de corrente 12. um sinal de conversão de pwm é gerado por uma seção de geração de sinal de conversão de pwm 15, 17 com base no sinal de comando de voltagem de saída corrigido e um sinal de portadora. com base no sinal de conversão de pwm gerado, uma voltagem de entrada ca trifásica é convertida em uma voltagem de entrada ca trifásica especificada por uma seção de conversão.

Description

(54) Título: CONVERSOR DE MATRIZ E MÉTODO DE CONTROLE PARA O CONVERSOR DE MATRIZ (51) Int.CI.: H02M 5/293; H02M 5/297 (30) Prioridade Unionista: 28/04/2006 JP 2006-125692 (73) Titular(es): DAIKIN INDUSTRIES LTD (72) Inventor(es): KENICHI SAKAKIBARA (85) Data do Início da Fase Nacional: 28/10/2008

1/24

Relatório Descritivo da Patente de Invenção para CONVERSOR DE MATRIZ E MÉTODO DE CONTROLE PARA O CONVERSOR DE MATRIZ.

CAMPO DA TÉCNICA [001] A presente invenção refere-se a um conversor de matriz e um método de controle para o conversor de matriz. Mais especificamente, a invenção refere-se a um conversor de matriz e um método de controle de conversor de matriz para converter uma voltagem de entrada CA trifásica em uma voltagem de saída CA trifásica especificada. FUNDAMENTOS DA TÉCNICA [002] Como uma construção de circuito principal típica para os inversores, os circuitos de conversão de energia CA indiretos para converter uma corrente alternada comercial em uma corrente contínua através de um circuito retificador e um circuito atenuador para obter uma saída CA por conversor do tipo de voltagem são geralmente utilizados. Enquanto isto, como um método para obter uma saída CA diretamente de uma voltagem CA, os aparelhos de conversor de energia CA diretos tipificados pelos conversores de matriz são conhecidos. Neste caso, como grandes capacitores e reatores para atenuar as pulsações de voltagem por freqüências comercias são desnecessários, uma miniaturização de conversor pode ser esperada e portanto os aparelhos de conversor de energia CA diretos tem crescentemente recebido a atenção como os aparelhos de conversor de energia da próxima geração.

[003] Um conversor de matriz trifásico para trifásico é para obter voltagens de saída CA de voltagens variáveis e freqüências variáveis pela comutação direta de uma voltagem de entrada CA trifásica. Como um método de modulação típico, um método de modulação de base analógica no qual, com uma formação de conexão CC virtual, uma modulação senoidal é executada por comparação de portadora está

Petição 870170021956, de 03/04/2017, pág. 6/60

2/24 proposto no Documento 1 (Jun OYAMA e outros cinco, VVVF On-Line Control of PWM Cycloconverter, IEEJ Transactions D, IEEJ, Vol. 116 (1996), No. 6, pp. 664-651). Também, um método de controle para resolver a distorção de corrente, o qual é um problema em assincronismo entre um sinal de comando de voltagem de saída e um sinal de portadora, está descrito no Documento 2 (JP 11-341807 A).

[004] Os métodos de controle dos Documentos 1 e 2, em qualquer caso, estão baseados em uma modulação de amplitude a qual é executada pela introdução de uma variável que é uma razão de distribuição de corrente, isto é, uma razão de uma corrente de fase média para uma corrente de fase máxima, e multiplicando um fator sobre cada um de um sinal de comando de voltagem de saída e um sinal de portadora. Ainda, o método de controle do Documento 2 envolve duas etapas de controle para suprimir a inversão de padrões de comutação, os quais servem como uma parte de atualização de informações, de modo que a distorção de corrente em assincronismo de portadora. Devido a isto, os conversores de matriz dos Documentos 1 e 2 tem um problema que a configuração de controle e a computação torna-se mais complexa.

SUMÁRIO DA INVENÇÃO [005] É o objeto primário da presente invenção prover um conversor de matriz, assim como um método de controle de conversor de matriz, o qual permite que a construção do circuito relativo ao controle seja simplificada sem envolver tais computações como a computação de ondulação ou a modulação de amplitude de portadora.

[006] De modo a conseguir o objeto acima, a presente invenção provê um conversor de matriz para converter uma voltagem de entrada CA trifásica em uma voltagem de saída CA trifásica especificada, que compreende:

[007] uma seção de geração de sinal de comando de voltagem

Petição 870170021956, de 03/04/2017, pág. 7/60

3/24 de saída para gerar um sinal de comando de voltagem de saída para emitir a voltagem de saída CA trifásica especificada;

[008] uma seção de geração de razão de fluxo de corrente para gerar um sinal que representa uma razão de fluxo de corrente com base em um sinal de comando de corrente de entrada especificado;

[009] uma seção de correção de sinal para corrigir o sinal de comando de voltagem de saída com base no sinal de comando de voltagem de saída gerado pela seção de geração de sinal de comando de voltagem de saída e o sinal que representa a razão de fluxo de corrente gerado pela seção de geração de razão de fluxo de corrente;

[0010] uma seção de geração de sinal de conversão de PWM para gerar um sinal de conversão de PWM com base no sinal de comando de voltagem de saída corrigido pela seção de correção de sinal e um sinal de portadora; e [0011] uma seção de conversão para converter a voltagem de entrada CA trifásica na voltagem de saída CA trifásica especificada com base no sinal de conversão de PWM gerado pela seção de geração de sinal de conversão de PWM, em que [0012] dado que os sinais de comando de corrente de entrada estão representados por ir*, is*, it* e um comando de voltagem está representado por V_s*, assumindo a menor fase de voltagem como uma voltagem de referência quando uma polaridade de uma fase média fora do sinal de comando de voltagem de saída é positiva ou a maior fase de voltagem como uma voltagem de referência quando a polaridade da fase média fora do sinal de comando de voltagem de saída é negativa, a seção de geração de razão de fluxo de corrente (12) gera a razão de fluxo de corrente da fase máxima por

TT^ ·1Ζ ·* ·* ·* \ ^Vs ^3^mid( r4 r4 M) [0013] e gera uma soma da razão de fluxo de corrente da fase máxima e da razão de fluxo de corrente da fase média por

Petição 870170021956, de 03/04/2017, pág. 8/60

4/24

......

^Vs ^₃ ^max( Μ’ Η ΙΦ [0014] Também, de acordo com este conversor de matriz, a razão de fluxo de corrente da fase máxima assim como a soma da razão de fluxo de corrente da fase máxima e da razão de fluxo de corrente da fase média são geradas pela seção de geração de razão de fluxo de corrente com base no sinal de comando de corrente de entrada, e o sinal de comando de voltagem de saída é corrigido pela utilização das razões de fluxo de corrente. Assim, a voltagem de conexão CC virtual pode ser mantida como uma voltagem CC constante.

[0015] Em uma modalidade, dado que os sinais de comando de corrente de entrada estão representados por ir*, is*, it* e que um ângulo de fase dos sinais de comando de corrente de entrada ir*, is*, it* em relação ao sinal de comando de voltagem de saída está representado por f, a seção de geração de razão de fluxo de corrente gera a razão de fluxo de corrente da fase máxima por —;=mid( i*, i*L i*) = —j= sin(p 3 -f) (where π/6 >f> 0)

V3 ...... V3 ² · _f —j=sinf

V3 (where π/3 > f > π/6) [0016] e gera uma soma da razão de fluxo de corrente da fase máxima e da razão de fluxo de corrente da fase média por / ·* · * ·*\ ^=^max( ir ’ U Vt ) V3 ......

(sin f + sin(p/3 - f)). V3 [0017] Nesta modalidade, na geração de uma razão de fluxo de corrente com base no sinal de comando de corrente de entrada, a seção de geração de razão de fluxo de corrente consulta uma única tabela de senos, permitindo que uma simplificação adicional seja conseguida.

[0018] Em uma modalidade, o sinal de portadora é um sinal de onda triangular que tem uma amplitude geralmente constante.

Petição 870170021956, de 03/04/2017, pág. 9/60

5/24 [0019] Nesta modalidade, o conversor de matriz é facilmente aplicável a contadores e comparadores digitais em virtude de sua amplitude de portadora constante, e adequado para os sistemas de controle digitais em virtude de sua capacidade de manter a resolução de modulação de PWM constante. Mais ainda, o conversor de matriz, no qual o sinal de onda triangular adequado para a modulação de PWM é utilizado como o sinal de portadora, permite que o circuito para a modulação de largura de pulso seja simplificado.

[0020] Em uma modalidade, o sinal de portadora é um sinal de onda de dente de serra que tem uma amplitude geralmente constante. [0021] Nesta modalidade, o conversor de matriz é facilmente aplicável a contadores e comparadores digitais em virtude de sua amplitude de portadora constante, e adequado para os sistemas de controle digitais em virtude de sua capacidade de manter a resolução de modulação de PWM constante. Mais ainda, o conversor de matriz, no qual o sinal de onda de dente de serra é utilizado como o sinal de portadora, permite que o processamento de geração de portadora e de modulação seja simplificado.

[0022] Uma modalidade ainda compreende:

[0023] uma seção de retenção para manter o sinal de comando de voltagem de saída corrigido pela seção de correção de sinal e as informações de voltagem de fonte de alimentação, em que [0024] a seção de retenção atualiza o sinal de comando de voltagem de saída e as informações de voltagem de fonte de alimentação em um tempo de um pico do sinal de portadora, e [0025] a seção de geração de sinal de conversão de PWM gera o sinal de conversão de PWM com base no sinal de comando de voltagem de saída e nas informações de voltagem de fonte de alimentação retidas pela seção de retenção.

[0026] Nesta modalidade, a atualização do sinal de comando de

Petição 870170021956, de 03/04/2017, pág. 10/60

6/24 voltagem de saída e das informações de voltagem de fonte de alimentação é sincronizada no tempo do pico do sinal de portadora, assim tornando possível impedir a ocorrência de distorções de portadora assim como conseguir uma simplificação da construção relativa ao controle.

[0027] De acordo com a presente invenção, está provido um método de controle de conversor de matriz para converter uma voltagem de entrada CA trifásica em uma voltagem de saída CA trifásica especificada, que compreende as etapas de:

[0028] gerar um sinal de comando de voltagem de saída para emitir a voltagem de saída CA trifásica especificada por uma seção de geração de sinal de comando de voltagem de saída;

[0029] gerar um sinal que representa uma razão de fluxo de corrente por uma seção de geração de razão de fluxo de corrente com base em um sinal de comando de corrente de entrada especificado; [0030] corrigir, por uma seção de correção de sinal, o sinal de comando de voltagem de saída gerado pela seção de geração de sinal de comando de voltagem de saída com base no sinal de comando de voltagem de saída e no sinal que representa a razão de fluxo de corrente gerada pela seção de geração de razão de fluxo de corrente; [0031] gerar um sinal de conversão de PWM por uma seção de geração de sinal de conversão de PWM com base no sinal de comando de voltagem de saída corrigido pela seção de correção de sinal e um sinal de portadora; e [0032] converter a voltagem de entrada CA trifásica na voltagem de saída CA trifásica especificada por uma seção de conversão com base no sinal de conversão de PWM gerado pela seção de geração de sinal de conversão de PWM, em que [0033] dado que os sinais de comando de corrente de entrada estão representados por ir*, is*, it* e um comando de voltagem está reprePetição 870170021956, de 03/04/2017, pág. 11/60

7/24 sentado por V_s*, assumindo a menor fase de voltagem como uma voltagem de referência quando uma polaridade de uma fase média fora do sinal de comando de voltagem de saída é positiva ou a maior fase de voltagem como uma voltagem de referência quando a polaridade da fase média fora do sinal de comando de voltagem de saída é negativa, a seção de geração de razão de fluxo de corrente (12) gera a razão de fluxo de corrente da fase máxima por [0034] e gera uma soma da razão de fluxo de corrente da fase máxima e da razão de fluxo de corrente da fase média por

......

T -r * / ·* ·* ·* \ ^{E max(} Μ’ r4 M )· [0035] Neste método de controle de conversor de matriz, com base no sinal de comando de voltagem de saída gerado pela seção de geração de sinal de comando de voltagem de saída e o sinal que representa a razão de fluxo de corrente gerada pela seção de geração de razão de fluxo de corrente, o sinal de comando de voltagem de saída é corrigido pela seção de correção de sinal. Com base no sinal de comando de voltagem de saída corrigido e no sinal de portadora, o sinal de modulação de PWM é gerado pela seção de geração de sinal de modulação de PWM. Com tal método de modulação por razão de fluxo de corrente de entrada, uma voltagem de conexão CC virtual média constante pode ser obtida e, como um resultado, a construção de circuito relativo ao controle pode ser simplificada sem envolver tais computações como uma computação de ondulação ou uma modulação de amplitude de portadora.

[0036] Como é aparente da descrição acima, de acordo com o conversor de matriz e o método de controle de conversor de matriz da invenção, pode ser realizado um conversor de matriz no qual a construção de circuito relativo ao controle pode ser simplificada sem envolPetição 870170021956, de 03/04/2017, pág. 12/60

8/24 ver tais computações como uma computação de ondulação ou uma modulação de amplitude de portadora.

BREVE DESCRIÇÃO DOS DESENHOS [0037] Figura 1 é uma vista de construção de uma seção de conversão de um conversor de matriz de acordo com uma modalidade da presente invenção;

[0038] Figura 2 é um diagrama de blocos de uma seção de controle do conversor de matriz;

[0039] Figuras 3A-3F são gráficos que mostram as formas de onda de seções individuais do conversor de matriz;

[0040] Figura 4 é um gráfico que mostra o tempo de ligação do conversor de matriz;

[0041] Figuras 5A e 5B são gráficos de tempo de atualização de sinal do conversor de matriz;

[0042] Figuras 6A e 6B são gráficos que mostram o tempo de atualização de sinal de ocorrência de distorção;

[0043] Figura 7 é um diagrama que mostra um circuito lógico de um circuito de padrão de pulso;

[0044] Figura 8 é um diagrama de blocos de uma seção de controle em um conversor de matriz o qual é um exemplo comparativo;

[0045] Figuras 9A-9F são gráficos que mostram as formas de onda de seções individuais do conversor de matriz;

[0046] Figura 10 é um gráfico que mostra o tempo de ligação do conversor de matriz;

[0047] Figura 11 é um diagrama que mostra o circuito lógico do conversor de matriz;

[0048] Figuras 12A e 12B são gráficos que mostram o tempo de atualização de sinal de ocorrência de distorção;

[0049] Figuras 13A-13D são gráficos que mostram os efeitos de ciclo de portadora em vários estados de comutação.

Petição 870170021956, de 03/04/2017, pág. 13/60

9/24

DESCRIÇÃO DETALHADA DA INVENÇÃO [0050] Aqui abaixo, o conversor de matriz e o método de controle de conversor de matriz de acordo com a presente invenção serão descritos em detalhes por meio de suas modalidades ilustradas nos desenhos acompanhantes.

[0051] A Figura 1 é uma vista de construção de uma seção de conversão de um conversor de matriz de acordo com uma modalidade da invenção. Como mostrado na Figura 1, o conversor de matriz trifásico para trifásico tem três chaves CA conectadas a fases individuais de uma fonte de alimentação trifásica, respectivamente, em escalonamentos de fase de saída, com vista a obter voltagens variáveis e freqüências variáveis pelo controle da fase de conexão e do tempo conforme requerido.

[0052] Este conversor de matriz, como mostrado na Figura 1, inclui uma seção de conversor 1 composta de chaves Sur, Sus, Sut, Svr, Svs, Svt, Swr, Sws, Swt, e uma seção de controle 2 (mostrada na Figura 2) para emitir os sinais para ligar e desligar as chaves Sur, Sus, Sut, Svr, Svs, Svt, Swr, Sws, Swt da seção de conversor 1.

[0053] Na seção de conversor 1, uma voltagem de fase v_r das voltagens de entrada CA trifásicas derivadas de uma fonte de alimentação CA trifásica 3 é inserida em uma extremidade de cada uma das chaves S_ur, S_vr, S_wr, uma voltagem das fase v_s das voltagens de entrada CA trifásicas é inserida em cada uma de S_us, S_vs, S_ws, e uma voltagem de fase v_t das voltagens de entrada CA trifásicas é inserida em uma extremidade de cada uma de S_ut, S_vt, S_wt, respectivamente. As outras extremidades das chaves Sur, Sus, Sut estão conectadas a um terminal de saída da voltagem de fase vu, as outras extremidades das chaves S_vr, S_vs, S_vt estão conectadas a um terminal de saída da voltagem de fase v_r,e as outras extremidades das chaves S_wr, S_ws, S_wt estão conectadas a um terminal de saída da voltagem de fase v_w.

Petição 870170021956, de 03/04/2017, pág. 14/60

10/24 [0054] Também, a Figura 2 mostra um diagrama de blocos da seção de controle 2.

[0055] A seção de controle 2, como mostrado na Figura 2. inclui: uma seção de geração de sinal de comando de controle de voltagem de linha 11 como um exemplo de uma seção de geração de sinal de comando de voltagem de saída para gerar um sinal de comando de controle de voltagem de linha com base nos sinais de comando de voltagem de saída V_u*, V_v*, V_w* e uma voltagem de entrada V_mid; uma seção de geração de razão de fluxo de corrente 12 para computar uma razão de fluxo de corrente com base no sinal de comando de corrente de entrada ir*, is*, it*; uma seção de computação de sinal de comando 13 como um exemplo de uma seção de correção de sinal para computar um sinal de comando de fase máxima + fase média e um sinal de comando de fase média com base em um sinal de comando de controle de voltagem de linha gerado pela seção de geração de sinal de comando de controle de voltagem de linha 11 e uma razão de fluxo de corrente computada pela seção de geração de razão de fluxo de corrente 12; uma seção de S/H (retenção de amostra) 14 para atualizar e reter um sinal de comando de fase máxima + fase média e um sinal de comando de fase média derivados da seção de computação de sinal de comando 13 em um tempo de um pico de um sinal de portadora; uma seção de comparação de portadora 15 a qual tem um circuito de geração de sinal de portadora 20 para gerar o sinal de portadora e o qual executa uma comparação entre o sinal de comando de fase máxima + fase média retido pela seção S/H 14 e o sinal de portadora, assim como uma comparação entre o sinal de comando de fase média e o sinal de portadora; uma seção de S/H (retenção de amostra) 16 para atualizar e reter as informações de fase de voltagem de fonte de alimentação Vmax, Vmid, Vmin e uma voltagem de referência X/Y em um tempo de um pico de um sinal de portadora derivado do circuito de gePetição 870170021956, de 03/04/2017, pág. 15/60

11/24 ração de sinal de portadora 20; e uma seção de geração de padrão de pulso 17 para gerar um padrão de pulso (sinal de conversão de PWM) para ligar e desligar as chaves Sur, Sus, Sut, S_w, Svs, Svt, Swr, Sws, Swt com base nos resultados de comparação da seção de comparação de portadora 15 e as informações de fase de voltagem de fonte de alimentação V_max, V_mid, V_min e a voltagem de referência X/Y retida na seção de S/H 16.

[0056] A seção de computação de sinal de comando 13 tem uma seção de computação de sinal de comando de fase máxima + fase média 13a para multiplicar um sinal de comando de controle de voltagem de linha derivado da seção de geração de sinal de comando de controle de voltagem de linha 11 por um sinal de comando de fase máxima + fase média, e uma seção de computação de sinal de comando de fase média 13b para multiplicar o sinal de comando de controle de voltagem de linha por um sinal de comando de fase média.

[0057] A seção de comparação de portadora 15 e a seção de geração de padrão de pulso 17 constituem uma seção de geração de sinal de conversão de PWM. Também, a seção de S/H 14 e a seção de S/H 16 constituem uma seção de retenção.

EXEMPLO COMPARATIVO [0058] A Figura 8 mostra um diagrama de blocos de uma seção de controle em um conversor de matriz o qual é um exemplo comparativo. É notado que o conversor de matriz mostrado na Figura 8 é dado para uma compreensão mais fácil da presente invenção, e não é nem um conversor de matriz conhecido ou da técnica anterior nem da invenção.

[0059] A seção de controle do conversor de matriz neste Exemplo Comparativo, como mostrado na Figura 8, inclui: uma seção de geração de sinal de comando de controle de voltagem de linha 101 para gerar um sinal de comando de controle de voltagem de linha com base

Petição 870170021956, de 03/04/2017, pág. 16/60

12/24 em sinais de comando de voltagem de saída V_u*, V_v*, V_w* e uma razão de distribuição de corrente 'a'; uma seção de computação de ondulação de voltagem 102 para computar uma ondulação de voltagem com base nas voltagens de entrada V_max, V_mid, V_min; uma seção de computação de razão de distribuição de corrente 103 para computar uma razão de distribuição de corrente 'a' com base em i_max*, i_mid*, i_min*; uma seção de computação de sinal de comando 104 para computar um sinal de comando de fase máxima + fase média e um sinal de comando de fase máxima com base em um sinal de comando de controle de voltagem de linha gerado pela seção de geração de sinal de comando de controle de voltagem de linha 11 e uma razão de distribuição 'a' computada pela seção de computação de razão de distribuição de corrente 103; uma seção de comparação de portadora 105 a qual tem um circuito de geração de sinal de portadora 120 para gerar o sinal de portadora e a qual executa uma comparação entre o sinal de comando de fase máxima + fase média derivado da seção de computação de sinal de comando 104 e o sinal de portadora, assim como uma comparação entre o sinal de comando de fase máxima e o sinal de portadora; uma seção de comutação 106 para emitir um sinal de comutação com base em um resultado de comparação da seção de comparação de portadora 105; uma seção de S/H 107 para atualizar e reter as informações de fase de comando de voltagem 0r derivadas da seção de geração de sinal de comando de controle de voltagem de linha 101 e as informações de fase de voltagem de fonte de alimentação V_max, V_mid, V_min com base em um sinal de comutação de Nível Baixo da seção de comutação 106; uma seção de S/H 108 para atualizar e reter uma voltagem de referência X/Y com base em um sinal de comutação de Nível Superior da seção de comutação 106; e uma seção de geração de padrão de pulso 109 para gerar um padrão de pulso (sinal de conversão de PWM) para com base em um resultado de comparação da seção de

Petição 870170021956, de 03/04/2017, pág. 17/60

13/24 comparação de portadora 105 assim como nas informações de fase de comando de voltagem 0r e nas informações de fase de voltagem de fonte de alimentação V_max, V_mid, V_min e na voltagem de referência X/Y retidas nas seções de S/H 107, 108.

[0060] O circuito de geração de sinal de portadora 120 da seção de comparação de portadora 105 executa uma modulação de amplitude de um sinal de portadora com base em um sinal de ondulação de voltagem derivado da seção de computação de ondulação de voltagem 102.

[0061] As Figuras 9A-9F mostram formas de onda de seções individuais pelo método de controle de conversor de matriz do Exemplo Comparativo, onde o fator de potência de entrada é assumido ser 1 e a freqüência de saída é assumida como igual àquela da fonte de alimentação para o bem da simplicidade. Neste caso, com referência à relação de magnitude de potencial CA trifásico, o potencial de fase média é invertido em polaridade em cada ângulo de fase de 60 graus. Portanto, sob a condição de que com base na polaridade da voltagem de fase média (positiva: região X, negativa: região Y), uma forma de onda de referência (fase mínima para a região X, fase máxima para a região Y) é mudada, os potenciais com referência à forma de onda de referência são ^Vmax ^Vmin ’ ^E mid ^Vmin ^Vmax ’ ^E mid

V _d - V mia min

Vmd - Vmax [0062] onde é compreendido que dois potenciais podem ser obtidos.

[0063] Enquanto isto, com referência ao sinal de comando, uma forma de onda de modulação bifásica que resulta da divisão de um comando de voltagem trifásica por uma fase mínima é utilizada. Neste caso, na região Y, na qual o potencial torna-se negativo, a polaridade é invertida para mudar a forma de onda para aquela que resulta da diviPetição 870170021956, de 03/04/2017, pág. 18/60

14/24 são pela fase máxima. Para o casamento da polaridade de voltagem de saída deste modo, a voltagem de conexão CC virtual resulta em uma relação expressa pelas seguintes equações:

E.

mid

V _d - V mid m ^(Vmin ^VmaxX ^Emid ^(Vmid ^Vmax) [0064] onde as correntes pulsantes por dois potenciais mostrados na Figura 9B são moduladas.

[0065] A seguir, o método para ratear o sinal de comando em dois sinais é definido pela razão de distribuição de corrente, a qual é uma razão da corrente de fase média para a corrente de fase máxima. Dado um semicírculo T do sinal de portadora, um tempo T0 de um pico do sinal de portadora para uma comutação para a fase média, e um tempo T1 de um pico do sinal de portadora para uma comutação para a fase máxima, a razão de distribuição de corrente 'a' é expressa por a = C2/C1 C1 = T - T₁C 2 = T₁ - T₀.

[0066] Neste caso, devido à expressão com um fator de potência de 1, a razão de voltagem de fase é utilizada na Figura 9A.

[0067] As razões de tempo de conexão para a voltagem de fase máxima e a voltagem de fase média são determinadas pelas seguintes equações. Neste aspecto, como o valor de fase máxima é multiplicado por um valor de comando de voltagem e o valor de fase média é multiplicado por uma razão de distribuição de corrente, uma voltagem de conexão CC virtual média é definida por um valor que resulta da adição da voltagem média à voltagem máxima a uma razão de distribuição de corrente.

[0068] Neste caso, para a região X, a fase da menor voltagem dos sinais de comando de

Petição 870170021956, de 03/04/2017, pág. 19/60

15/24

Max. phase : (T - T₁)/T = V*/ V_tri · · · (1)

Midphase : (T₁ - T_o)/T = aV*_s/V_tn ··· (2)

Max. + mid phase : ( T - T₀ )/T = (1 + a ) V*/V_tri (3)

C^{annlen a}mpl^{ltude : V}tn = E_max + ^aEmid [0069] Neste caso, para a região X, a fase da menor voltagem dos sinais de comando de voltagem de saída V_u*, V_v*, V_w*, é assumida como a voltagem de referência Vs*, enquanto que para a região Y, um comando de voltagem no qual a fase da maior voltagem dos sinais de comando de voltagem de saída Vu*, Vv*, Vw*, é tomada como a voltagem de referência é assumida como Vs*.

[0070] Portanto, a corrente pulsante é compensada por modulação de amplitude do sinal de portadora com a voltagem de conexão CC virtual média, e então uma modulação de PWM através de comparação de portadora é executada com dois sinais de comando no tempo de condução mostrado na Figura 10. Neste caso, os padrões de sincronização para as porções monofásicas das fases máxima, média e mínima são isolados pela utilização das seguintes equações lógicas:

Max. phase : X = (V_tnl < V*)

Min. phase : Z = (V_tni > (1 + a)V)

Mid phase : Y = (X è Z).

[0071] Em relação à fase de entrada de conexão, como mostrado na Figura 11, os sinais de porta para as respectivas chaves são rateados por circuitos lógicos com base em sinais lógicos que mostram as relações de magnitude entre as fases individuais.

[0072] No conversor de matriz deste Exemplo Comparativo, como a modulação é executada pela multiplicação tanto do sinal de comando quanto do sinal de portadora por fatores com a utilização da razão de distribuição de corrente 'a', houve um problema que a configuração de controle ou as computações seriam complicadas.

[0073] No conversor de matriz do Exemplo Comparativo, a razão da fase média para a fase máxima seria definida como a razão de disPetição 870170021956, de 03/04/2017, pág. 20/60

16/24 tribuição de corrente. No entanto, na presente invenção, a corrente é distribuída com um valor de corrente normalizado.

[0074] As Figuras 3A-3F mostram as formas de onda de corrente normalizadas no conversor de matriz da invenção, onde é assumido que uma derivação de C1 é aplicada na fase máxima e uma derivação com C2 é aplicada na fase média. Como a fase máxima é assumida como 1 no método do Exemplo Comparativo acima, multiplicando por um fator de 2/i'3 para determinar 1 no limite da região X e da região Y faz com que as razões de fluxo entre as fases individuais sejam expressas pelas seguintes relações:

Max. phase :	(T - TJ/T = j	2 ...... ^Vs T3^mid( l^irl’ i'	- (4)
Mid phase :	(T - To)/T =	₂ ^Vs 73 ^min( l^irl’ Pr	• (5)
Max. + mid phase:	(T - To)/T = V	₂ 'Τ'* f · * · * · * \ ζ jnaxl il i I i ) ·	· (6)

[0075] Neste caso, para a região X, a fase da menor voltagem dos sinais de comando de voltagem de saída Vu*, Vv*, Vw* é assumida como a voltagem de referência Vs*, enquanto que para a região Y, um comando de voltagem no qual a fase da maior voltagem dos sinais de comando de voltagem de saída Vu*, Vv*, Vw* é tomada como a voltagem de referência V_s*. Apesar de uma soma de razões de fluxo da fase máxima e da fase média ficar acima de 1, a taxa de controle de voltagem do comando de voltagem máxima resulta da forma de onda de voltagem de conexão CC virtual como:

cos30° = '^³ [0076] Assim, o valor máximo de razões de fluxo resulta em 1, eventualmente.

[0077] Multiplicando dois potenciais da conexão CC virtual pela razão de fluxo acima resulta em uma forma de onda de voltagem de conexão CC virtual. Como uma voltagem CC constante é obtida como

Petição 870170021956, de 03/04/2017, pág. 21/60

17/24 mostrado na Figura 3F, pode ser compreendido que uma modulação de amplitude do sinal de portadora como no Exemplo Comparativo é desnecessária.

[0078] A Figura 4 mostra um gráfico para explicar o tempo de condução acima descrito. No tempo de condução mostrado na Figura 4, uma modulação de PWM pela comparação de portadora é executada. [0079] A seguir, é mostrado que os mesmos resultados que no Exemplo Comparativo podem ser obtidos pelo método da invenção. É notado que o fator de potência é assumido como 1, e a descrição será dada por voltagem de fase.

[0080] Para intervalos com o ângulo de fase variando de 30° to 60°, segue que:

^Emax = ^Vmax ^{- V}mn = ^Vr ^{- V}t = ^{(C0S -} ) = ^{C0S f} ^E mid = ^Vmid ^{- V}mn = ^Vs ^{- V}t = ^{_ Θ}) = ^cos(f-P/³⁾[0081] Neste caso, como cos Θ, a = -cos q_r f = Θ-π/ 6

V_r =^cosq_r =^cosq V3 V3

V_s =-3 cos q_s = ^cos(3- —), ^s 73 ^s 43 ³ v_t = ¹ cos Θ. = ¹ cos(q+—)

43 ³ [0082] modificando a Equação (1) resulta em

Petição 870170021956, de 03/04/2017, pág. 22/60

18/24 ^Emax + ^aEmid cos f + ^CQSq cos(f - π/3) cosq cosq cosq cosf + cosq cos(f -π/ 3) cosq sin(p/3 - f) cos f + sin f cosf - π/3)

2cosq sin π /3 + sin(p/3 - 2Θ) + sin(2# - π/3) + sin π/3 [0083] [0084] média é

Conseqüentemente, a razão de fluxo de fase média é ^Emax + ^aEm.d —cos ^s e a soma de razões de fluxo para a fase máxima e a fase + a

E + aE max mia _Θ-—j= cos q_t [0085] assim consistente com as Equações (4), (5) e (6).

[0086] O conversor de matriz da invenção mostrado na Figura 2, se comparado com o conversor de matriz do Exemplo Comparativo da Figura 8, torna-se constante em voltagem de conexão CC virtual média, eliminando as necessidades de blocos associados com a computação de ondulação de voltagem e a modulação de amplitude de portadora, de modo que a sua construção pode ser simplificada.

[0087] Apesar das Equações (4) e (6) serem mostradas como blocos para a determinação de razões de fluxo de corrente, no entanto também é possível simplificar adicionalmente a construção consultando uma única tabela de senos para a determinação de valores médio e máximo com a utilização do ângulo de fase φ dentro da região X ou da região Y:

Petição 870170021956, de 03/04/2017, pág. 23/60

19/24 . - , | * | I * I 1*1, ^mid( |z_r|, |ζ|, \i_t |)

-=sln(p/3 -f) (where π/6 > f > 0) a/3

V3 / I * I I * I I * I

-^=max⁽ |q, |ζ|, \i_t p sln f (where π/3 > f > π/6) • (8).

(7) —j= (sln f + sln(p/ 3 - f)) V3 [0088] Também, um caso com o fator de potência de 1 somente está acima mostrado, e a comutação da região X e Y é executada por referência à polaridade da fase média da voltagem de fonte de alimentação (voltagem de entrada CA trifásica). No entanto, quando o fator de potência de entrada é variável, é também possível controlar o fator de potência comutando com uma fase da fase média para a qual uma diferença de fase é adicionada.

[0089] No conversor de matriz do Exemplo Comparativo da Figura 8, como o comando de voltagem tem uma forma de onda de modulação bifásica, a fase máxima e a fase média do comando de voltagem estão sujeitas à modulação de PWM, e um rateio para as fases individuais é executado pela utilização das informações de fase 0r. Ainda, como uma medida para um caso onde o sincronismo entre a freqüência de fonte de alimentação e a freqüência de portadora não é assegurado, o tempo de atualização está limitado à voltagem de referência X/Y, às informações de fase 0r e às informações de fase de voltagem de fonte de alimentação V_max, V_mid, V_min.

[0090] As Figuras 12A a 12D mostram os tempos nos quais uma distorção ocorre em um caso onde o conversor de matriz do Exemplo Comparativo é assíncrono. Neste caso, a distorção ocorre em três pontos de mudança, isto é, mudança de voltagem de referência, deslocamento de fase da forma de onda de modulação bifásica, e deslocamento de fase da voltagem de fonte de alimentação (corrente).

[0091] As Figuras 13A a 13D mostram os efeitos sobre as mudanças acima em estados de comutação individuais (máximo, médio e mínimo) do ciclo de portadora. Estas figuras estão mostradas para uma

Petição 870170021956, de 03/04/2017, pág. 24/60

20/24 saída monofásica para simplicidade, onde a fase que tem somente uma fase curto-circuitada por linha grossa é a fase de condução de 120°da forma de onda de modulação bifásica enquanto que a outra é qualquer duas fases. No estado inicial, é assumido que as voltagens máxima, média e mínima correspondem à fase r, fase s e fase t, respectivamente.

(1) Estado de condução para a fase máxima (mostrado na Figura 13B) [0092] Conforme a voltagem de referência X/Y muda, os valores de comando de voltagem das fases U e V são invertidos enquanto que os sinais de comutação das fases r e t são trocados. Como um resultado, o estado muda de X (+-) para Y (-+), enquanto que nem a fase U nem a V muda em estado de comutação para as fases máxima e mínima.

[0093] Em um caso onde a fase de condução e a fase de comutação mudaram devido a um deslocamento de fase das informações de fase de comando de voltagem 0r, a comutação entre a fase U e a fase V faz com que o estado mude de X (+-) para X (-+) de modo que a saída muda de fase r para fase t.

[0094] Com referência às informações de fase de voltagem de fonte de alimentação V_max, V_mid, V_min, quando a fase máxima e a fase média da voltagem de entrada foram trocadas (fase r « fase s), a troca para a fase U conduzir mudanças de S_{u r} para S_{u s}.

(2) Estado de condução na fase média (mostrado na Figura 13C) [0095] Quando a voltagem de referência X/Y mudou, o estado muda de X (+-) para Y (-+), de modo que tanto a fase U quanto a fase V mudam em estado de comutação.

[0096] Como um resultado de um deslocamento de fase das informações de fase de comando de voltagem 0r, o estado muda de X (+-) para X (-+), de modo que tanto a fase U quanto a fase V mudam em estado de comutação.

Petição 870170021956, de 03/04/2017, pág. 25/60

21/24 [0097] Quanto às informações de fase de voltagem de fonte de alimentação V_max, V_mid, V_min, quando a fase máxima e a fase média da voltagem de entrada foram trocadas, a troca para a fase U conduzir mudanças de S_{u s} para S_{u r}.

(3) Estado de condução para a fase mínima (mostrado na Figura 13D) [0098] Quando a voltagem de referência X/Y mudou, o estado muda de X (+-) para Y (-+), de modo que tanto a fase U quanto a fase V mudam em estado de comutação.

[0099] Como um resultado de um deslocamento de fase das informações de fase de comando de voltagem 0r, o estado muda de X (+-) para X (-+), enquanto que o estado de comutação não muda porque tanto a fase U quanto a fase V estão na fase mínima.

[00100] Com referência às informações de fase de voltagem de fonte de alimentação V_max, V_mid, V_min, quando a fase máxima e a fase média da voltagem de entrada foram trocadas, o estado de comutação não muda porque tanto a fase U quanto a fase V estão na fase mínima.

[00101] Como acima mostrado, no conversor de matriz do Exemplo Comparativo, devido à presença de um modo no qual uma mudança dos sinais não causa uma mudança do estado de comutação, é permitido atualizar a voltagem de referência X/Y durante o período de condução para a fase máxima (Superior), e as informações de fase de comando de voltagem 0r e as informações de fase de voltagem de fonte de alimentação V_max, V_mid, V_min, durante o período de comutação para a faze mínima (Inferior), de modo que o balanço de distribuição de corrente dentro do ciclo de portadora é assegurado. Também, para os seus períodos de atualização são utilizados um sinal de fase média de comando de voltagem que minimiza o período de condução para a fase máxima de fonte de alimentação (Superior) assim como um sinal de fase máxima de comando de voltagem que minimiza o período de

Petição 870170021956, de 03/04/2017, pág. 26/60

22/24 condução para a fase mínima de fonte de alimentação (Inferior).

[00102] No conversor de matriz do Exemplo Comparativo, como a voltagem de comando tem uma forma de onda de modulação bifásica, o comando de voltagem trifásica não é utilizado, e somente a fase máxima e a fase média estão sujeitas à modulação de PWM, onde as informações de fase 0r são utilizadas para ratear para as fases individuais. Portanto, não somente a voltagem de referência X/Y e as informações de fase de voltagem de fonte de alimentação (V_max, V_mid, V_min), as quais estão sujeitas a limitações de atualização para evitar as distorções devido ao assincronismo, mas também as informações de fase precisam ser sujeitas à limitação de atualização. Ainda, o controle de atualização envolve a utilização de dois níveis de sinal, isto é, um sinal de fase média e um sinal de fase máxima, dando origem a um problema de construção complicada do sistema de controle.

[00103] No controle digital de inversores, a entrada e a saída de sinal são controladas em sincronização com o tempo de ciclos de portadora de PWM de modo a fazer o casamento de tempo de retardo de sinal.

[00104] Neste aspecto, no conversor de matriz da invenção, na suposição que uma onda de sinal a ser modulada é atualizada e retida no tempo de um pico do sinal de portadora como mostrado na Figura 5, o sinal é comutado em um estado de condução para a fase mínima. Neste caso, as informações de fase de comando de voltagem 0r e as informações de fase de voltagem de fonte de alimentação V_max, V_mid, Vmin, correspondem a tempos atualizáveis, enquanto que a invenção utiliza o comando de voltagem trifásica, que contém fases, de modo que o controle de atualização para as informações de fase 0r torna-se desnecessário. As informações de fase de voltagem de fonte de alimentação Vmax, Vmid, Vmin, são atualizadas em sincronização com o tempo de um pico do sinal de portadora.

Petição 870170021956, de 03/04/2017, pág. 27/60

23/24 [00105] Também nesta invenção, a voltagem de referência X/Y é atualizada no tempo de um pico do sinal de portadora também. O tempo de um pico do sinal de portadora corresponde à fase mínima, onde o controle de atualização seria executado por sinais de nível, em casos convencionais, de modo que a distribuição de corrente de entrada dentro do ciclo de portadora fica desbalenceado como mostrado nas Figuras 6A e 6B. Por outro lado, quanto à atualização na fase máxima, não ocorre nenhuma mudança no estado de comutação em relação à troca da voltagem de referência X/Y como mostrado nas Figuras 6C e 6D. [00106] As mudanças em estado de comutação por tempo de atualização nesta invenção estão mostradas nas Figuras 5A e 5B. Neste caso, em relação ao sinal de nível de fase mínima, a atualização de forma de onda é executada no tempo de um pico do sinal de portadora. Como um resultado, apesar do estado de comutação da fase máxima e da fase mínima ser mudado, a forma de onda é mantida simétrica, sendo compreendido que a distribuição de corrente de meio ciclo de portadora permanece igual, se comparado com a forma de onda atualizada na fase máxima.

[00107] Como acima mostrado, a atualização da voltagem de referência X/Y e das informações de fase de voltagem de fonte de alimentação Vmax, Vmid, Vmin, é sincronizada no tempo de um pico de sinal de portadora no qual o comando de voltagem é atualizado e retido, assim tornando possível impedir a ocorrência de distorções de corrente assim como conseguir uma simplificação da construção relativa ao controle.

[00108] Além disso, a atualização de informações de controle na seção de geração de padrão de pulso 17 da Figura 2 pode ser provida pela utilização de tal circuito como mostrado na Figura 7 como um exemplo.

[00109] De acordo com o conversor de matriz desta modalidade, a

Petição 870170021956, de 03/04/2017, pág. 28/60

24/24 voltagem de conexão CC virtual média é feita constante pelo método de modulação com a utilização de razão de fluxo de corrente de entrada, eliminando as necessidades de computação de ondulação e de computações para a modulação de amplitude de portadora, de modo que a construção relativa ao controle pode ser simplificada.

[00110] Ainda, o conversor de matriz é facilmente aplicável a contadores e comparadores digitais em virtude de sua amplitude de portadora constante, e adequado para os sistemas de controle digitais em virtude de sua capacidade de manter a resolução de modulação de PWM constante.

[00111] Mais ainda, o conversor de matriz está habilitado para reduzir as distorções de corrente de entrada mesmo em casos de assincronismo de voltagem de entrada CA trifásica e ciclo de portadora, com uma construção simples da qual o comando de voltagem de saída e as informações de voltagem de fonte de alimentação (corrente) são atualizadas e retidas no tempo de picos de portadora.

Petição 870170021956, de 03/04/2017, pág. 29/60

1/4

Claims

REIVINDICAÇÕES

1. Conversor de matriz para converter uma voltagem de entrada CA trifásica em uma voltagem de saída CA trifásica especificada que compreendendo:

uma seção de geração de sinal de comando de voltagem de saída (11) para gerar um sinal de comando de voltagem de saída para emitir a voltagem de saída CA trifásica especificada;

uma seção de geração de razão de fluxo de corrente (12) para gerar um sinal que representa uma razão de fluxo de corrente com base em um sinal de comando de corrente de entrada especificado;

uma seção de correção de sinal (13) para corrigir o sinal de comando de voltagem de saída com base no sinal de comando de voltagem de saída gerado pela seção de geração de sinal de comando de voltagem de saída (11) e o sinal que representa a razão de fluxo de corrente gerado pela seção de geração de razão de fluxo de corrente (12);

uma seção de geração de sinal de conversão de PWM (15, 17) para gerar um sinal de conversão de PWM com base no sinal de comando de voltagem de saída corrigido pela seção de correção de sinal (13) e um sinal de portadora; e uma seção de conversão (1) para converter a voltagem de entrada CA trifásica na voltagem de saída CA trifásica especificada com base no sinal de conversão de PWM gerado pela seção de geração de sinal de conversão de PWM (15, 17), caracterizado pelo fato de que dado que os sinais de comando de corrente de entrada estão representados por ir*, is*, it* e um comando de voltagem está representado por Vs*, assumindo a menor fase de voltagem como uma voltagem de referência quando uma polaridade de uma fase média fora

Petição 870180064074, de 25/07/2018, pág. 4/11
2/4 do sinal de comando de voltagem de saída é positiva ou a maior fase de voltagem como uma voltagem de referência quando a polaridade da fase média fora do sinal de comando de voltagem de saída é negativa, a seção de geração de razão de fluxo de corrente (12) é configurada para gerar a razão de fluxo de corrente da fase máxima por

2 ......

T T-* ‘1/ ·* · * ·* \ ^{Vs mid(} e é configurada para gerar uma soma da razão de fluxo de corrente da fase máxima e da razão de fluxo de corrente da fase média por

2 ......

T r* Z ·* ·* ·* \ ^Vs ã/3 ^max( l^zsl’

2. Conversor de matriz, de acordo com a reivindicação 1, caracterizado pelo fato de que dado que os sinais de comando de corrente de entrada estão representados por ir*, is*, it* e que um ângulo de fase dos sinais de comando de corrente de entrada ir*, is*, it* em relação ao sinal de comando de voltagem de saída está representado por φ, a seção de geração de razão de fluxo de corrente (12) gera a razão de fluxo de corrente da fase máxima por sin(p/3 -φ) (onde π/6 > φ > 0 ) V3 ² · _f —sin φ v3 (onde π/3 > φ > π/6) e gera uma soma da razão de fluxo de corrente da fase máxima e da razão de fluxo de corrente da fase média por

22 -=max( /* , d, /* ) = —j= (5ΐηφ + sin(p/3-φ)).

V3 ...... V3
3. Conversor de matriz, de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que o sinal de portadora é um sinal de onda triangular que tem uma amplitude constante.
4. Conversor de matriz, de acordo com a reivindicação 1 ou

Petição 870180064074, de 25/07/2018, pág. 5/11

3/4

2, caracterizado pelo fato de que o sinal de portadora é um sinal de onda de dente de serra que tem uma amplitude constante.
5. Conversor de matriz, de acordo com a reivindicação 3 ou 4, caracterizado pelo fato de que ainda compreende:

uma seção de retenção (14, 16) para manter o sinal de comando de voltagem de saída corrigido pela seção de correção de sinal (13) e as informações de voltagem de fonte de alimentação, em que a seção de retenção (14, 16) atualiza o sinal de comando de voltagem de saída e as informações de voltagem de fonte de alimentação em um tempo de um pico do sinal de portadora, e a seção de geração de sinal de conversão de PWM (15, 17) gera o sinal de conversão de PWM com base no sinal de comando de voltagem de saída e nas informações de voltagem de fonte de alimentação retidas pela seção de retenção (14, 16).
6. Método de controle para o conversor de matriz para converter uma voltagem de entrada CA trifásica em uma voltagem de saída CA trifásica especificada compreendendo as etapas de:

gerar um sinal de comando de voltagem de saída para emitir a voltagem de saída CA trifásica especificada por uma seção de geração de sinal de comando de voltagem de saída (11);

gerar um sinal que representa uma razão de fluxo de corrente por uma seção de geração de razão de fluxo de corrente (12) com base em um sinal de comando de corrente de entrada especificado;

corrigir, por uma seção de correção de sinal (13), o sinal de comando de voltagem de saída gerado pela seção de geração de sinal de comando de voltagem de saída (11) com base no sinal de comando de voltagem de saída e no sinal que representa a razão de fluxo de corrente gerada pela seção de geração de razão de fluxo de corrente (12);

Petição 870180064074, de 25/07/2018, pág. 6/11

4/4 gerar um sinal de conversão de PWM por uma seção de geração de sinal de conversão de PWM (15, 17) com base no sinal de comando de voltagem de saída corrigido pela seção de correção de sinal (13) e um sinal de portadora; e converter a voltagem de entrada CA trifásica na voltagem de saída CA trifásica especificada por uma seção de conversão (1) com base no sinal de conversão de PWM gerado pela seção de geração de sinal de conversão de PWM (15, 17), caracterizado pelo fato de que dado que os sinais de comando de corrente de entrada estão representados por ir*, is*, it* e um comando de voltagem está representado por Vs*, assumindo a menor fase de voltagem como uma voltagem de referência quando uma polaridade de uma fase média fora do sinal de comando de voltagem de saída é positiva ou a maior fase de voltagem como uma voltagem de referência quando a polaridade da fase média fora do sinal de comando de voltagem de saída é negativa, a seção de geração de razão de fluxo de corrente (12) gera a razão de fluxo de corrente da fase máxima por

TT^ ·1Ζ ·* · * ·* \ ^Vs ^mid( r4 l^z4 M) e gera uma soma da razão de fluxo de corrente da fase máxima e da razão de fluxo de corrente da fase média por τ r’*' z · * · * ·* \ ^Vs ^max(r4M’M)·

Petição 870180064074, de 25/07/2018, pág. 7/11

1/13