BR112019001429B1 - Circuito celular padrão e método de fabricação do mesmo - Google Patents

Circuito celular padrão e método de fabricação do mesmo Download PDF

Info

Publication number
BR112019001429B1
BR112019001429B1 BR112019001429-2A BR112019001429A BR112019001429B1 BR 112019001429 B1 BR112019001429 B1 BR 112019001429B1 BR 112019001429 A BR112019001429 A BR 112019001429A BR 112019001429 B1 BR112019001429 B1 BR 112019001429B1
Authority
BR
Brazil
Prior art keywords
aspect ratio
high aspect
width
rail
voltage rail
Prior art date
Application number
BR112019001429-2A
Other languages
English (en)
Other versions
BR112019001429A2 (pt
Inventor
Jeffrey Junhao Xu
Mustafa Badaroglu
Da Yang
Periannan Chidambaram
Original Assignee
Qualcomm Incorporated
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Incorporated filed Critical Qualcomm Incorporated
Publication of BR112019001429A2 publication Critical patent/BR112019001429A2/pt
Publication of BR112019001429B1 publication Critical patent/BR112019001429B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Medicinal Preparation (AREA)

Abstract

São revelados circuitos celulares padrão empregando trilhos de tensão com alta relação de aspecto para menor resistência. Em um aspecto, é proporcionado um circuito celular padrão que emprega um primeiro trilho de tensão com alta relação de aspecto configurado para receber uma primeira tensão de alimentação. Emprega-se um segundo trilho de tensão com alta relação de aspecto que é disposto substancialmente paralelo ao primeiro trilho de tensão com alta relação de aspecto. Utiliza-se um diferencial de tensão entre o primeiro e segundo trilhos de tensão com alta relação de aspecto para alimentar um dispositivo de circuito no circuito celular padrão. Cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto possui uma razão altura-largura maior do que 1,0. A altura de cada respectivo primeiro e segundo trilho de tensão com alta relação de aspecto é maior do que cada respectiva largura. Empregar o primeiro e segundo trilhos de tensão com alta relação de aspecto permite que cada um tenha uma área de seção transversal que limita a resistência e a queda de IR correspondente.

Description

PEDIDO DE PRIORIDADE
[0001] O presente pedido reivindica prioridade ao Pedido de Patente U.S. Provisório No 62/367,230, depositado em 27 de julho 2016, e intitulado "STANDARD CELL CIRCUITS EMPLOYING HIGH ASPECT RATIO VOLTAGE RAILS FOR REDUCED RESISTANCE," cujo teor é por meio deste incorporado em sua totalidade.
[0002] O presente pedido reivindica prioridade ao Pedido de Patente U.S. Provisório No 15/367,230, depositado em 27 de julho 2016, e intitulado "STANDARD CELL CIRCUITS EMPLOYING HIGH ASPECT RATIO VOLTAGE RAILS FOR REDUCED RESISTANCE," cujo teor é por meio deste incorporado em sua totalidade.
ANTECEDENTES DA INVENÇÃO I. Campo da Revelação
[0003] A tecnologia da revelação refere-se, de modo geral, a circuitos celulares padrão, e particularmente, à diminuição em escala dos trilhos de tensão empregados nos circuitos celulares padrão para reduzir o tamanho dos circuitos celulares padrão de modo a aumentar sua densidade.
II. Antecedentes da Invenção
[0004] Os sistemas de computadores baseados em processadores podem incluir um vasto grupo de circuitos integrados (CIs). Cada CI tem uma construção de layout complexa composta de múltiplos dispositivos de CI. Os circuitos celulares padrão são geralmente empregados para ajudar a tornar o design dos CIs menos complexo e mais controlável. Em particular, os circuitos celulares padrão oferecem, ao projetista de circuito, celulares pré- designadas correspondendo a dispositivos de CI normalmente utilizados que se conformam a regras de design específicas de uma tecnologia escolhida. Como exemplos não-exaustivos, os circuitos celulares padrão podem incluir portas, inversores, multiplexadores e somadores. O uso de circuitos celulares padrão possibilita ao projetista de circuitos criar CIs com construções de layout consistentes, dessa forma criando uma construção de layout mais uniforme e menos complexa entre múltipos CIs, se comparado à elaboração personalizada de cada circuito.
[0005] Os circuitos celulares padrão convencionais empregam trilhos de tensão configurados para receber tensões de alimentação, tais como tensões de alimentação VDD e VSS, as quais são usadas para alimentar dispositivos de circuito correspondentes em um circuito celular padrão. Por exemplo, os trilhos de tensão podem ser configurados para receber tensões de alimentação VDD e VSS, em que os trilhos de tensão são acoplados às regiões de fonte e de dreno dos transistores dentro de um circuito celular padrão convencional de forma que os transistores recebam as tensões de alimentação correspondentes. Os trilhos de tensão empregados nos circuitos celulares padrão convencionais podem ser dimensionados para terem uma largura que minimize a resistência dos trilhos de tensão. Por exemplo, um trilho de tensão formado a partir de um material condutor com uma resistividade definida possui uma resistência que é inversamente proporcional à área de seção transversal do trilho de tensão. Desta maneira, um trilho de tensão possuindo uma largura maior, e, portanto, com uma área de seção transversal maior, possui menor resistência. Uma resistência inferior corresponde a uma queda de resistência à corrente (IR) inferior (isto é, queda de tensão) de cada trilho de tensão. Desta maneira, uma porcentagem maior da tensão é fornecida a cada dispositivo do circuito, fazendo com que o desempenho do circuito celular padrão aumente, sendo que o desempenho está inversamente correlacionado à queda de IR.
[0006] A largura das linhas de sinal e/ou dos trilhos de tensão nos circuitos celulares padrão é reduzida proporcionalmente para diminuir o tamanho dos circuitos celulares padrão. No entanto, uma vez que as linhas de sinal e os trilhos de tensão são formados de metal (ou seja, um material condutor), uma redução na largura de tais linhas de sinal e trilhos de tensão resulta em uma redução na área da seção transversal, o que causa um aumento na resistência. Por exemplo, as linhas de sinal e/ou trilhos de tensão formados a partir de um metal, tal como cobre (Cu), experimentam um aumento na resistência à medida que diminui a largura, e, portanto, a área da seção transversal. Adicionalmente, as linhas de sinal e/ou trilhos de tensão formados a partir de cobre (Cu) necessitam de uma camada de cobre (Cu) para barreira e revestimento. Tais camadas de barreira e revestimento limitam a área da seção transversal disponível para a linha de sinal e/ou trilho de tensão de cobre (Cu) real, reduzindo assim a área disponível para o fluxo de corrente e causando uma resistência ainda maior. Como alternativa, metais que podem não necessitar de uma camada de barreira e/ou revestimento, como alumínio (Al), cobalto (Co) ou rutênio (Ru), podem ser empregados no lugar do cobre (Cu), sendo que a ausência de uma camada de barreira e/ou revestimento oferece mais área de seção transversal disponível para a linha de sinal e/ou trilho de tensão, limitando assim um aumento na resistência que pode ser atribuído à área de seção transversal reduzida do material condutor. No entanto, tais metais possuem maior resistividade, e, portanto, uma resistência maior do que o cobre (Cu) em uma largura de trilho de tensão convencional, resultando em uma queda de IR maior se comparado ao cobre (Cu). As quedas de IR maiores nos trilhos de tensão podem reduzir a tensão distribuída pelo trilho de tensão a um nível de tensão abaixo dos níveis de tensão de ativação do circuito (por exemplo, tensões limiares) que pode inadvertidamente impedir a ativação dos elementos de circuito, fazendo assim com que o circuito celular padrão produza uma saída errônea.
SUMÁRIO DA REVELAÇÃO
[0007] Os aspectos aqui revelados incluem circuitos celulares padrão empregando trilhos de tensão com alta relação de aspecto para menor resistência. Em um aspecto, é proporcionado um circuito celular padrão. Conforme utilizado aqui, um circuito celular padrão é um conjunto de dispositivos de circuito que oferece uma função de circuito integrado (CI) e que se conforma às regras de design específicas de uma tecnologia de fabricação escolhida. O circuito celular padrão emprega um primeiro trilho de tensão com alta relação de aspecto configurado para receber uma primeira tensão de alimentação (por exemplo, VDD). O circuito celular padrão também emprega um segundo trilho de tensão com alta relação de aspecto estendendo-se de forma substancialmente paralela ao primeiro trilho de tensão com alta relação de aspecto que pode ser configurado para receber uma segunda tensão de alimentação (por exemplo, VSS) ou acoplado ao terra. Desta maneira, um diferencial de tensão entre o primeiro e segundo trilhos de tensão com alta relação de aspecto é usado para alimentar um dispositivo de circuito no circuito celular padrão. Como utilizado aqui, uma relação de aspecto alta refere-se a uma razão altura-largura maior do que 1,0, em que cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto possui uma razão altura-largura maior do que 1,0. Em outras palavras, a altura do primeiro trilho de tensão com alta relação de aspecto é maior do que a largura do primeiro trilho de tensão com alta relação de aspecto. De modo similar, a altura do segundo trilho de tensão com alta relação de aspecto é maior do que a largura do segundo trilho de tensão com alta relação de aspecto. Empregar o primeiro e segundo trilhos de tensão com alta relação de aspecto com uma altura maior do que a largura, dessa maneira, permite que cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto possua uma área de seção transversal grande o suficiente para alcançar uma resistência inferior correspondendo a uma queda de resistência à corrente inferior (IR) (isto é, queda de tensão) específica se comparado aos trilhos de tensão de largura similar, mas que não possuem uma relação de aspecto alta. Assim, mesmo se um material metálico com uma resistividade relativamente superior for empregado para o primeiro e segundo trilhos de tensão com alta relação de aspecto em um circuito celular padrão, cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto pode ser projetado para ter uma área de seção transversal que limita a resistência e a queda de IR correspondente para reduzir ou evitar erros no circuito celular padrão decorrentes de níveis de tensão reduzidos devido a perdas de energia por queda de IR.
[0008] A este respeito, em um aspecto, é proporcionado um circuito celular padrão. O circuito celular padrão compreende um primeiro trilho de tensão com alta relação de aspecto estendendo-se ao longo de um primeiro eixo longitudinal em uma primeira direção. O primeiro trilho de tensão com alta relação de aspecto possui uma razão altura-largura maior do que 1,0 e é configurado para receber uma primeira tensão de alimentação. O circuito celular padrão adicionalmente compreende um segundo trilho de tensão com alta relação de aspecto estendendo-se ao longo de um segundo eixo longitudinal na primeira direção substancialmente paralela ao primeiro trilho de tensão com alta relação de aspecto. O segundo trilho de tensão com alta relação de aspecto tem uma razão altura-largura maior do que 1,0. O circuito celular padrão adicionalmente compreende um dispositivo de circuito eletricamente acoplado ao primeiro trilho de tensão com alta relação de aspecto e ao segundo trilho de tensão com alta relação de aspecto, em que um diferencial de tensão entre o primeiro trilho de tensão com alta relação de aspecto e o segundo trilho de tensão com alta relação de aspecto fornece energia ao dispositivo de circuito.
[0009] Em outro aspecto, é proporcionado um circuito celular padrão. O circuito celular padrão compreende um meio para fornecer uma primeira tensão de alimentação ao circuito celular padrão estendendo-se ao longo de um primeiro eixo longitudinal em uma primeira direção. O meio para fornecer a primeira tensão de alimentação tem uma razão altura-largura maior do que 1,0. O circuito celular padrão adicionalmente compreende um meio para fornecer uma segunda tensão de alimentação ao circuito celular padrão estendendo-se ao longo de um segundo eixo longitudinal na primeira direção substancialmente paralela ao meio para fornecer a primeira tensão de alimentação. O meio para fornecer a segunda tensão de alimentação tem uma razão altura-largura maior do que 1,0. O circuito celular padrão adicionalmente compreende um meio para fornecer uma função de circuito eletricamente acoplado ao meio para fornecer a primeira tensão de alimentação e ao meio para fornecer a segunda tensão de alimentação, em que um diferencial de tensão entre o meio para fornecer a primeira tensão de alimentação e o meio para fornecer a segunda tensão de alimentação fornece energia ao meio para fornecer a função de circuito.
[0010] Em outro aspecto, é proporcionado um método de fabricação de um circuito celular padrão empregando trilhos de tensão com alta relação de aspecto para menor resistência. O método compreende dispor um primeiro trilho de tensão com alta relação de aspecto ao longo de um primeiro eixo longitudinal em uma primeira direção, em que o primeiro trilho de tensão com alta relação de aspecto tem uma razão altura-largura maior do que 1,0 e é configurado para receber uma primeira tensão de alimentação. O método adicionalmente compreender dispor um segundo trilho de tensão com alta relação de aspecto estendendo-se ao longo de um segundo eixo longitudinal na primeira direção substancialmente paralela ao primeiro trilho de tensão com alta relação de aspecto. O segundo trilho de tensão com alta relação de aspecto tem uma razão altura-largura maior do que 1,0. O método adicionalmente compreende formar um dispositivo de circuito que é eletricamente acoplado ao primeiro trilho de tensão com alta relação de aspecto e ao segundo trilho de tensão com alta relação de aspecto, em que um diferencial de tensão entre o primeiro trilho de tensão com alta relação de aspecto e o segundo trilho de tensão com alta relação de aspecto fornece energia ao dispositivo de circuito.
BREVE DESCRIÇÃO DAS FIGURAS
[0011] A Figura 1A é um diagrama de vista superior de um circuito de célula padrão convencional;
[0012] A Figura 1B é um diagrama de seção transversal do circuito celular padrão obtido de forma geral ao longo da linha A-A na Figura 1A;
[0013] A Figura 2A é um diagrama de vista superior de um circuito celular padrão ilustrativo empregando trilhos de tensão com alta relação de aspecto para menor resistência de modo a reduzir a queda de resistência à corrente (IR);
[0014] A Figura 2B é um diagrama de seção transversal do circuito celular padrão obtido de forma geral ao longo da linha B-B na Figura 2A empregando trilhos de tensão com alta relação de aspecto para menor resistência para reduzir a queda de IR;
[0015] A Figura 3 é um fluxograma ilustrando um processo exemplificativo de fabricação do circuito celular padrão empregando trilhos de tensão com alta relação de aspecto para menor resistência para reduzir a queda de IR nas Figuras 2A-2B;
[0016] A Figura 4A é um diagrama de vista superior de outro circuito celular padrão ilustrativo empregando trilhos de tensão com alta relação de aspecto para menor resistência de modo a reduzir a queda de IR;
[0017] A Figura 4B é um diagrama de seção transversal do circuito celular padrão obtido de modo geral ao longo da linha C-C na Figura 4A empregando trilhos de tensão com alta relação de aspecto com uma razão altura- largura aproximadamente igual a 2,0;
[0018] A Figura 4C é outro diagrama de seção transversal do circuito celular padrão obtido de modo geral ao longo da linha C-C na Figura 4A empregando trilhos de tensão com alta relação de aspecto com uma razão altura- largura aproximadamente igual a 3,0;
[0019] A Figura 4D é outro diagrama de seção transversal do circuito celular padrão obtido de modo geral ao longo da linha C-C na Figura 4A empregando trilhos de tensão com alta relação de aspecto com uma razão altura- largura aproximadamente igual a (4);
[0020] A Figura 5 é um diagrama de blocos de um sistema ilustrativo baseado em processador que pode incluir elementos empregando os circuitos celulares padrão empregando trilhos de tensão com alta relação de aspecto para menor resistência de modo a reduzir a queda de IR nas Figuras 2A-2B e 4A-4D; e
[0021] A Figura 6 é um diagrama de blocos de um dispositivo de comunicações sem fio exemplificativo que inclui componentes de radiofrequência (RF) formados em um circuito integrado (CI), em que os componentes de RF podem incluir elementos empregando os circuitos celulares padrão empregando trilhos de tensão com alta relação de aspecto para menor resistência para reduzir a queda de IR nas Figuras 2A-2B e 4A-4D.
DESCRIÇÃO DETALHADA
[0022] Seguindo agora com referência às figuras dos desenhos, vários aspectos exemplificativos da presente revelação são descritos. A palavra "exemplificativo" é usada para indicar algo que “serve de exemplo ou ilustração”. Qualquer aspecto aqui descrito aqui como "ilustrativo" não deve ser necessariamente interpretado como preferido ou vantajoso em relação a outros aspectos.
[0023] Os aspectos aqui revelados incluem circuitos celulares padrão empregando trilhos de tensão com alta relação de aspecto para menor resistência. Em um aspecto, é proporcionado um circuito celular padrão. Conforme utilizado aqui, um circuito celular padrão é um conjunto de dispositivos de circuito que oferece uma função de circuito integrado (CI) e que se conforma às regras de design específicas de uma tecnologia de fabricação escolhida. O circuito celular padrão emprega um primeiro trilho de tensão com alta relação de aspecto configurado para receber uma primeira tensão de alimentação (por exemplo, VDD). O circuito celular padrão também emprega um segundo trilho de tensão com alta relação de aspecto estendendo-se de forma substancialmente paralela ao primeiro trilho de tensão com alta relação de aspecto que pode ser configurado para receber uma segunda tensão de alimentação (por exemplo, VSS) ou acoplado ao terra. Desta maneira, um diferencial de tensão entre o primeiro e segundo trilhos de tensão com alta relação de aspecto é usado para alimentar um dispositivo de circuito no circuito celular padrão. Como utilizado aqui, uma relação de aspecto alta refere-se a uma razão altura-largura maior do que 1,0, em que cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto possui uma razão altura-largura maior do que 1,0. Em outras palavras, a altura do primeiro trilho de tensão com alta relação de aspecto é maior do que a largura do primeiro trilho de tensão com alta relação de aspecto. De modo similar, a altura do segundo trilho de tensão com alta relação de aspecto é maior do que a largura do segundo trilho de tensão com alta relação de aspecto. Empregar o primeiro e segundo trilhos de tensão com alta relação de aspecto com uma altura maior do que a largura, dessa maneira, permite que cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto possua uma área de seção transversal grande o suficiente para alcançar uma resistência inferior correspondendo a uma queda de resistência à corrente inferior (IR) (isto é, queda de tensão) específica se comparado aos trilhos de tensão de largura similar, mas que não possuem uma relação de aspecto alta. Assim, mesmo se um material metálico com uma resistividade relativamente superior for empregado para o primeiro e segundo trilhos de tensão com alta relação de aspecto em um circuito celular padrão, cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto pode ser projetado para ter uma área de seção transversal que limita a resistência e a queda de IR correspondente para reduzir ou evitar erros no circuito celular padrão decorrentes de níveis de tensão reduzidos devido a perdas de energia por queda de IR.
[0024] Antes de discutirmos um circuito celular padrão empregando trilhos de tensão com alta relação de aspecto para menor resistência de modo a reduzir a queda de IR começando na Figura 2A, descreve-se primeiramente um circuito celular padrão convencional. Sob esse aspecto, as Figuras 1A e 1B ilustram um circuito celular padrão convencional 100 empregando trilhos de tensão padrão. A Figura 1A ilustra um diagrama de vista superior do circuito celular padrão convencional 100, enquanto que a Figura 1B ilustra uma vista em seção transversal do circuito celular padrão convencional 100 obtida de modo geral ao longo da linha A-A na Figura 1A.
[0025] Com referência às Figuras 1A e 1B, o circuito celular padrão convencional 100 inclui o primeiro trilho de tensão 102 estendendo-se ao longo de um primeiro eixo longitudinal A1 em uma primeira direção X. O circuito celular padrão convenciona 100 também inclui um segundo trilho de tensão 104 estendendo-se ao longo de um segundo eixo longitudinal A2 na primeira direção X substancialmente paralela ao primeiro trilho de tensão 102. O circuito celular padrão convencional 100 também inclui um dispositivo de circuito 106 formado a partir de múltiplos elementos de circuito (por exemplo, elementos de transistor) dispostos abaixo do primeiro e segundo trilhos de tensão 102, 104 em uma segunda direção Z. Além disso, um diferencial de tensão entre o primeiro e segundo trilhos de tensão 102, 104 é usado para alimentar o dispositivo de circuito 106. Por exemplo, o primeiro trilho de tensão 102 pode receber uma primeira tensão de alimentação (por exemplo, VDD), enquanto que o segundo trilho de tensão 104 pode receber uma segunda tensão de alimentação (por exemplo, VSS) ou ser acoplado ao terra. Adicionalmente, podem ser empregados elementos de conexão dentro do circuito celular padrão convencional 100 para distribuir a primeira e segunda tensões de alimentação VDD, VSS a partir do primeiro e segundo trilhos de tensão 102, 104 para o dispositivo de circuito 106. Em particular, o primeiro trilho de tensão 102 é acoplado eletricamente a uma primeira entrada de energia 108 por meio de uma via 110 e uma interconexão de camada de contato 112. Adicionalmente, o segundo trilho de tensão 104 é acoplado eletricamente a uma segunda entrada de energia 114 por meio de uma via 116 e uma interconexão de camada de contato 118. A primeira e segunda entradas de energia 108, 114 são acopladas eletricamente aos elementos correspondentes 120(1), 120(2) do dispositivo de circuito 106 de modo a distribuir a primeira e segunda tensões de alimentação VDD, VSS ao dispositivo de circuito 106.
[0026] Continuando com referência às Figuras 1A e 1B, cada um do primeiro e segundo trilhos de tensão 102, 104 possui uma largura W1 aproximadamente igual a três (3) vezes a largura das linhas metálicas no circuito celular padrão convencional 100, tais como as linhas metálicas 122(1), 122(2) estendendo-se ao longo dos eixos A3, A4, respectivamente, ao longo da primeira direção X substancialmente paralela ao primeiro e segundo trilhos de tensão 102, 104. Desta maneira, a largura das linhas metálicas 122(1), 122(2) pode ser aproximadamente igual a uma dimensão crítica (CD) de uma tecnologia de processo usada para fabricar o circuito celular padrão convencional 100. Como usado aqui, a dimensão crítica (CD) de uma tecnologia de processo é a menor largura na qual uma linha metálica pode ser fabricada na tecnologia de processo sem deixar de atender às regras de design correspondentes de modo a evitar a função errônea do circuito. Adicionalmente, cada um do primeiro e segundo trilhos de tensão 102, 104 possui uma altura H1 que é menor do que a largura W1. Desta maneira, uma razão altura-largura do primeiro e segundo trilhos de tensão 102, 104 é menor do que 1,0 (isto é, razão altura-largura (H1:W1) < 1). Neste exemplo, dado que cada um do primeiro e segundo trilhos de tensão 102, 104 possui uma altura H1 tal que cada um corresponde a uma camada metálica M0, precisariam ser empregadas vias em um nível de via V0, interconexões em uma camada metálica M1 e vias em um nível de via V1 para acoplar eletricamente o primeiro e segundo trilhos de tensão 102, 104, respectivamente, às interconexões de direcionamento em uma camada metálica M2 de modo a direcionar a primeira e segunda tensões de alimentação VDD, VSS por todo o circuito celular padrão convencional 100. Vale ressaltar que os elementos usados para acoplar eletricamente o primeiro e segundo trilhos de tensão 102, 104 às interconexões de direcionamento na camada metálica M2 adicionam resistência correspondente ao circuito celular padrão convencional 100, aumentando assim a queda de IR e reduzindo o desempenho.
[0027] Continuando com referência às Figuras 1A e 1B, a queda de IR do primeiro e segundo trilhos de tensão 102, 104 também é afetada pela resistividade do material usado para formar o primeiro e segundo trilhos de tensão 102, 104, bem como pela largura W1 e pela altura H1. Desta maneira, o primeiro e segundo trilhos de tensão 102, 104 podem ser empregados usando um metal mais escalonável do que o cobre (Cu), tal como rutênio (Ru) ou cobalto (Co). No entanto, se os metais mais escalonáveis tiverem uma resistividade maior do que o cobre (Cu), empregar o primeiro e segundo trilhos de tensão 102, 104 usando tais metais resulta em cada um do primeiro e segundo trilhos de tensão 102, 104 tendo uma resistência superior se comparado ao uso de cobre (Cu). Adicionalmente, reduzir a largura W1 para diminuir o consumo de área do circuito celular padrão 100 reduz a área condutora do primeiro e segundo trilhos condutores 102, 104, o que adicionalmente aumenta a resistência, e, portanto, a queda de IR, do primeiro e segundo trilhos de tensão 102, 104. Uma queda de IR maior pode reduzir a tensão distribuída pelo primeiro e segundo trilhos de tensão 102, 104 a um nível baixo o suficiente para impedir a ativação do dispositivo de circuito 106, fazendo assim com que o circuito celular padrão convencional 100 produza saída errônea decorrente dos níveis de tensão reduzidos não-intencionados devido às perdas de energia por queda de IR.
[0028] Sob esse aspecto, as Figuras 2A e 2B ilustram um circuito celular padrão 200 ilustrativo empregando trilhos de tensão com alta relação de aspecto para menor resistência de modo a reduzir a queda de IR. A Figura 2A ilustra um diagrama de vista superior do circuito celular padrão 200, enquanto que a Figura 2B ilustra uma vista em seção transversal do circuito celular padrão 200 obtida de modo geral ao longo da linha B-B na Figura 2A.
[0029] Com referência às Figuras 2A e 2B, o circuito celular padrão 200 emprega um primeiro trilho de tensão com alta relação de aspecto 202 estendendo-se ao longo de um primeiro eixo longitudinal A1 em uma primeira direção X e configurado para receber uma primeira tensão de alimentação (por exemplo, VDD). O circuito celular padrão 200 também emprega um segundo trilho de tensão com alta relação de aspecto 204 estendendo-se ao longo de um segundo eixo longitudinal A2 na primeira direção X substancialmente paralela ao primeiro trilho de tensão com alta relação de aspecto 202. O segundo trilho de tensão com alta relação de aspecto 204 pode ser configurado para receber uma segunda tensão de alimentação (por exemplo, VSS) ou ser acoplado ao terra. Desta maneira, um diferencial de tensão entre o primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 é usado para alimentar o dispositivo de circuito 206 no circuito celular padrão 200. Por exemplo, o primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 são configurados para receber a primeira tensão de alimentação VDD e a segunda tensão de alimentação VSS, respectivamente, e distribuir a primeira e segunda tensões de alimentação VDD, VSS ao dispositivo de circuito 206 formado a partir de múltiplos elementos de circuito (por exemplo, elementos de transistor) dispostos abaixo do primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 em uma segunda direção Z. Neste aspecto, o primeiro trilho de tensão com alta relação de aspecto 202 é eletricamente acoplado a uma primeira entrada de energia 208 por meio de uma interconexão da camada de contato 210, e o segundo trilho de tensão com alta relação de aspecto 204 é eletricamente acoplado a uma segunda entrada de energia 212 por meio de uma interconexão da camada de contato 214. A primeira e segunda entradas de energia 208, 212 são acopladas eletricamente aos elementos correspondentes 216(1), 216(2) do dispositivo de circuito 206 de modo a distribuir a primeira e segunda tensões de alimentação VDD, VSS ao dispositivo de circuito 206.
[0030] Continuando com referência às Figuras 2A e 2B, cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 possui uma largura W2 aproximadamente igual a três (3) vezes a largura de uma linha metálica em uma camada metálica no circuito celular padrão 200, tais como as linhas metálicas 218(1), 218(2) estendendo-se ao longo dos eixos A3, A4, respectivamente, ao longo da primeira direção X substancialmente paralela ao primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204. Como ilustrado na Figura 2A, os eixos longitudinais A3, A4 são diferentes do primeiro e segundo eixos longitudinais A1, A2. A largura das linhas metálicas 218(1), 218(2) pode ser aproximadamente igual a uma dimensão crítica (CD) de uma tecnologia de processo usada para fabricar o circuito celular padrão 200. Adicionalmente, cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 tem uma razão altura-largura maior do que 1,0. Mais especificamente, uma altura H2 do primeiro trilho de tensão com alta relação de aspecto 202 é maior do que a largura W2 do primeiro trilho de tensão com alta relação de aspecto 202. De modo similar, a altura H2 do segundo trilho de tensão com alta relação de aspecto é maior do que a largura W2 do segundo trilho de tensão com alta relação de aspecto 204. Neste exemplo, a altura H2 é duas (2) vezes a largura W2 de modo que a razão altura-largura do primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 seja igual a dois (2). Como resultado, cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 se estende a partir de uma camada metálica M0 para um nível de via V0 e uma camada metálica M1. Em outras palavras, devido à altura H2 do primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204, os elementos no nível de via V0 e na camada metálica M1 não são necessários além das vias em um nível de via V1 para acoplar eletricamente o primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 às interconexões de direcionamento em uma camada metálica M2. Adicionalmente, neste aspecto, os elementos em um nível de via V-1 abaixo da camada metálica M0 não são necessários para acoplar o primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 às interconexões de camada de contato 210, 214 correspondentes.
[0031] Continuando com referência às Figuras 2A e 2B, a ausência de elementos nos níveis de via V-1 e V0, e a camada metálica M1 reduzem a resistência do circuito celular padrão 200, o que reduz a queda de IR e aumenta o desempenho se comparado ao circuito celular padrão convencional 100 nas Figuras 1A e 1B. Adicionalmente, empregar o primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 com uma altura H2 maior do que a largura W2 desta maneira permite que cada um tenha uma área de seção transversal grande o suficiente para alcançar uma resistência relativamente inferior correspondendo a uma determinada queda de IR (por exemplo, queda de tensão). Assim, mesmo se um metal com uma resistividade maior do que o cobre (Cu) for empregado, tal como rutênio (Ru) ou cobalto (Co), por exemplo, cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 pode ser projetado para ter uma altura H2 tal que a área de seção transversal resultante limite a resistência e queda de IR correspondente para reduzir ou evitar erros no circuito celular padrão 200 decorrentes de níveis de tensão reduzidos não-intencionais devido a perdas de energia por queda de IR.
[0032] A Figura 3 ilustra um processo de fabricação 300 ilustrativo para o circuito celular padrão 200 empregando o primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 para resistência reduzida nas Figuras 2A-2B. O processo de fabricação 300 inclui dispor o primeiro trilho de tensão com alta relação de aspecto 202 ao longo do primeiro eixo longitudinal A1 na primeira direção X, em que o primeiro trilho de tensão com alta relação de aspecto 202 tem uma razão altura-largura maior do que 1,0 e é configurado para receber uma primeira tensão de alimentação (por exemplo, VDD) (bloco 302). O processo de fabricação 300 também inclui dispor o segundo trilho de tensão com alta relação de aspecto 204 estendendo-se ao longo do segundo eixo longitudinal A2 na primeira direção X substancialmente paralela ao primeiro trilho de tensão com alta relação de aspecto 202 (bloco 304). O segundo trilho de tensão com alta relação de aspecto 204 tem uma razão altura-largura maior do que 1,0. O processo de fabricação 300 também inclui formar o dispositivo de circuito 206 que é acoplado eletricamente ao primeiro trilho de tensão com alta relação de aspecto 202 e ao segundo trilho de tensão com alta relação de aspecto 204 (bloco 306). O diferencial de tensão entre o primeiro trilho de tensão com alta relação de aspecto 202 e o segundo trilho de tensão com alta relação de aspecto 204 fornece energia ao dispositivo de circuito 206. Adicionalmente, o processo de fabricação 300 pode incluir etapas para empregar as linhas metálicas 218(1), 218(2). Por exemplo, o processo de fabricação 300 pode incluir dispor as linhas metálicas 218(1), 218(2) ao longo dos eixos longitudinais A3, A4 correspondentes, na primeira direção X substancialmente paralela ao primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204, em que cada linha metálica 218(1), 218(2) tem uma largura aproximadamente igual à dimensão crítica (CD) da tecnologia de processo do circuito celular padrão 200 (bloco 308). Como discutido acima, cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto 202, 204 pode ter uma largura W2 aproximadamente igual a três (3) vezes a largura (por exemplo, CD) das linhas metálicas 218(1), 218(2), duas (2) vezes a largura (por exemplo, CD) das linhas metálicas 218(1), 218(2), aproximadamente igual à largura (por exemplo, CD) das linhas metálicas 218(1), 218(2) ou de qualquer valor em um intervalo entre a largura (por exemplo, CD) das linhas metálicas 218(1), 218(2) e três (3) vezes a largura (por exemplo, CD).
[0033] Além do circuito celular padrão 200 nas Figuras 2A e 2B, outros aspectos podem empregar trilhos de tensão com alta relação de aspecto com uma largura reduzida para reduzir o consumo de área e, ao mesmo tempo, obter uma redução na resistência. Sob esse aspecto, as Figuras 4A a 4D ilustram um circuito celular padrão 400 ilustrativo empregando trilhos de tensão com alta relação de aspecto para menor resistência. A Figura 4A ilustra um diagrama de vista superior do circuito celular padrão 400, enquanto que as Figuras 4B a 4D ilustram vistas em seção transversal de diferentes instâncias do circuito celular padrão 400 obtidas de modo geral ao longo da linha C-C na Figura 4A. Como discutido em mais detalhes abaixo, cada uma das Figuras 4A-4D ilustra o circuito celular padrão 400 empregando trilhos de tensão com alta relação de aspecto em alturas variadas de acordo com escolhas de design específicas. Além disso, o circuito celular padrão 400 inclui certos componentes em comum com o circuito celular padrão 200 nas Figuras 2A e 2B, como ilustrado por números de elementos similares entre as Figuras 2A, 2B e 4A-4D, e, dessa forma, não serão novamente descritos aqui.
[0034] Com referência às Figuras 4A a 4D, o circuito celular padrão 400 emprega um primeiro trilho de tensão com alta relação de aspecto 402 estendendo-se ao longo de um primeiro eixo longitudinal A1 em uma primeira direção X e configurado para receber uma primeira tensão de alimentação (por exemplo, VDD). O circuito celular padrão 400 também emprega um segundo trilho de tensão com alta relação de aspecto 404 estendendo-se ao longo de um segundo eixo longitudinal A2 na primeira direção X substancialmente paralela ao primeiro trilho de tensão com alta relação de aspecto 402. O segundo trilho de tensão com alta relação de aspecto 404 pode ser configurado para receber uma segunda tensão de alimentação (por exemplo, VSS) ou ser acoplado ao terra. Desta maneira, um diferencial de tensão entre o primeiro e segundo trilhos de tensão com alta relação de aspecto 402, 404 é usado para alimentar o dispositivo de circuito 206 no circuito celular padrão 400. O primeiro e segundo trilhos de tensão com alta relação de aspecto 402B, 402D, 404B, 404D nos aspectos ilustrados nas Figuras 4B e 4D são eletricamente acoplados à primeira e segunda entradas de energia 208, 212 por meio das interconexões de camada de contato 210, 214, respectivamente. No entanto, o primeiro e segundo trilhos de tensão com alta relação de aspecto 402C, 404C no aspecto ilustrado na Figura 4C são eletricamente acoplados à primeira e segunda entradas de energia 208, 212 por meio das vias 406, 408 e das interconexões de camada de contato 210, 214, respectivamente.
[0035] Continuando com referência à Figura 4A, cada um do primeiro e segundo trilhos de tensão com alta relação de aspeto 402, 404 possui uma largura W3 menor do que três (3) vezes uma dimensão crítica (CD) (por exemplo, largura) de uma linha metálica de uma ou mais linhas metálicas dispostas em uma camada metálica no circuito celular padrão 400, tais como as linhas metálicas 218(1), 218(2). Neste exemplo, a largura W3 é aproximadamente igual a duas (2) vezes a dimensão crítica (CD) das linhas metálicas 218(1), 218(2). Por exemplo, se o circuito celular padrão 400 tiver um espaçamento de linha metálica aproximadamente igual a vinte e oito (28) nanômetros (nm), a dimensão crítica (CD) da linha metálica 218(1) pode ser aproximadamente igual a catorze (14) nm. Assim, a largura W3 é aproximadamente iguala 28 nm. No entanto, outros aspectos podem empregar o primeiro e segundo trilhos de tensão com alta relação de aspecto 402, 402 possuindo uma largura aproximadamente igual à dimensão crítica (CD) (por exemplo, 14 nm).
[0036] Com referências às Figuras 4B-4D, o primeiro e segundo trilhos de tensão com alta relação de aspecto 402B, 402D, 404B-404D podem ser projetados com diferentes alturas de acordo com as especificações de design de um caso específico do circuito celular padrão 400. Para distinguir entre cada distância do primeiro e segundo trilhos de tensão com alta relação de aspecto 402, 404 nas Figuras 4B-4D, um B, C ou D é anexado ao número de elemento nas Figuras 4B a 4D, respectivamente.
[0037] Sob este aspecto, com referência particular à Figura 4B, uma altura H3B do primeiro e segundo trilhos de tensão com alta relação de aspecto 402B, 404B é de duas (2) vezes a largura W3, de modo que a razão altura-largura do primeiro e segundo trilhos de tensão com alta relação de aspecto 402B, 404B seja igual a dois (2). Uma vez que o primeiro e segundo trilhos de tensão com alta relação de aspecto 402B, 404B possuem uma altura H3B, as vias em um nível de via V0 e as interconexões em uma camada metálica M1 seriam necessárias além das vias em um nível de via V1 para acoplar eletricamente o primeiro e segundo trilhos de tensão com alta relação de aspecto 402B, 404B às interconexões de direcionamento em uma camada metálica M2. Como alternativa, com referência particular à Figura 4C, uma altura H3C do primeiro e segundo trilhos de tensão com alta relação de aspecto 402C, 404C é de três (3) vezes a largura W3, de modo que a razão altura-largura do primeiro e segundo trilhos de tensão com alta relação de aspecto 402C, 404C seja igual a três (3). Uma vez que o primeiro e segundo trilhos de tensão com alta relação de aspecto 402C, 404C possuem uma altura H3C, nenhum elemento no nível de via V0 e na camada metálica M1 seria necessário além das vias no nível de via V1 para acoplar eletricamente o primeiro e segundo trilhos de tensão com alta relação de aspecto 402C, 404C às interconexões de direcionamento na uma camada metálica M2. Adicionalmente, com referência particular à Figura 4D, uma altura H3D do primeiro e segundo trilhos de tensão com alta relação de aspecto 402D, 404D é de quatro (4) vezes a largura W3, de modo que a razão altura-largura do primeiro e segundo trilhos de tensão com alta relação de aspecto 402D, 404D seja igual a quatro (4). Uma vez que o primeiro e segundo trilhos de tensão com alta relação de aspecto 402D, 404D possuem uma altura H3D, nenhum elemento no nível de via V0 e na camada metálica M1 seria necessário além das vias no nível de via V1 para acoplar eletricamente o primeiro e segundo trilhos de tensão com alta relação de aspecto 402D, 404D às interconexões de direcionamento na uma camada metálica M2.
[0038] Embora cada instância do circuito celular padrão 400 ilustrado nas Figuras 4A-4D inclua diferentes atributos, empregar o primeiro e segundo trilhos de tensão com alta relação de aspecto 402, 404 com a largura W3 menor do que três (3) vezes a dimensão crítica (CD) e a razão altura-largura maior do que 1.0, dessa forma, reduz a área ocupada do circuito celular padrão 400. Adicionalmente, empregar o primeiro e segundo trilhos de tensão com alta relação de aspecto 402, 404 com a razão altura-largura maior do que 1,0 permite que o primeiro e segundo trilhos de tensão com alta relação de aspecto 402, 404 tenham uma área de seção transversal grande o suficiente para alcançar uma resistência correspondendo a uma queda de IR específica. Assim, mesmo com a largura reduzida W3 e/ou um metal com uma resistividade relativamente alta, tal como rutênio (Ru) ou cobalto (Co), por exemplo, cada um do primeiro e segundo trilhos de tensão com alta relação de aspecto 402, 404 pode ser projetado para ter uma respectiva altura H3B, H3C, H3D que minimiza a queda de IR correspondente para reduzir ou evitar erros no circuito celular padrão 400, ao mesmo tempo em que também limita o consumo de área.
[0039] Adicionalmente, continuando com referência às Figuras 4A-4D, o circuito celular padrão 400 também evita a necessidade de empregar cobre (Cu) para o primeiro e segundo trilhos de tensão com alta relação de aspecto 402, 404 para alcançar uma queda de IR específica, ao mesmo tempo em que utiliza um metal alternativo, mais escalonável, para outras partes do circuito celular padrão 400. Em vez disso, o circuito celular padrão 400 pode empregar um único metal para o primeiro e segundo trilhos de tensão com alta relação de aspecto 402, 404, bem como para outras partes do circuito celular padrão 400, e ainda alcançar uma queda de IR desejada devido à razão altura- largura do primeiro e segundo trilhos de tensão com alta relação de aspecto 402, 404 ser maior do que 1,0. Mais especificamente, o circuito celular padrão 400 pode empregar um metal que é mais escalonável que o cobre (Cu) para o primeiro e segundo trilhos de tensão com alta relação de aspecto 402, 404 e outras partes do circuito celular padrão 40 (por exemplo, as linhas metálicas 218(1), 218(2)), mesmo se tal metal tiver uma resistividade maior do que o cobre (Cu), devido à resistência reduzida alcançada pela razão altura-largura ser maior do que 1,0. Empregar um único metal, dessa forma, permite que o circuito celular padrão 400 seja fabricado com complexidade de processo e custos de bolacha de semicondutor limitados.
[0040] Os elementos aqui descritos são algumas vezes chamados de meios para realizar funções específicas. Sob esse aspecto, os primeiros trilhos de tensão com alta relação de aspecto 202, 402 são algumas vezes chamados aqui de “um meio para fornecer uma primeira tensão de alimentação ao circuito celular padrão estendendo-se ao longo de um primeiro eixo longitudinal em uma primeira direção, em que o meio para fornecer a primeira tensão de alimentação tem uma razão altura-largura maior do que 1,0”. Adicionalmente, os segundos trilhos de tensão com alta relação de aspecto 204, 404 são algumas vezes chamados aqui de “um meio para fornecer uma segunda tensão de alimentação ao circuito celular padrão estendendo-se ao longo de um segundo eixo longitudinal na primeira direção substancialmente paralela ao meio para fornecer a primeira tensão de alimentação, em que o meio para fornecer a segunda tensão de alimentação tem uma razão altura-largura maior do que 1,0”. O dispositivo de circuito 206 é algumas vezes chamado aqui de “um meio para fornecer uma função de circuito eletricamente acoplado ao meio para fornecer a primeira tensão de alimentação e ao meio para fornecer a segunda tensão de alimentação, em que um diferencial de tensão entre o meio para fornecer a primeira tensão de alimentação e o meio para fornecer a segunda tensão de alimentação fornece energia ao meio para fornecer a função de circuito”.
[0041] Os circuitos celulares padrão empregando trilhos de tensão com alta relação de aspecto para resistência reduzida de acordo com os aspectos aqui revelados podem ser proporcionados ou integrados em qualquer dispositivo baseado em processador. Exemplos, sem limitação, incluem um conversor de sinais, uma unidade de entretenimento, um dispositivo de navegação, um dispositivo de comunicações, uma unidade de dados de localização fixa, uma unidade de dados de localização móvel, um dispositivo do sistema global de posicionamento (GPS), um telefone móvel, um telefone celular, um telefone de protocolo de iniciação de sessão (SIP), um tablet, um “phablet”, um, um servidor, um computador, um computador portátil, um dispositivo de computação móvel, um dispositivo de computação vestível (por exemplo, um relógio inteligente, um monitorador de saúde ou condicionamento físico, óculos, etc.), um computador de mesa, um assistente digital pessoal (PDA), um monitor, um monitor de computador, uma televisão, um sintonizador, um rádio, um rádio via satélite, um reprodutor de música, um reprodutor de música digital, um reprodutor de música portátil, um reprodutor de vídeo digital, um reprodutor de vídeo, um reprodutor disco de vídeo digital (DVD), um reprodutor de vídeo digital portátil, um automóvel, um componente de veículo, sistemas aviônicos, um drone e um drone multirotor.
[0042] Sob este aspecto, a Figura 5 ilustra um exemplo de um sistema baseado em processador 500 que pode incluir elementos empregando os circuitos celulares padrão 200, 400 empregando os trilhos de tensão com alta relação de aspecto 202, 204, 402, 404 para resistência reduzida nas Figuras 2A a 2B e 4A a 4D, respectivamente. Neste exemplo, o sistema baseado em processador 500 inclui uma ou mais unidades centrais de processamento (CPUs) 502, cada uma incluindo um ou mais processadores 504. As CPUs(s) 502 podem conter uma memória cache 506 acoplada ao(s) processador(es) 504 para rápido acesso a dados armazenados temporariamente. A(s) CPU(s) 502 é/são acopladas a um barramento do sistema 508 e pode(m) interligar dispositivos mestres e escravos incluídos no sistema baseado em processador 500. Como é bem conhecido, as CPU(s) 502 se comunica(m) com esses outros dispositivo(s) por meio da troca de informações de endereço, controle e dados através do barramento do sistema 508. Por exemplo, as CPU(s) 502 podem comunicar solicitações de transação de barramento a um controlador de memória 510 como um exemplo de um dispositivo escravo. Embora não ilustrado na Figura 5, múltiplos barramentos do sistema 508 poderiam ser proporcionados, em que cada barramento do sistema 508 constitui uma estrutura diferente.
[0043] Outros dispositivos mestres e escravos podem ser conectados ao barramento do sistema 508. Como ilustrado na Figura 5, esses dispositivos podem incluir um sistema de memória 512, um ou mais dispositivos de entrada 514, um ou mais dispositivos de saída 516, um ou mais dispositivos de interface de rede 518, e um ou mais controladores de exibição 520, como exemplos. O(s) dispositivo(s) de entrada 514 podem incluir qualquer tipo de dispositivo de entrada, incluindo, sem a isto se limitar, teclas de entrada, botões, processadores de voz, etc. O(s) dispositivo(s) de entrada 516 podem incluir qualquer tipo de dispositivo de saída, incluindo, sem a isto se limitar, áudio, vídeo, outros indicadores visuais, etc. O(s) dispositivo(s) de interface de rede 518 pode(m) ser qualquer dispositivo configurado para permitir a troca de dados de e para uma rede 522. A rede 522 pode ser qualquer tipo de rede, incluindo mas não limitado a uma rede com fio ou sem fio, uma rede pública ou privada, uma rede local (LAN), uma rede local sem fio (WLAN), uma rede de longa distância (WAN), uma rede BLUETOOTH®, ou a Internet. O(s) dispositivo(s) de interface de rede 518 pode(m) ser configurado(s) para suportar qualquer tipo de protocolo de comunicações desejado. O sistema de memória 512 pode incluir uma ou mais unidades de memória 524(0)- 524(M).
[0044] As CPU(s) 502 também podem ser configuradas para acessar o(s) controlador(es) de exibição 520 através do barramento do sistema 508 para controlar informações enviadas a um ou mais meios de exibição 526. O(s) controlador(es) de exibição 520 enviam informações ao(s) meio(s) de exibição 526 para serem exibidas por meio de um ou mais processadores de vídeo 528, que processam as informações a serem exibidas em um formato apropriado para o(s) meio(s) de exibição 526. O(s) meio(s) de exibição 526 pode(m) incluir qualquer tipo de meio de exibição, incluindo, mas não limitado a um tubo de raios catódico (CRT), uma tela de cristal líquido (LCD), uma tela de plasma, uma tela de diodo emissor de luz (LED), etc.
[0045] A Figura 6 ilustra um dispositivo de comunicações sem fio 600 exemplificativo que inclui componentes de radiofrequência (RF) formados em um circuito integrado (CI) 602, em que os componentes de RF podem incluir elementos empregando os circuitos celulares padrão 200, 400 empregando os trilhos de tensão com alta relação de aspecto 202, 204, 402, 404 para menor resistência nas Figuras 2A a 2B e 4A a 4D, respectivamente. Sob esse aspecto, o dispositivo de comunicações sem fio 600 pode ser proporcionado no CI 602. O dispositivo de comunicações sem fio 600 pode incluir ou ser proporcionado em qualquer um dos dispositivos citados acima, como exemplos. Como ilustrado na Figura 6, o dispositivo de comunicações sem fio 600 inclui um transceptor 604 e um processador de dados 606. O processador de dados 606 pode incluir uma memória para armazenar códigos de dados e programas. O transceptor 604 inclui um transmissor 608 e um receptor 610 que suporta comunicação bidirecional. Em geral, o dispositivo de comunicações sem fio 600 pode incluir qualquer número de transmissores e/ou receptores para qualquer número de sistemas de comunicação e faixas de frequência. Todo ou uma parte do transceptor 604 pode ser implementada em um ou mais CIs analógicos, CI de RF (RFICs), CIs de sinal misto, etc.
[0046] Um transmissor 608 ou um receptor 610 pode ser implementado com uma arquitetura super-heteródina ou uma arquitetura de conversão direta. Na arquitetura super-heteródina, um sinal é convertido em frequência entre RF e banda base em múltiplos estágios, por exemplo, de RF para uma frequência intermediária (FI) em um estágio, e então da IF para banda base em outro estágio para o receptor 610. Na arquitetura de conversão direta, um sinal é convertido em frequência entre RF e banda base em um estágio. As arquiteturas de super-heteródino e conversão direta podem usar diferentes blocos de circuito e/ou possuir diferentes requisitos. No dispositivo de comunicações sem fio 600 na Figura 6, o transmissor 608 e o receptor 610 são implementados com a arquitetura de conversão direta.
[0047] No caminho de transmissão, o processador de dados 606 processa dados a serem transmitidos e fornece sinais de saída analógica I e Q ao transmissor 608. No dispositivo de comunicações sem fio 600 exemplificativo, o processador de dados 606 inclui conversores digital/analógico (DACs) 612(1), 612(2) para converter os sinais digitais gerados pelo processador de dados 606, nos sinais de saída analógicos I e Q, por exemplo, correntes de saída I e Q, para processamento adicional.
[0048] Dentro do transmissor 608, filtros passa-baixa 614(1), 614(2) filtram os sinais de saída analógicos I e Q, respectivamente, para remover sinais indesejados causados pela conversão digital-analógico anterior. Amplificadores (AMP) 616(1), 616(2) amplificam os sinais a partir dos filtros passa-baixa 614(1), 614(2), respectivamente, e fornecem sinais de banda base I e Q. Um conversor de subida 618 realiza a conversão ascendente dos sinais de banda base I e Q com sinais do oscilador local (LO) de transmissão (TX) através dos misturadores 620(1), 620(2) a partir de um gerador de sinal LO TX 622 para fornecer um sinal convertido em sentido ascendente 624. Um filtro 626 filtra o sinal convertido em sentido ascendente 624 para remover sinais indesejados causados pela conversão ascendente de frequência, bem como o ruído em uma faixa de frequências de recepção. Um amplificador de potência (PA) 628 amplifica o sinal convertido em sentido ascendente 624 a partir do filtro 626 para obter o nível de potência de saída desejado e fornece um sinal RF de transmissão. O sinal RF de transmissão é direcionado através de um duplexador ou chave 630 e transmitido por meio de uma antena 632.
[0049] No caminho de recepção, a antena 632 recebe sinais transmitidos pelas estações base e fornece um sinal RF recebido, que é direcionado através do duplexador ou comutador 630 e fornecido a um amplificador de baixo nível de ruído (LNA) 634. O duplexador ou chave 630 é projetado para operar com uma separação de frequência de duplexador de recepção (RX) para TX específica, de modo que os sinais RX sejam isolados dos sinais TX. O sinal RF recebido é amplificado pelo LNA 634 e filtrado por um filtro 636 para obter um sinal de entrada RF desejado. Os misturadores de conversão de descida 638 (1), 638(2) misturam a saída do filtro 636 com os sinais RX LO I e Q (isto é, LO_I e LO_Q) a partir de um gerador de sinais RX LO 640 para gerar sinais de banda base I e Q. Os sinais de banda base I e Q são amplificados por amplificadores (AMP) 642(1), 642(2) e adicionalmente filtrados por filtros passa-baixa 644(1), 644(2) para obter sinais de entrada analógicos I e Q, que são fornecidos ao processador de dados 606. Neste exemplo, o processador de dados 606 inclui conversores analógico/digital (ADCs) 646(1), 646(2) para converter os sinais de entrada analógicos em sinas digitais a serem adicionalmente processados pelo processador de dados 606.
[0050] No dispositivo de comunicações sem fio 600 da Figura 6, o gerador de sinais TX LO 622 gera os sinais TX LO I e Q usados para conversão ascendente de frequência, enquanto que o gerador de sinais RX LO 640 gera os sinais RX LO I e Q usados para conversão descendente de frequência. Cada sinal LO é um sinal periódico com uma frequência fundamental específica. Um circuito de malha de sincronismo de fase (PLL) de TX 648 recebe informações de temporização a partir do processador de dados 606 e gera um sinal de controle usado para ajustar a frequência e/ou fase dos sinais TX LO a partir do gerador de sinais TX LO 622. De forma similar, um circuito PLL RX 650 recebe informações de temporização a partir do processador de dados 606 e gera um sinal de controle usado para ajustar a frequência e/ou fase dos sinais RX LO a partir do gerador de sinais RX LO 640.
[0051] Os versados na técnica irão adicionalmente apreciar que os vários blocos lógicos ilustrativos, módulos, circuitos e algoritmos descritos em conjunto com os aspectos aqui revelados podem ser implementados como hardware eletrônico, instruções armazenadas na memória ou em outro meio legível por computador e executados por um processador ou outro dispositivo de processamento, ou combinações dos mesmos. Os dispositivos mestre e escravo aqui descritos podem ser empregados em qualquer circuito, componente de hardware, circuito integrado (CI) ou chip CI, como exemplos. A memória aqui revelada pode ser qualquer tipo e tamanho de memória e pode ser configurada para armazenar qualquer tipo de informação desejada. Para ilustrar com clareza esta intercambialidade, diversos componentes, blocos, módulos, circuitos e etapas ilustrativas foram descritos acima de forma geral em termos de sua funcionalidade. A maneira que tal funcionalidade é implementada depende da aplicação específica, das escolhas de design e/ou das restrições de design impostas ao sistema em geral. Os versados na técnica podem implementar a funcionalidade descrita de variadas formas para cada aplicação específica, mas tais decisões de implementação não deverão ser interpretadas como causando uma divergência em relação ao escopo da presente revelação.
[0052] Os vários blocos lógicos ilustrativos, módulos e circuitos aqui descritos em conexão com os aspectos aqui apresentados podem ser implementados ou realizados com um processador, um Processador de Sinais Digitais (DSP), um Circuito Integrado de Aplicação Específica (ASIC), um Arranjo de Portas Programáveis em Campo (FPGA) ou outro dispositivo de lógica programável, lógica discreta de porta ou transistor, componentes de hardware discretos, ou qualquer combinação dos mesmos, projetada para realizar as funções aqui descritas. Um processador pode ser um microprocessador, mas na alternativa, o processador pode ser qualquer processador convencional, controlador, microcontrolador ou máquina de estados. Um processador também pode ser implementado como uma combinação de dispositivos de computação (por exemplo, uma combinação de um DSP e um microprocessador, uma pluralidade de microprocessadores, um ou mais em conjunto com um núcleo DSP, ou qualquer outra tal configuração).
[0053] Os aspectos aqui revelados podem ser incorporados em hardware e em instruções que são armazenadas em hardware, e podem residir, por exemplo, em Memória de Acesso Aleatório (RAM), memória flash, Memória Somente de Leitura (ROM), ROM Eletricamente Programável (EPROM), ROM Programável Eletricamente Apagável (EEPROM), registradores, um disco rígido, um disco removível, um CD- ROM, ou qualquer outra forma de meio legível por computador conhecida no setor. Um meio de armazenamento exemplificativo é acoplado ao processador de forma que o processador possa ser informações a partir de, e gravar informações no meio de armazenamento. Como alternativa, o meio de armazenamento pode ser integrado ao processador. O processador e o meio de armazenamento podem residir em um ASIC. O ASIC pode residir em uma estação remota. Na alternativa, o processador e o meio de armazenamento podem residir como componentes distintos em uma estação remota, estação base, ou servidor.
[0054] Nota-se ainda que as etapas operacionais descritas em qualquer um dos aspectos ilustrativos aqui são descritas para oferecer exemplos e discussão. As operações descritas podem ser realizadas em inúmeras sequências diferentes além das sequências ilustradas. Adicionalmente, as operações descritas em uma única etapa operacional podem de fato ser realizadas em uma série de etapas diferentes. Adicionalmente, uma ou mais etapas operacionais discutidas nos aspectos exemplificativos podem ser combinadas. Deve-se compreender que as etapas operacionais ilustradas nos fluxogramas podem estar sujeitas a numerosas modificações diferentes, como será prontamente aparente ao versado na técnica. Os versados na técnica também irão compreender que as informações e sinais podem ser representados utilizando qualquer uma de uma variedade de tecnologias e técnicas diferentes. Por exemplo, dados, instruções, comandos, informações, sinais, bits, símbolos e chips que podem ser mencionados em toda a descrição anterior podem ser representados por tensões elétricas, correntes elétricas, ondas eletromagnéticas, campos magnéticos ou partículas, campos ópticos ou partículas, ou qualquer combinação dos mesmos.
[0055] A descrição anterior da revelação é apresentada para possibilitar que qualquer indivíduo versado na técnica pratique ou utilize a revelação. Várias modificações à revelação serão assimiladas facilmente pelos versados na técnica, podendo os princípios gerais aqui definidos ser aplicados a outras variações sem se afastar do espírito ou escopo da revelação. Assim, a revelação não pretende limitar-se aos exemplos e concepções aqui descritos, mas deverá ser acordada com o escopo mais amplo em consonância com os princípios e novos aspectos aqui revelados.

Claims (15)

1. Circuito celular padrão (200), caracterizado por compreender: um primeiro trilho de tensão com alta relação de aspecto (202) estendendo-se ao longo de um primeiro eixo longitudinal em uma primeira direção, o primeiro trilho de tensão com alta relação de aspecto (202) tendo uma razão altura-largura definida como uma razão entre uma respectiva altura (H2) e uma respectiva largura (W2) do primeiro trilho de tensão com alta relação de aspecto (202) maior do que 1,0 e configurado para receber uma primeira tensão de alimentação; um segundo trilho de tensão com alta relação de aspecto (204) estendendo-se ao longo de um segundo eixo longitudinal na primeira direção paralela ao primeiro trilho de tensão com alta relação de aspecto (202), o segundo trilho de tensão com alta relação de aspecto (204) tendo uma razão altura-largura definida como uma razão entre uma respectiva altura (H2) e uma respectiva largura (W2) do segundo trilho de tensão com alta relação de aspecto (204) maior do que 1,0; e um dispositivo de circuito (206) eletricamente acoplado ao primeiro trilho de tensão com alta relação de aspecto (202) e ao segundo trilho de tensão com alta relação de aspecto (204), em que um diferencial de tensão entre o primeiro trilho de tensão com alta relação de aspecto (202) e o segundo trilho de tensão com alta relação de aspecto (204) fornece energia ao dispositivo de circuito (206), em que o primeiro trilho de tensão com alta relação de aspecto (202) e o segundo trilho de tensão com alta relação de aspecto (204), ambos, consistem de um metal com uma resistividade maior do que cobre.
2. Circuito celular padrão, de acordo com a reivindicação 1, caracterizado por compreender adicionalmente uma ou mais linhas metálicas estendendo-se ao longo de um ou mais eixos longitudinais correspondentes diferentes do primeiro eixo longitudinal e do segundo eixo longitudinal na primeira direção paralela ao primeiro trilho de tensão com alta relação de aspecto e ao segundo trilho de tensão com alta relação de aspecto, em que: cada linha metálica da uma ou mais linhas metálicas tem uma largura igual a uma dimensão crítica de uma tecnologia de processo do circuito celular padrão; o primeiro trilho de tensão com alta relação de aspecto tem uma largura entre duas e três vezes a largura de cada linha metálica da uma ou mais linhas metálicas; e o segundo trilho de tensão com alta relação de aspecto tem uma largura entre duas e três vezes a largura de cada linha metálica da uma ou mais linhas metálicas.
3. Circuito celular padrão, de acordo com a reivindicação 2, caracterizado por: a razão altura-largura do primeiro trilho de tensão com alta relação de aspecto ser igual a 4,0; e a razão altura-largura do segundo trilho de tensão com alta relação de aspecto ser igual a 4,0.
4. Circuito celular padrão, de acordo com a reivindicação 2, caracterizado por: a razão altura-largura do primeiro trilho de tensão com alta relação de aspecto ser igual a 3,0; e a razão altura-largura do segundo trilho de tensão com alta relação de aspecto ser igual a 3,0.
5. Circuito celular padrão, de acordo com a reivindicação 2, caracterizado por: a razão altura-largura do primeiro trilho de tensão com alta relação de aspecto ser igual a 2,0; e a razão altura-largura do segundo trilho de tensão com alta relação de aspecto ser igual a 2,0.
6. Circuito celular padrão, de acordo com a reivindicação 1, caracterizado por compreender adicionalmente uma ou mais linhas metálicas estendendo-se ao longo de um ou mais eixos longitudinais correspondentes diferentes do primeiro eixo longitudinal e do segundo eixo longitudinal na primeira direção paralela ao primeiro trilho de tensão com alta relação de aspecto e ao segundo trilho de tensão com alta relação de aspecto, em que: cada linha metálica da uma ou mais linhas metálicas tem uma largura igual a uma dimensão crítica de uma tecnologia de processo do circuito celular padrão; o primeiro trilho de tensão com alta relação de aspecto tem uma largura entre uma e duas vezes a largura de cada linha metálica da uma ou mais linhas metálicas dispostas em uma camada metálica; e o segundo trilho de tensão com alta relação de aspecto tem uma largura entre uma e duas vezes a dimensão crítica de uma linha metálica da uma ou mais linhas metálicas.
7. Circuito celular padrão, de acordo com a reivindicação 1, caracterizado por compreender adicionalmente uma ou mais linhas metálicas estendendo-se ao longo de um ou mais eixos longitudinais correspondentes diferentes do primeiro eixo longitudinal e do segundo eixo longitudinal na primeira direção paralela ao primeiro trilho de tensão com alta relação de aspecto e ao segundo trilho de tensão com alta relação de aspecto, em que: cada linha metálica da uma ou mais linhas metálicas tem uma largura igual a uma dimensão crítica de uma tecnologia de processo do circuito celular padrão; o primeiro trilho de tensão com alta relação de aspecto tem uma largura igual à largura de cada linha metálica da uma ou mais linhas metálicas dispostas em uma camada metálica; e o segundo trilho de tensão com alta relação de aspecto tem uma largura igual à largura de cada linha metálica da uma ou mais linhas metálicas.
8. Circuito celular padrão, de acordo com a reivindicação 1, caracterizado pelo segundo trilho de tensão com alta relação de aspecto ser configurado para receber uma segunda tensão de alimentação.
9. Circuito celular padrão, de acordo com a reivindicação 1, caracterizado pelo segundo trilho de tensão com alta relação de aspecto ser eletricamente acoplado ao terra.
10. Circuito celular padrão, de acordo com a reivindicação 1, caracterizado por ser integrado em um circuito integrado, IC.
11. Método (300) de fabricação de um circuito celular padrão empregando trilhos de tensão com alta relação de aspecto para menor resistência, caracterizado por compreender: dispor (302) um primeiro trilho de tensão com alta relação de aspecto ao longo de um primeiro eixo longitudinal em uma primeira direção perpendicular ao eixo vertical, em que o primeiro trilho de tensão com alta relação de aspecto possui uma razão altura-largura definida como uma razão entre uma respectiva altura e uma respectiva largura do primeiro trilho de tensão com alta relação de aspecto maior do que 1,0 e é configurado para receber uma primeira tensão de alimentação; dispor (304) um segundo trilho de tensão com alta relação de aspecto estendendo-se ao longo de um segundo eixo longitudinal na primeira direção paralela ao primeiro trilho de tensão com alta relação de aspecto, em que o segundo trilho de tensão com alta relação de aspecto possui uma razão altura-largura definida como uma razão entre uma respectiva altura e uma respectiva largura do segundo trilho de tensão com alta relação de aspecto maior do que 1,0; e formar (306) um dispositivo de circuito eletricamente acoplado ao primeiro trilho de tensão com alta relação de aspecto e ao segundo trilho de tensão com alta relação de aspecto, em que um diferencial de tensão entre o primeiro trilho de tensão com alta relação de aspecto e o segundo trilho de tensão com alta relação de aspecto fornece energia ao dispositivo de circuito, em que o primeiro trilho de tensão com alta relação de aspecto e o segundo trilho de tensão com alta relação de aspecto, ambos, consistem de um metal com uma resistividade maior do que cobre.
12. Método, de acordo com a reivindicação 11, caracterizado por compreender adicionalmente dispor uma ou mais linhas metálicas estendendo-se ao longo de um ou mais eixos longitudinais correspondentes diferentes do primeiro eixo longitudinal e do segundo eixo longitudinal na primeira direção paralela ao primeiro trilho de tensão com alta relação de aspecto e ao segundo trilho de tensão com alta relação de aspecto, em que cada linha metálica da uma ou mais linhas metálicas tem uma largura igual a uma dimensão crítica de uma tecnologia de processo do circuito celular padrão.
13. Método, de acordo com a reivindicação 12, caracterizado por: dispor o primeiro trilho de tensão com alta relação de aspecto compreender dispor o primeiro trilho de tensão com alta relação de aspecto tendo uma largura entre duas e três vezes a largura de cada linha metálica da uma ou mais linhas metálicas; e dispor o segundo trilho de tensão com alta relação de aspecto compreender dispor o segundo trilho de tensão com alta relação de aspecto tendo uma largura entre duas e três vezes a largura de cada linha metálica da uma ou mais linhas metálicas.
14. Método, de acordo com a reivindicação 12, caracterizado por: dispor o primeiro trilho de tensão com alta relação de aspecto compreender dispor o primeiro trilho de tensão com alta relação de aspecto tendo uma largura entre uma e duas vezes a largura de cada linha metálica da uma ou mais linhas metálicas; e dispor o segundo trilho de tensão com alta relação de aspecto compreender dispor o segundo trilho de tensão com alta relação de aspecto tendo uma largura entre uma e duas vezes a largura de cada linha metálica da uma ou mais linhas metálicas.
15. Método, de acordo com a reivindicação 12, caracterizado por: dispor o primeiro trilho de tensão com alta relação de aspecto compreender dispor o primeiro trilho de tensão com alta relação de aspecto tendo uma largura igual à largura de cada linha metálica da uma ou mais linhas metálicas; e dispor o segundo trilho de tensão com alta relação de aspecto compreender dispor o segundo trilho de tensão com alta relação de aspecto tendo uma largura igual à largura de cada linha metálica da uma ou mais linhas metálicas.
BR112019001429-2A 2016-07-27 2017-06-29 Circuito celular padrão e método de fabricação do mesmo BR112019001429B1 (pt)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662367230P 2016-07-27 2016-07-27
US62/367,230 2016-07-27
US15/634,039 2017-06-27
US15/634,039 US10090244B2 (en) 2016-07-27 2017-06-27 Standard cell circuits employing high aspect ratio voltage rails for reduced resistance
PCT/US2017/039870 WO2018022244A1 (en) 2016-07-27 2017-06-29 Standard cell circuits employing high aspect ratio voltage rails for reduced resistance

Publications (2)

Publication Number Publication Date
BR112019001429A2 BR112019001429A2 (pt) 2019-07-23
BR112019001429B1 true BR112019001429B1 (pt) 2023-04-18

Family

ID=61010100

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112019001429-2A BR112019001429B1 (pt) 2016-07-27 2017-06-29 Circuito celular padrão e método de fabricação do mesmo

Country Status (9)

Country Link
US (1) US10090244B2 (pt)
EP (1) EP3491668A1 (pt)
JP (1) JP6985366B2 (pt)
KR (2) KR20230071197A (pt)
CN (2) CN109478551B (pt)
BR (1) BR112019001429B1 (pt)
SG (1) SG11201810982UA (pt)
TW (1) TWI742103B (pt)
WO (1) WO2018022244A1 (pt)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11017146B2 (en) * 2018-07-16 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
EP3723127A1 (en) 2019-04-10 2020-10-14 IMEC vzw A standard cell device and a method for forming an interconnect structure for a standard cell device
US11444029B2 (en) 2020-02-24 2022-09-13 International Business Machines Corporation Back-end-of-line interconnect structures with varying aspect ratios
US11290109B1 (en) * 2020-09-23 2022-03-29 Qualcomm Incorporated Multibit multi-height cell to improve pin accessibility
US11778803B2 (en) * 2021-09-29 2023-10-03 Advanced Micro Devices, Inc. Cross FET SRAM cell layout
US20230128985A1 (en) * 2021-10-22 2023-04-27 International Business Machines Corporation Early backside first power delivery network

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838713B1 (en) 1999-07-12 2005-01-04 Virage Logic Corporation Dual-height cell with variable width power rail architecture
US6483131B1 (en) 2000-01-11 2002-11-19 Texas Instruments Incorporated High density and high speed cell array architecture
JP2002110805A (ja) 2000-09-28 2002-04-12 Toshiba Corp 半導体デバイス
JP2003303885A (ja) * 2002-04-08 2003-10-24 Mitsubishi Electric Corp 集積回路及びその設計方法
US9009641B2 (en) * 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
CN100559576C (zh) * 2006-10-24 2009-11-11 株式会社电装 半导体器件
JP4535136B2 (ja) * 2008-01-17 2010-09-01 ソニー株式会社 半導体集積回路、および、スイッチの配置配線方法
US8102059B2 (en) * 2008-03-15 2012-01-24 Kabushiki Kaisha Toshiba Interconnect structure for high frequency signal transmissions
JP2009260158A (ja) * 2008-04-21 2009-11-05 Toshiba Corp 半導体集積回路装置における配線方法及び半導体集積回路装置
US7821039B2 (en) 2008-06-23 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Layout architecture for improving circuit performance
JP2011082223A (ja) * 2009-10-02 2011-04-21 Renesas Electronics Corp 半導体集積回路装置
US8212321B2 (en) * 2009-10-30 2012-07-03 Freescale Semiconductor, Inc. Semiconductor device with feedback control
US8336018B2 (en) 2010-06-09 2012-12-18 Lsi Corporation Power grid optimization
JP2012039073A (ja) * 2010-07-13 2012-02-23 Renesas Electronics Corp 半導体装置
US8513978B2 (en) 2011-03-30 2013-08-20 Synopsys, Inc. Power routing in standard cell designs
US9026977B2 (en) 2013-08-16 2015-05-05 Globalfoundries Inc. Power rail layout for dense standard cell library
US9070552B1 (en) 2014-05-01 2015-06-30 Qualcomm Incorporated Adaptive standard cell architecture and layout techniques for low area digital SoC
US9887209B2 (en) * 2014-05-15 2018-02-06 Qualcomm Incorporated Standard cell architecture with M1 layer unidirectional routing
KR102310122B1 (ko) * 2014-06-10 2021-10-08 삼성전자주식회사 논리 셀 및 이를 포함하는 집적회로 소자와 논리 셀의 제조 방법 및 집적회로 소자의 제조 방법
US9337149B2 (en) * 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
US10510688B2 (en) * 2015-10-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Via rail solution for high power electromigration

Also Published As

Publication number Publication date
KR20190030686A (ko) 2019-03-22
CN118039636A (zh) 2024-05-14
KR20230071197A (ko) 2023-05-23
BR112019001429A2 (pt) 2019-07-23
US10090244B2 (en) 2018-10-02
TWI742103B (zh) 2021-10-11
JP2019522376A (ja) 2019-08-08
EP3491668A1 (en) 2019-06-05
TW201812873A (zh) 2018-04-01
CN109478551B (zh) 2024-03-26
JP6985366B2 (ja) 2021-12-22
US20180033729A1 (en) 2018-02-01
WO2018022244A1 (en) 2018-02-01
CN109478551A (zh) 2019-03-15
SG11201810982UA (en) 2019-02-27

Similar Documents

Publication Publication Date Title
BR112019001429B1 (pt) Circuito celular padrão e método de fabricação do mesmo
US10283526B2 (en) Standard cell circuits employing voltage rails electrically coupled to metal shunts for reducing or avoiding increases in voltage drop
US11270991B1 (en) Integrated circuits (ICs) employing front side (FS) back end-of-line (BEOL) (FS-BEOL) input/output (I/O) routing and back side (BS) BEOL (BS-BEOL) power routing for current flow organization, and related methods
US10497702B2 (en) Metal-oxide semiconductor (MOS) standard cells employing electrically coupled source regions and supply rails to relax source-drain tip-to-tip spacing between adjacent MOS standard cells
US10146900B2 (en) Hybrid diffusion standard library cells, and related systems and methods
TWI731164B (zh) 標準單元電路及製造此電路的方法
TWI661514B (zh) 在用於路由之第一金屬層中採用金屬線之互補金氧半導體標準單元電路及其相關方法
US10504840B2 (en) Reducing tip-to-tip distance between end portions of metal lines formed in an interconnect layer of an integrated circuit (IC)
US11152347B2 (en) Cell circuits formed in circuit cells employing offset gate cut areas in a non-active area for routing transistor gate cross-connections
US20230061693A1 (en) Three-dimensional (3d) interconnect structures employing via layer conductive structures in via layers and related fabrication methods
US20230335489A1 (en) Integrated circuits (ics) employing multi-pattern metallization to optimize metal interconnect spacing for improved performance and related fabrication methods
US20230238325A1 (en) Trench power rail in cell circuits to reduce resistance and related power distribution networks and fabrication methods
US11942414B2 (en) Integrated circuits (ICs) employing directly coupled metal lines between vertically-adjacent interconnect layers for reduced coupling resistance, and related methods
BR112019021106B1 (pt) Célula padrão de semicondutor de óxido de metal complementar (cmos), circuito de célula padrão de semicondutor de óxido de metal complementar e memória legível por computador

Legal Events

Date Code Title Description
B350 Update of information on the portal [chapter 15.35 patent gazette]
B06W Patent application suspended after preliminary examination (for patents with searches from other patent authorities) chapter 6.23 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 29/06/2017, OBSERVADAS AS CONDICOES LEGAIS