BR112013011597B1 - método para produzir camada de óxido cristalino em substrato do composto as-iii, sb-iii ou p-iii semicondutor contendo in, substrato e uso do substrato - Google Patents

método para produzir camada de óxido cristalino em substrato do composto as-iii, sb-iii ou p-iii semicondutor contendo in, substrato e uso do substrato Download PDF

Info

Publication number
BR112013011597B1
BR112013011597B1 BR112013011597-1A BR112013011597A BR112013011597B1 BR 112013011597 B1 BR112013011597 B1 BR 112013011597B1 BR 112013011597 A BR112013011597 A BR 112013011597A BR 112013011597 B1 BR112013011597 B1 BR 112013011597B1
Authority
BR
Brazil
Prior art keywords
substrate
lll
layer
base material
fact
Prior art date
Application number
BR112013011597-1A
Other languages
English (en)
Other versions
BR112013011597A2 (pt
Inventor
Jouko Lang
Marko Punkkinen
Marjukka Tuominen
Veikko Tuominen
Johnny Dahl
Juhani Väyrynen
Pekka Laukkanen
Original Assignee
Comptek Solutions Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Comptek Solutions Oy filed Critical Comptek Solutions Oy
Publication of BR112013011597A2 publication Critical patent/BR112013011597A2/pt
Publication of BR112013011597B1 publication Critical patent/BR112013011597B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31666—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

MÉTODO PARA PRODUZIR CAMADA DE ÓXIDO CRISTALINO EM SUBSTRATO, SUBSTRATO E USO DO SUBSTRATO. A presente invenção refere-se a um método para tratar um substrato do composto semicondutor, em cujo método, sob condições de vácuo, uma superfície de um substrato de As-lll, Sb-lll ou P-lll contendo In é limpa do óxido nativo amorfo e, depois disso, o substrato limpo é aquecido a uma temperatura de aproximadamente 250 a 550 °C e oxidado pela introdução do gás oxigênio sobre a superfície do substrato. A invenção refere-se também a um substrato do composto semicondutor, e o uso do substrato em uma estrutura de um transitor tal como MOSFET.

Description

CAMPO DA INVENCÀO
[0001] A presente invenção refere-se a um método para tratar um substrato do composto semicondutor de modo a produzir uma camada de óxido cristalino sobre o substrato. A invenção também se refere a um substrato do composto semicondutor, e o uso do substrato em uma estrutura de um transistor tal como um MOSFET, ou em uma estrutura de um dispositivo optoeletrônico.
ANTECEDENTE DA INVENCÀO
[0002] A compreensão e o desenvolvimento de superfícies semicondutores oxidadas e de interfaces óxido-semicondutoras são relevantes para muitas tecnologias tal como a passivação de defeitos superficiais das partes mais externas do dispositivo e o processamento de materiais eletrônicos, bem como a produção de interfaces isolante- semicondutoras para os transistores de efeito de campo semicondutor óxido-metálico (MOSFETs). Talvez cada dispositivo semicondutor inclua uma interface isolante-semicondutora, MOSFET é um bom exemplo. Os MOSFETs atuais usados, por exemplo, em microprocessadores, são predominantemente baseados em isolantes de porta do canal de Si e dióxido de silício (SÍO2) e dióxido hafnium (Hfθ2). Estes dispositivos estão enfrentando os seus limites fundamentais conforme componentes mais pontentes vão sendo desenvolvidos. Os semicondutores de compostos lll-V tal como InAs, InGaAs, InSb e InP são materiais de canal desejáveis para os futuros MOSFETs, devido a mobilidades superiores dos elétrons nesses materiais em comparação com 0 silício (Si). Desse modo, os esforços significativos foram iniciados para produzir interfaces de isolante de porta de camadas de canal lll-V, que são estáveis e concordam com critérios de dispositivo comerciais, tal como a ligação SÍO2-SÍ faz com sucesso. Entretanto, esta grande meta, que conduziria, por exemplo, a uma vida útil aumentada de dispositivos e economias de energia em servidores, ainda não foi atingida.
[0003] Uma das principais razões disto é a presença (ou formação) do óxido de superfície 11l-V amorfo nativo, que causa a fixação do nível Fermi via uma alta densidade de estados defeituosos na interface de semicondutor-isolante. Consequentemente, este óxido amorfo nativo é prejudicial aos transistores. Desse modo, um enorme volume de trabalho foi feito para encontrar 0 método para apassivar as superfícies IIl-V contra a reação com 0 oxigênio e a formação do óxido amorfo. Entretanto, essa é uma tarefa muito desafiante já que é difícil evitar a reação entre a superfície semicondutora IIl-V e 0 oxigênio durante 0 crescimento das interfaces. Por exemplo, durante 0 crescimento da camada isolante, as superfícies IIl-V normalmente reagem com 0 oxigênio. Desse modo, ainda não se conhece se é possível evitar a reação com 0 oxigênio durante 0 crescimento da interface. Entretanto, é bem conhecido que 0 processamento das superfícies 11l-V iniciais afeta significativamente as propriedades dos MOSFETs, e as interfaces do óxido cristalino (ou epitaxial) são altamente desejadas para estes dispositivos.
[0004] Recentemente [1], uma melhora interessante foi encontrada no canal de InAs do MOSFET cuja superfície de InAs foi termicamente oxidada em um forno com determinadas condições de pressão atmosférica. A imagem de microscopia por transmissão de elétrons dessa interface mostra a formação de ilhas cristalinas de InAsOx. Entretanto, a superfície da camada resultante incluindo 0 InAsOx não tem uma ordenação de grande alcance e se torna contaminada nas condições atmosféricas usadas para a preparação.
[0005] Nas experiências anteriores baseadas em vácuo [p. ex., Ref. 2], encontrou-se que estruturas superficiais diferentes no substrato inicial IIl-V afetam as propriedades de oxidação e do óxido de superfície lll-V resultante. O óxido de superfície lll-V apresentado é amorfo sem ordenação de grande alcance. Desse modo, qualquer oxidação de superfícies lll-V foi comumente considerada como sendo perigosa e deveriam ser feitas tentativas para ser evitada.
[0006] Para recapitular, o problema não solucionado que se relaciona com o uso dos compostos lll-V semicondutores em MOSFETs é uma interface de semicondutor-óxido amorfo (ou a falta da interface cristalina óxido-semicondutor suficiente), que causa efeitos perigosos tal como fixação de nível Fermi, correntes de vazamento prejudiciais, e redução nas mobilidades do transportador no MOSFETs.
SUMÁRIO DA INVENÇÃO
[0007] É um objetivo da presente invenção fornecer um método novo para tratar o substrato do composto lll-V semicondutor de tal modo que os problemas acima mencionados podem ser evitados.
[0008] É especialmente um objetivo da presente invenção fornecer um método para formar um estábulo e camada de óxido cristalino no substrato do composto lll-V semicondutor, especialmente o substrato de arsênio-lll (As), antimônio-lll (Sb) ou fósforo-lll (P) contendo índio (In).
[0009] É especialmente um objetivo da presente invenção fornecer um método para produzir superfícies do semicondutor lll-V induzidas pelo oxigênio estáveis e cristalinas, o tal método também seria muito útil para produzir as interfaces de MOSFET cristalinas.
[00010] É também um objetivo da invenção apresentar um processo simples para formar uma camada de óxido cristalino ordenado de longo alcance no substrato do composto semicondutor.
[00011] De modo a atingir os objetivos acima mencionados, o método e o substrato do composto semicondutor de acordo com a pre- sente invenção são caracterizados no que é definido na parte de caracterização das reivindicações independentes anexadas.
[00012] Algumas modalidades preferidas de acordo com a invenção são divulgadas nas reivindicações dependentes apresentadas adicionalmente abaixo.
[00013] Adicionalmente, a invenção refere-se ao uso do substrato do composto lll-V semicondutor de acordo com a invenção em uma estrutura de um transistor, tal como em uma estrutura de um MOSFET. A invenção também se refere o uso do substrato do composto III- V semicondutor de acordo com a invenção em uma estrutura de um dispositivo optoeletrônico tal como um diodo de emissão de luz, fotodi- odo, fotocapacitor, célula fotovoltaica ou laser a base de semicondutor.
[00014] No método de acordo com a invenção para produzir uma camada de camada de óxido cristalino em um substrato do composto As-lll, Sb-lll ou P-lll semicondutor contendo In, em condições de vácuo: - uma superfície de um substrato de As-lll, Sb-lll ou P-lll contendo In é limpa do óxido nativo amorfo, e depois disto - o substrato limpo é aquecido a uma temperatura de apro-ximadamente 250 a 550 °C e oxidado pela introdução do gás oxigênio sobre a superfície do substrato.
[00015] Tipicamente, um substrato do composto semicondutor de acordo com a presente invenção compreende pelo menos: - um material a base de As-lll, Sb-lll ou P-lll contendo In que tem um primeiro lado e um segundo lado, e - um camada de óxido cristalino (3x1 )-O, (2x3)-O, c(4x2)-O, (1x2)-O, (3x1)-SnO, (3x3)-SnO ou (1x1)-SnO que é formada em pelo menos uma parte do primeiro lado do material de base.
[00016] Preferivelmente, a camada de óxido cristalino é formada no material de base do substrato do composto semicondutor pelo método de acordo com a invenção.
[00017] Surpreendentemente, encontrou-se agora que o substrato de arsênio-lll (As), antiomônio-lll (Sb) ou fósforo-lll (P) contendo índio (In) pode ser oxidado de um modo controlado em condições de vácuo para produzir uma camada de óxido cristalino estável na superfície do substrato, cuja camada de óxido não reage adicionalmente com o oxigênio. In outras palavras, a presente invenção é baseada no fato de que não se fez nenhuma tentativa para evitar as reações entre o dito material lll-V e o oxigênio como tenham sido feitas na técnica anterior, mas a oxidação é executada de um modo controlado para produzir a estrutura cristalina desejada na superfície do substrato do composto semicondutor. A preparação de óxido superficial de acordo com a invenção necessita de condições de vácuo. Desse modo, o método apresentado na Ref. [1] não fornece as camadas de óxido cristalino, encontrada aqui, com as superfícies ordenadas de longo alcance.
[00018] A superfície de óxido ordenada de longo alcance significa aqui uma camada uniforme que tem uma estrutura bem definida sobre toda a superfície da amostra, fornecendo um padrão LEED claro.
[00019] Especialmente, foi encontrada agora uma família de novas camadas de óxido ordenadas sobre as superfícies de lnAs(arsenito de índio), lnGaAs(arsenito de gálio e índio), lnSb(antimonito de índio), ln- GaSb(antimonito de gálio e índio) e InP (fosfeto de índio). A camada de óxido ordenada tem uma estrutura cristalina (3x1) na superfície do As-lll e na superfície do Sb-lll contendo In, e uma estrutura cristalina (2x3) na superfície do InP. Em adição àquelas, uma estrutura de óxido das formas c(4x2) sobre a superfície de As-lll contendo In, e uma estrutura (1x2)-0 sobre o Sb-lll contendo In. As camadas de óxido foram identificadas usando a difração de elétrons de baixa energia (LEED), microscopia/espectroscopia de varredura sintonizada (STM/STS), bem como o nível do núcleo e as medições de fotoemissão de banda da valência.
[00020] No método para formação de uma superfície semicondutora cristalina de As-lll, Sb-lll ou P-lll contendo In induzida pelo oxigênio, a formação das superfícies iniciais é crucial. No método de acordo com a invenção, as superfícies iniciais desejadas são formadas limpando as superfícies semicondutoras em condições de vácuo de tal modo que o óxido superficial nativo pobre (amorfo) e a contaminação de carbono podem ser retirados da superfície dos substratos. As superfícies iniciais de InAs e de InSb formadas pela limpeza têm a reconstrução c(8x2) e a superfície inicial do InP tem a reconstrução (2x4).
[00021] Durante o método de oxidação de acordo com a invenção, as camadas de óxido cristalino descritas acima podem ser formadas no substrato de As-lll, Sb-lll ou de P-lll contendo In. No método, a temperatura do substrato limpo é elevada até um determinado nível e a oxidação do substrato é executada de uma maneira controlada em condições de vácuo pela introdução do gás oxigênio sobre a superfície do substrato. A formação da camada de óxido cristalino na superfície do substrato é dependente da superfície inicial do substrato, da temperatura e da pressão do gás oxigênio durante a oxidação, e do tempo de oxidação.
[00022] A pressão da câmara de vácuo, na qual o método de acordo com a invenção é executada, é inferior à pressão atmosférica isto é o método de acordo com a invenção é executado em condições de vácuo. Tipicamente, as pressões baseadas da câmara de vácuo no método de acordo com a invenção são inferiores a 5x10-6 Pa(5x10 8 mbar). O nível mais baixo das pressões da câmara de vácuo é dependente do equipamento usado.
[00023] A temperatura de substrato durante a oxidação é mantida em aproximadamente 250 a 550 °C para produzir camadas de óxido cristalino sobre a superfície do substrato. Especificamente, uma tem- peratura de substrato de aproximadamente 340 a 400 °C durante a oxidação produziu uma camada lnAs(100)(3x1)-0 e uma temperatura de aproximadamente 340 a 450 °C produziu uma camada lnSb(100)(3x1)-O. A temperatura de substrato será aproximadamente 450 a 500 °C para formar a camada cristalina (2x3)-O no substrato InP. No caso de InGaAs e InGaSb a faixa de temperatura é aproxima-damente 400 a 550 °C. Entretanto, notou-se que as faixas de temperatura supracitadas são dependentes da pressão do gás oxigênio e pode ser possível produzir camadas de óxido cristalino também em temperaturas perto de variações definidas, se a pressão do gás oxigênio for alterada. O limite de imprecisão da termometria foi ± 25 °C.
[00024] A pressão do gás oxigênio está preferivelmente entre 5x10-5 e 5x10-3 Pa (entre 5x10-7 e 5x10-5 mbar) durante a oxidação, e o substrato é oxidado preferivelmente por aproximadamente 15 a 45 minutos e mais preferivelmente por aproximadamente 15 a 30 minutos para produzir camadas de óxido cristalino na superfície do substrato. O aquecimento e a oxidação do substrato podem ser executados simultaneamente ou o substrato pode ser aquecido na temperatura desejada antes de começar o processo de oxidação. Normalmente, o aquecimento e a exposição ao oxigênio são desligados simultaneamente depois da exposição ao oxigênio.
[00025] As camadas de óxido formadas são cristalinas e estáveis. A espessura da camada de óxido é tipicamente 0,2 a 1 nm e mais tipicamente 0,2 a 0,5 nm.
[00026] Em uma modalidade de acordo com a invenção, a superfície lll-V limpa é revestida por uma camada de estanho (Sn), cuja espessura é 0,5 a 2 camadas atômicas(monocamada). O aquecimento da superfície revestida com Sn de 300 a 550 °C produz estrutura (1x2) induzida pelo Sn. A oxidação destas superfícies, tais como descrito acima, produz a camada óxido cristalina incluindo estanho. Tais ca- madas contendo SnO têm a mesma espessura que a (3x1 )-0 tem, e possui as seguintes estruturas(ordenadas de longo alcance): (3x1) e (3x3) no substrato InAs, (3x1) no substrato GaAs, e (1x1) no substrato InP.
[00027] A camada de óxido cristalino formada no método de acordo com a invenção funcionará como uma camada apassivadora, que protege o substrato semicondutor na formação de óxido amorfo natural. Adicionalmente, as camadas de óxido resultantes não têm nenhum estado no nível Fermi. Desse modo, o substrato de acordo com a invenção permite o desenvolvimento de componentes mais pontentes, por exemplo, MOSFETs. Especialmente, o método e o substrato de acordo com a invenção podem ser usados no campo de transistores. A invenção permite o uso de materiais As-lll, Sb-lll ou P-lll contendo In como materiais de canal de futuros dispositivos MOS complementares.
[00028] As camadas de óxido cristalino de acordo com a invenção também podem ser aplicadas como um grande intervalo da banda de energia em dispositivos como diodos e LEDs de raio laser, e como uma parte da passivação das superfícies mais externas do dispositivo. O substrato de acordo com a invenção pode ser usado em uma estrutura de um dispositivo optoeletrônico tal como um diodo de emissão de luz, fotodiodo, fotocapacitor, célula fotovoltaica ou laser a base de semicondutor.
[00029] Alternativamente, o substrato de As-lll, Sb-lll ou P-lll contendo In de acordo com a invenção pode ser uma camada, que foi aplicada em substratos de Si duráveis e baratos. Isto pode ser feito, por exemplo, com vários métodos de crescimento cristalino. A última meta consiste em que os transportadores (elétrons e orifícios) se movam rápido nas camadas do canal III produzidas em substratos de Si. Descrição das figuras.
[00030] Em seguida, a invenção será descrita mais detalhadamente com referência às figuras anexadas, em que: Figura 1: mostra uma representação simplificada de uma seção transversal de um substrato do composto semicondutor de acordo com a invenção, Figura 2: mostra padrões de LEED das camadas lnAs(100)c(4x2)-0 e lnAs(100)(3x1)-O. Os quadrados brancos mostram as células unitárias (1x1) do substrato InAs e os retângulos brancos mostram as células unitárias das camadas c(4x2)-O e (3x1 )-O. Figuras 3a, 3b e 3c: mostram (a) um modelo atômico da estrutura c(8x2) da superfície inicial do InAs, (b) um modelo atômico para a canada (3x1 )-0 no InAs, e (c) um modelo atômico para a camada c(4x2)-O no InAs. Os átomos de O, In, e As são mostrados com esferas pretas, brancas, e cinzentas, respectivamente. Figura 4: mostra fotoemissões de banda de valência das camadas lnAs(100)(3x1)-0 e c(4x2)-O, Figura 5: mostra espectros de fotoemissão do núcleo-nível para as linhas In 4d e As 3d, e Figura 6: mostra uma vista simplificada da seção transversal de uma estrutura em um dispositivo semicondutor.
DESCRIÇÃO DETALHADA DA INVENÇÃO.
[00031] A figura 1 mostra uma representação simplificada de uma seção transversal de um substrato do composto semicondutor de acordo com a invenção. O substrato compreende um material 1 a base de As-lll, Sb-lll ou P-lll contendo In tendo um primeiro lado e um segundo lado, e uma camada de óxido cristalino 2 formado em pelo menos uma parte do primeiro lado do material de base. O material de base pode ser um substrato de As-lll, Sb-lll ou P-lll contendo In ou pode ser uma camada de As-lll, Sn-lll ou P-lll contendo In na superfície de um substrato feito de qualquer outro material, por exemplo, silício (Si). A camada de óxido cristalino tem uma estrutura de (3x1 )-O, (2x3)-O, c(4x2)-O, (1x2)-O, (3x1)-SnO, (3x3)-SnO, ou (1x1)-SnO dependendo do material de base.
[00032] Preferivelmente, a camada de óxido cristalino 2 é formada em toda a superfície do primeiro lado do material de base. A camada de óxido pode compreender alguns defeitos cristalinos isto é regiões amorfas ou outras estruturas cristalinas, mas preferivelmente pelo menos 90 % da camada compreendem a dita estrutura cristalina. A banda da valência e os resultados de fotoemissão núcleo-nível indicam que a concentração de defeito possível é menor do que 5x1011 defeitos por cm2.
[00033] No método para formar uma superfície semicondutora de As-lll, Sb-lll ou P-lll cristalina induzida pelo oxigênio contendo In, as superfícies do material de base são primeiro limpas do óxido superficial nativo amorfo e a combinação de carbono. A limpeza pode ser executada por pulverização catódica de íon de argônio e pós-aquecida em uma câmara de vácuo ultra-alto (UHV). A pulverização catódica de íon de argônio e pós-aquecida em condições UHV pelo menos a 400 °C levam a reconstruções c(8x2) bem definidas nas superfícies iniciais de InAs e InSb e uma estrutura a(2x4) no substrato InP. Estas superfícies iniciais podem ser obtidas também pelo aquecimento puro em UHV em torno de 400 a 550 °C ou mais para remover uma camada de Corno- gorro protetora produzida por um método de crescimento epitaxial. In as condições de vácuo, preferivelmente as pressões de base de câmara mais baixo do que 5x10-6 Pa (5x10-8 mbar) foram usadas.
[00034] Antes da oxidação, as superfícies iniciais limpas mostraram c agudo (i) (8x2) ou (2x4) "difração de elétron de energia baixa" (LEED) padrões, (ii) áreas lisas grandes com plataformas normalmente na ordem de 100 nm no tamanho de diâmetro como deduzido esquadrinhando microscopia de construção de túnel (STM), e (iii) nenhuma contaminação de carbono e oxigênio como deduzida pela espectros- copia de fotoelétron de raios-X (XPS).
[00035] No processo de oxidação, o oxigênio é adsorvido no c(8x2) ou (2x4) superfície. A figura 3a mostra a superfície de InAs com um átomo de oxigênio na posição de átomo energicamente mais favorável. A estabilidade desta posição adsorvente, que é localizada na segunda camada superficial, isto é em baixo da superfície, é muito significativo. É tão estável (~ 1 eV mais estável do que outras posições ad- sorventes) porque relativamente o oxigênio de eletronegativo é ligado a quatro relativamente átomos de índio de eletropositivo. É importante observar que esta espécie do sítio adsorvente é encontrada porque a estrutura peculiar c(8x2) inclui uma primeira camada de superfície (III- V) mista.
[00036] Uma melhor compreensão da presente invenção tal como as condições de oxidação podem ser obtidas pelos seguintes exemplos que são apresentados para ilustrar, mas não devem ser interpretados ao limite da presente invenção.
[00037] Os seguintes exemplos foram executados usando um sistema de ciência superficial (Omicron) que inclui três câmaras de vácuo diferentes conectadas via válvulas de porta, para que as amostras possam ser transferidas entre câmaras sem romper as condições de vácuo. As amostras foram postas no vácuo pela câmara de carregamento. A oxidação foi executada na câmara de preparação, e as superfícies oxidadas foram caracterizadas na câmara de análise. A mesma limpeza de superfície e as preparações de óxido foram feitas também em um sistema de vácuo separado no MAX-lab usando a linha de raio 41 no anel de síncroton MAX-I.
[00038] Os experimentos de oxidação foram executados em uma câmara de vácuo usando gás oxigênio molecular com uma válvula de alívio via a qual o gás O2 foi injetado na câmara. A pressão O2 foi controlada para estar entre aproximadamente 5x10-5 e 5x10-3 Pa (5x10-7 e 5x1 O'5 mbar) durante os experimentos de oxidação. A superfície de mostra foi enfrentada em direção à válvula de alívio em uma distância de aproximadamente 15 cm. O tempo de oxidação dos substratos aquecidos simultaneamente foi aproximadamente 15 a 30 minutos. O aquecimento e as exposições de oxigênio foram fechados simultaneamente depois das exposições de oxigênio. A temperatura do substrato durante as condições de oxidação acima mencionadas afetou a estrutura cristalina formada do semicondutor oxidado, preferivelmente como se segue: - A temperatura de aproximadamente 340 a 400 °C produziu uma camada lnAs(1 00)(3x1)-O. - A temperatura de aproximadamente 400 a 450 °C produziu uma camada lnAs(100)c(4x2)-0. - A temperatura de aproximadamente 340 a 450 °C produziu uma camada lnSb(1 00)(3x1)-O. - A temperatura de aproximadamente 340 a 450 °C produziu uma camada lnSb(1 00)(1x2)-O. - A temperatura de aproximadamente 450-550°C produziu uma camada lnGaAs(100)c(4x2)-0.
[00039] Que claramente indica que a camada lnGaAs(100)(3x1)-0 é formada abaixo de 550 °C se a quantidade de índio for alta suficiente na camada superficial. Os cálculos predizem a formação de lnGaAs(100)(3x1)-0 quando a quantidade de índio aumenta em uma camada superficial de InGaAs. A faixa de temperatura em caso de ln- GaSb é semelhante a InGaAs.
[00040] Para as camadas de óxido incluindo estanho (Sn), a temperatura de substrato durante as condições de oxidação acima mencionadas afetou a estrutura cristalina formada do semicondutor oxidado, preferivelmente como se segue: - A temperatura de aproximadamente 370 a 400 °C produ- ziu um lnAs(100)(3x1)camada de-SnO - A temperatura de aproximadamente 400 a 450 °C produziu um lnAs(100)(3x3)camada de-SnO - A temperatura de aproximadamente 370 a 450 °C produziu um InP (100)(1x1)camada de-SnO - A temperatura de aproximadamente 450 a 550 °C produziu um GaAs(100)(3x1) camada de-SnO.
[00041] Os exemplos do processo de oxidação do InAs e substratos InSb são mostrados nas seguintes Tabelas 1 e 2. Os substratos são aquecidos à temperatura desejada antes de começar a oxidação. A estrutura cristalina formada da camada (3x1 )-0 foi detectada pela medição com "difração de elétron de energia baixa" (LEED). A tabela 1 presenta à oxidação do substrato InAs com tempos de oxidação diferentes. A pressão do gás oxigênio foi 4x10-4 Pa (4x10-6 mbar) durante a oxidação. Tabela 1.
Figure img0001
[00042] A tabela 2 presenta à oxidação do substrato InSb com os tempos de oxidação diferentes, a pressão do gás oxigênio foi 3x10-4 a 4x10-4 Pa (3x10-6 a 4x10’6 mbar). Tabela 2.
Figure img0002
[00043] Há também uma modalidade alternativa para produzir uma camada (3x1 )-0 no In - contendo substrato de lll-Sb ou lll-As. A saber, o lnAs(100)c(4x2)-0 camada foi preparada primeiro no substrato usando uma temperatura de 400 a 450 °C, e depois o substrato foi tomado fora da câmara de vácuo no ar onde foi mantido aproximadamente 30 min. Depois disto a amostra foi transferida de volta nas condições de vácuo e aquecida a aproximadamente 400 a 450 °C de 20 min. Isto também levou à formação de (3x1 )-O. Isto mostra que no começo a camada lnAs(100)c(4x2)-0 pode "catalisar" a formação de (3x1 )-0 já que a mesma exposição ao ar da superfície de InAs limpa não produz (3x1 )-O. A Figura 3c do In é mostrada um modelo atômico da camada c(4x2)-O na estrutura InAs.
[00044] A Figura 2 mostra os padrões de intensidade LEED das camadas c(4x2)-O e (3x1 )-0 no substrato InAs. Vale a pena observar que o padrão da camada lnSb(100)(3x1)-0 foi semelhante a figura 2. Em primeiro lugar, as manchas de intensidade agudas com baixa intensidade de fundo revelam que ambas as camadas de óxido são bem ordenadas ou cristalinas. Em segundo lugar, a intensidade adicional da mancha dentro da célula unitária 1x1, que é mostrada com um quadrado branco em figura 2, revela que a camada de óxido inclui o retículo cristalino (3x1), que é mostrado com o retângulo branco.
[00045] Comparando as medições diferentes com do início cálculos, um modelo atômico preliminar da estrutura cristalina das camadas (3x1 )-0 é proposto na figura 3b.
[00046] A Figura 4 mostra fotoemissões de banda da valência do lnAs(100)(3x1)-0 e c(4x2)-O camadas. As medições mostram que estas interfaces não incluem estados eletrônicos metálicos em volta da energia Fermi. Além disso, é importante observar que a dobragem de banda, que é mais sensível a defeitos, não ocorreu comparando com o InAs limpo (100)c(8x2), apoiando a ausência da fixação. Estes resulta dos indicam que a fixação de nível Fermi perigosa pode ser evitada em MOSFETs. Também esquadrinhando espectroscopia de construção de túnel (STS) as medições mostram que estas camadas de óxido cristalino não causam estados eletrônicos perigosos na banda proibida de InAs. A diferença de máximo de banda de valência (ou compensação) entre o substrato InAs e (3x1 )-0 camada é prevista em figura 4 utilização de um espectro de diferença entre os espectros lnAs(1 00)(3x1)-0 e lnAs(100)c(4x2)-0, nos quais a borda de banda InAs é basicamente retirada. Este espectro de diferença dá uma estimativa para borda de banda de valência (3x1 )-O: ele tem uma energia de ligação mais alta 1.0 -1.4 eV do que o do InAs, que poderia ser alto suficiente para fornecer uma barreira de energia de transportadores elétricos na banda de valência de MOSFETs. Para a referência, a emissão de nível Fermi foi medida de um InAs exposto ao ar na superfície (100)c(8x2), que foi oxidada e mostrou um pobre (1x1) LEED. Aquele espectro mostrou uma emissão no nível Fermi, como esperado resultar de estados de defeito de uma superfície tão amorfa.
[00047] Figura 5 mostra espectros de fotoelétron núcleo-nível do In 4d e linhas As 3as. As características (picos ou ombros) no lado de baixa energia cinética demonstram a presença de oxigênio e a formação da camada de óxido.
[00048] A estabilidade de interface que é uma propriedade importante das aplicações foi testada como se segue. A passividade do lnAs(100)(3x1)-0 e lnAs(100)c(4x2)-0 superfícies foi testada tomando as amostras na atmosfera para 0.5 - 1 horas. Depois disto eles foram transferidos atrás na câmara de vácuo e caracterizados por LEED e STM como uma função do tempo de pós-aquecimento. Depois de uma hora de exposição ao ar, a amostra lnAs(100)(3x1)-0 produzida, sem qualquer pós-aquecimento, um padrão (3x1) não mostrado. Naturalmente, o padrão obtido foi mais fraco do que padrão (3x1) antes a ex posição ao ar, mas o padrão ficou clara (3x1) aquecendo o substrato a 400 °C de 30 min. Estes achados LEED são apoiados pelo STM do lnAs(100)(3x1)-0 superfície depois de exposição ao ar de 0.5 horas e pós-aquecida em 400 °C. Deve observar que a mesma exposição ao ar e o procedimento de pós-aquecimento da superfície limpa InAs (100)c(8x2) conduziu a um pobre (1x1) LEED sem qualquer superestrutura clara. Estes resultados de fato mostram que a camada lnAs(100)(3x1)-0 é estável contra ar bastante forte e temperatura de carga. Isto é uma propriedade importante, que permite, por exemplo, transferir a amostra (3x1 )-0 via o ar em outra câmara de cultivo, por exemplo, uma camada de isolante superior SÍO2. A estabilidade também indica que a camada (3x1 )-0 não rompe durante a deposição de uma camada de isolante superior. Vale a pena observar que a deposição da camada atómica (ALD) do isolante de porta em lnAs(100) e InGaAs(WO) é normalmente executado em temperaturas de substrato de 250-350 °C, nos quais 0 lnAs(100)(3x1)-0 foi claramente estável. Os mesmos testes de passivação do lnAs(100)c(4x2)-0 mostrou uma pobre (1x1) depois da exposição ao ar, mas depois de pós-aquecida a aproximadamente 400 °C, um (3x1) LEED apareceu. Isto indica que 0 c(4x2)-O estrutura poderia "catalisar" a formação da camada (3x1) já que não observamos a mesma formação depois da exposição ao ar da superfície limpa InAs (100)c(8x2).
[00049] O seguinte exemplo descreve 0 processo de oxidação de acordo com a invenção usando 0 substrato InGaAs.
[00050] A superfície do wafer de substrato (GaAs(100) aproximadamente 0,5 mm de espessura) foi limpa da contaminação de carbono e óxido superficial amorfo com pulverização catódica de Ar-íon e aquecimento em uma câmara de vácuo ultra-alto (UHV). Durante a grelha de pulverização catódica de 30 min, a pressão de Ar-gás foi 1 a 3 x 10‘4 Pa (1 a 3 x 10-6 mbar), a voltagem que estala foi 0,7 kV e a corrente 10 mA, e a temperatura de substrato GaAs foi aproximadamente 400 °C. Depois desta pulverização catódica, o substrato GaAs foi aquecido a aproximadamente 570 °C em um vácuo mais pequeno do que 1x10-7 Pa (1x10-9 mbar) de 30 min. Seis tais ciclos de pós- aquecimento da pulverização catódica produziram uma superfície limpa e lisa, que tinha (6x6) estrutura como deduzida por LEED e STM. Para preparar uma superfície de InGaAs, 1 a 2 monocamadas (ML) de indium foram depositadas no GaAs limpo (100)(6x6) superfície de substrato e a amostra foi aquecido a 500 a 550 °C. Isto produziu o lnGaAs(100)c(8x2) superfície. Este InGaAs bem definido a superfície limpa (100)c(8x2) foi oxidado, resultando na camada c(4x2)-O semelhante ao lnAs(1 00)c(4x2)-0 caso, como se segue: Primeiro a temperatura de substrato foi aumentada a aproximadamente 550 °C em 15 min em condições de vácuo. Depois a válvula de alívio do oxigênio (02) a linha de gás, conectada à câmara de vácuo, foi aberta e a pressão de oxigênio foi aumentada a 3 a 4x 10-4 Pa (3 a 4x 10'6 mbar). Depois da 15 oxidação de min na pressão de oxigênio de 3 a 4x 10-4 Pa (3 a 4x 10‘6 mbar) e 550 °C (InGaAs), o aquecimento foi fechado 10 s antes de fechar o fluxo de oxigênio. A estrutura cristalina c(4x2) foi determinada por LEED. A formação para a camada c(4x2)-O na superfície de InGaAs claramente indica que a camada (3x1 )-0 se forma também em InGaAs, como no caso do InAs, se a quantidade do índio (In) for aumentada na camada de superfície de InGaAs.
[00051] Com base nas condições de preparação de lnAs(100)c(4x2)- O e - (3x1 )-O, no qual o (3x1 )-0 sempre é formado em uma temperatura inferior do que c(4x2)-O, pode concluir-se que o (3x1 )-0 se forma em InGaAs em temperaturas mais baixas do que 550 °C.
[00052] A oxidação do substrato InP foi executada como é descrito nos seguintes exemplos.
[00053] A superfície do wafer de substrato lnP(100) (aproximada- mente 0,5 mm de espessura) foi limpa da contaminação de carbono e óxido superficial amorfo com pulverização catódica de Ar-íon e aquecimento na câmara de vácuo ultra-alto (UHV). Durante a grelha de pulverização catódica de 30 minutos, a pressão de Ar-gás foi 1 - 3x10-4 Pa (1 - 3x10-6 mbar), a voltagem que estala foi 0,7 kV e 10 mA atuais, e a temperatura de substrato InP foi aproximadamente 370 °C. Depois da pulverização catódica, o substrato InP foi aquecido a aproximadamente 470 °C em um vácuo mais pequeno do que 1x10-7 Pa (1x10-9 mbar) de 30 min. Três de tais ciclos de pós-aquecimento da pulveriza-ção catódica produziram a superfície limpa e lisa, que tinha o dímero misto estrutura (2x4) como deduzida por LEED e STM. Essa superfície limpa bem definida lnP(100)(2x4) foi oxidado, resultando na camada (2x3)-O, como se segue: primeiro a temperatura de substrato InP foi aumentada a aproximadamente 480 °C em 15 min em condições de vácuo. Depois a válvula de alívio do oxigênio (O2) a linha de gás, conectada à câmara de vácuo, foi aberta e a pressão de oxigênio foi aumentada a 3 a 4 x 10‘4 Pa (3 a 4 x 10'6 mbar). Depois da oxidação de 15 min na pressão de oxigênio de 3 a 4 x 10-4 Pa (3 a 4 x 10 6 mbar) e a temperatura de aproximadamente 480 °C (InP), 0 aquecimento foi fechado 10 s antes de fechar 0 fluxo de oxigênio.
[00054] A mesma camada (2x3)-O também foi obtida pela oxidação de 15 min na pressão de oxigênio de 7-8x10-5 Pa (7-8x10-7 mbar) e a temperatura de aproximadamente 460 °C (InP). A estrutura cristalina (2x3) foi determinada por LEED e STM. A espectroscopia de fotoelé- tron de raio-X (XPS) revelou três picos de emissão 01 s em energias de ligação 528, 531, e 537 eV. Também a emissão de 2 pontos P mostra dois picos referidos ao oxigênio em 133 e 138 eV.
[00055] A tabela 3 apresenta outros exemplos da oxidação do substrato InP. A oxidação da superfície limpa (100)(2x4) foi executada em aproximadamente 450°C modificando 0 tempo de oxidação (a volta- gem de aquecimento resistente e corrente foram 13,0 V e 2,3 A em todos os testes l-V). A pressão de oxigênio esteve entre 5x10-5 e 5x10' 3 Pa (5x10-7 e 5x10-5 mbar) em todos os casos. Os resultados na Tabela 3 indicam que 450 °C são uma temperatura demasiado baixa para obter puro (2x3)-O. A presença de (2x4) em todos os casos indica que a presença de alguma área limpa nas superfícies InP (100)(2x4). Tabela 3.
Figure img0003
[00056] A oxid ação de superfícies revestidas com Sn foi executada como se segue. Depois de limpar a superfície de substrato InAs, tal como descrito acima, 0,5 a 2,0 ml_ de estanho foram depositados sobre a superfície limpa do substrato lnAs(100)c(8x2) na temperatura ambiente. Esta superfície revestida com Sn foi depois aquecida no vácuo em 350 a 420 °C por 15 a 30 min, que forneceu a reconstrução (1x2) induzida com Sn, como deduzida por LEED e STM. Depois disto a amostra foi transferida na câmara de oxidação, e a sua temperatura foi aumentada até 420 °C. Depois o gás oxigênio (O2) foi introduzido na câmara via a válvula de alívio. A oxidação em 3 a 4 x10-4 Pa (3 a 4 x10-6 mbar) de 10 min produziu 0 camada de superfície de lnAs(100)(3x3)-SnO. Reduzindo a temperatura de substrato durante a oxidação e/ou aumentar a exposição ao oxigênio produziu 0 lnAs(100)(3x1)-SnO.
[00057] A estrutura eletrônica de uma interface isolante- semicondutora tem um papel significativo nas aplicações de transistor MOSFET. O substrato de acordo com a invenção, compreendendo um material a base de As-lll, Sb-lll ou P-lll contendo In e uma camada de óxido cristalino tal como (3x1 )-0 formado no Material de base As-lll ou Sb-lll contendo In ou (2x3)-O sendo formado no material de base P-lll contendo In, pode ser usado na interface isolante-semicondutor nos transistores MOSFET. O exemplo da estrutura do transistor MOSFET compreende um substrato do composto semicondutor de acordo com a invenção é apresentado na Figura 6. Ele compreende o camada do canal 1 As-lll, Sb-lll ou P-lll contendo In tal como InAs, InGaAs, InSb, InGaSb ou P-lll, e a camada 2 de óxido cristalino formado na superfície da camada de canal. A segunda camada de isolante 3, que pode ser, por exemplo, SÍO2 ou AI2O3, é formada na superfície da camada de óxido. A estrutura também compreende um metal de porta 4, uma camada de contato de fonte 5, um metal de fonte 6 que pode ser, por exemplo, AuGeNi, uma camada de contato de dreno 7 e um metal de dreno 8 como AuGeNi. A camada de óxido cristalino de acordo com a invenção serve de uma camada de barreira de elétrons e orifícios no canal para que os transportadores elétricos contendo In não escoem em direção ao óxido de porta. A camada de óxido cristalino atua como um papel importante da pilha de isolante de porta.
[00058] A invenção não está restrita aos exemplos da descrição acima, mas pode ser modificada dentro dos limites da ideia inventiva apresentada nas reivindicações. REFERÊNCIAS [1] H. Ko, K. Takei, R. Kapadia, S. Chuang, H. Fang , P. W. Leu, K. Ganapathi, E. Plis, H. S. Kim, S. Y. Chen, M. Madsen, A. C. Ford, Y. L. Chueh, S. Krishna, S. Salahuddin, and A. Javey A: Ultrathin compound semiconductor on insulator layers for high-performance nanoscale transistors. Nature Vol. 468: p. 286 (2010). [2] G. Chen, S. B. Visbeck, D. C. Law, and R. F. Hicks: Structure-sensitive oxidation of the indium phosphide (001) surface. Journal of Applied Physics Vol. 91 : p. 9362 (2002).

Claims (14)

1. Método para produzir uma camada de óxido cristalino (2) em um substrato do composto As-lll, Sb-lll ou P-lll semicondutor contendo In (1), caracterizado pelo fato de que em condições de vácuo uma superfície de um substrato de As-lll, Sb-lll ou P-lll contendo In é limpa do óxido nativo amorfo, o substrato do composto As-lll ou Sb-lll contendo In limpo é aquecido a uma temperatura de 250 a 550 °C ou o substrato do composto P-lll contendo In limpo é aquecido a uma temperatura de 450 a 550 °C, e o substrato é oxidado por 15 a 45 minutos pela introdução do gás oxigênio sobre a superfície do substrato, em que a pressão do gás oxigênio está entre 5x10-5 e 5x10‘ 3 Pa (5x10-7 e 5x10-5 mbar).
2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que o substrato de As-lll, Sb-lll ou P-lll contendo In é feito de InAs, InSb, InP, InGaAs ou InGaSb.
3. Método, de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que o substrato é limpo por pulverização catódica de íon de argônio e pós-aquecido em condições de vácuo ultra-alto (UHV) pelo menos a 400 °C, ou pelo aquecimento puro em UHV de 400 a 550 °C.
4. Método, de acordo com qualquer uma das reivindicações 1 a 3, caracterizado pelo fato de que o substrato limpo é revestido por uma camada de estanho (Sn).
5. Método, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato de que o substrato limpo de As-lll contendo In é aquecido a uma temperatura de 340 a 400 °C.
6. Método, de acordo com qualquer uma das reivindicações 1 a 4, caracterizado pelo fato de que o substrato limpo de Sb-lll con- tendo In é aquecido a uma temperatura de 340 a 450 °C.
7. Método, de acordo com qualquer uma das reivindicações 1 a 6, caracterizado pelo fato de que o aquecimento e a oxidação do substrato são executados simultaneamente.
8. Método, de acordo com qualquer uma das reivindicações 1 a 7, caracterizado pelo fato de que o substrato é oxidado por 15 a 30 minutos.
9. Substrato do composto semicondutor, caracterizado pelo fato de que o substrato compreende pelo menos um material de base de As-lll, Sb-lll ou P-lll contendo In que tem um primeiro lado e um segundo lado, e uma camada de óxido cristalino (3x1 )-O, c(4x2)-O, (1x2)-O, (2x3)-O, (3x1)-SnO, (3x3)-SnO, ou (1x1)-SnO sendo formada em pelo menos uma parte do primeiro lado do material de base.
10. Substrato, de acordo com a reivindicação 9, caracterizado pelo fato de que a camada de óxido tem uma estrutura de cristal (3x1 )-O, quando o material de base de As-lll ou Sb-lll contendo In é InAs, InSb, InGaAs ou InGaSb, ou uma estrutura de cristal c(4x2)-O, quando o material de base As-lll contendo In é InAs ou InGaAs, ou uma estrutura de cristal (1x2)-O, quando o material de base Sb-lll contendo In é InSb ou InGaSb, ou um estrutura de cristal de (3x1)-SnO ou (3x3)-SnO, quando o material de base As-lll contendo In é InAs ou InGaAs, ou uma estrutura de cristal de (1x1)-SnO, quando o material de base P-lll contendo In é InP ou InGaP.
11. Substrato, de acordo com a reivindicação 9, caracterizado pelo fato de que o material de base é InP e a camada de óxido tem uma estrutura de cristal (2x3)-O.
12. Substrato, de acordo com qualquer uma das reivindica- ções 9 a 11, caracterizado pelo fato de que o material de base é uma camada, que foi aplicada na superfície de um substrato de Si.
13. Substrato, de acordo com qualquer uma das reivindicações 9 a 12, caracterizado pelo fato de que a espessura da camada de óxido é tipicamente de 0,2 a 1 nm.
14. Uso do substrato, como definido em qualquer uma das reivindicações 9 a 13, caracterizado pelo fato de que é em uma estrutura de um transistor, como uma estrutura de transistor MOSFET, ou em uma estrutura de um dispositivo optoeletrônico como um diodo de emissão de luz, fotodiodo, fotocapacitor, célula fotovoltai- ca ou laser a base de semicondutor.
BR112013011597-1A 2010-11-11 2011-11-08 método para produzir camada de óxido cristalino em substrato do composto as-iii, sb-iii ou p-iii semicondutor contendo in, substrato e uso do substrato BR112013011597B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20106181 2010-11-11
FI20106181A FI20106181A0 (fi) 2010-11-11 2010-11-11 Menetelmä substraatin muodostamiseksi ja substraatti
PCT/FI2011/050991 WO2012062966A1 (en) 2010-11-11 2011-11-08 A method for treating a substrate and a substrate

Publications (2)

Publication Number Publication Date
BR112013011597A2 BR112013011597A2 (pt) 2016-08-09
BR112013011597B1 true BR112013011597B1 (pt) 2020-10-13

Family

ID=43268961

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112013011597-1A BR112013011597B1 (pt) 2010-11-11 2011-11-08 método para produzir camada de óxido cristalino em substrato do composto as-iii, sb-iii ou p-iii semicondutor contendo in, substrato e uso do substrato

Country Status (13)

Country Link
US (3) US9269763B2 (pt)
EP (1) EP2638565B1 (pt)
JP (1) JP5917539B2 (pt)
KR (1) KR102013265B1 (pt)
AU (1) AU2011327960B2 (pt)
BR (1) BR112013011597B1 (pt)
CA (1) CA2814856C (pt)
DE (1) DE11791014T1 (pt)
FI (1) FI20106181A0 (pt)
NZ (1) NZ609295A (pt)
RU (1) RU2576547C2 (pt)
WO (1) WO2012062966A1 (pt)
ZA (1) ZA201302723B (pt)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390913B2 (en) 2013-02-22 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor dielectric interface and gate stack
US9646823B2 (en) 2013-02-22 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor dielectric interface and gate stack
FI127415B (en) 2015-04-16 2018-05-31 Turun Yliopisto Preparation of foreign oxide in a semiconductor
US10475930B2 (en) * 2016-08-17 2019-11-12 Samsung Electronics Co., Ltd. Method of forming crystalline oxides on III-V materials
GB2565056A (en) 2017-07-28 2019-02-06 Comptek Solutions Oy Semiconductor device and method of manufacture
GB2565054A (en) 2017-07-28 2019-02-06 Comptek Solutions Oy Heterostructure semiconductor device and manufacturing method
GB2565055A (en) * 2017-07-28 2019-02-06 Comptek Solutions Oy Semiconductor device and manufacturing method

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811370B2 (ja) * 1977-03-14 1983-03-02 箕村 茂 金属間化合物の金属的変態物質とその製造法
US4226667A (en) * 1978-10-31 1980-10-07 Bell Telephone Laboratories, Incorporated Oxide masking of gallium arsenide
US5214003A (en) * 1989-05-31 1993-05-25 Nippon Mining Co., Ltd. Process for producing a uniform oxide layer on a compound semiconductor substrate
JP2750330B2 (ja) * 1991-12-17 1998-05-13 株式会社ジャパンエナジー 化合物半導体装置の製造方法
JPH06104189A (ja) * 1992-09-17 1994-04-15 Nippon Telegr & Teleph Corp <Ntt> Ｉｉｉ−ｖ族化合物半導体薄膜選択成長用半導体基板及びその形成法、及びｉｉｉ−ｖ族化合物半導体薄膜形成法
JP3137767B2 (ja) * 1992-10-20 2001-02-26 富士通株式会社 半導体装置の製造方法
JP3372315B2 (ja) 1992-12-07 2003-02-04 富士写真フイルム株式会社 穿孔装置
US5432124A (en) * 1993-07-06 1995-07-11 The Furukawa Electric Co., Ltd. Method of manufacturing compound semiconductor
US5762706A (en) * 1993-11-09 1998-06-09 Fujitsu Limited Method of forming compound semiconductor device
US6271069B1 (en) * 1994-03-23 2001-08-07 Agere Systems Guardian Corp. Method of making an article comprising an oxide layer on a GaAs-based semiconductor body
US5550089A (en) * 1994-03-23 1996-08-27 Lucent Technologies Inc. Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source.
JP2699928B2 (ja) * 1995-05-30 1998-01-19 日本電気株式会社 化合物半導体基板の前処理方法
JPH09162201A (ja) * 1995-12-11 1997-06-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造装置
US5700703A (en) * 1996-08-06 1997-12-23 Motorola Method of fabricating buried control elements in semiconductor devices
US5920105A (en) * 1996-09-19 1999-07-06 Fujitsu Limited Compound semiconductor field effect transistor having an amorphous gas gate insulation layer
US5880029A (en) * 1996-12-27 1999-03-09 Motorola, Inc. Method of passivating semiconductor devices and the passivated devices
US5907169A (en) 1997-04-18 1999-05-25 Megamos Corporation Self-aligned and process-adjusted high density power transistor with gate sidewalls provided with punch through prevention and reduced JFET resistance
US20020028390A1 (en) * 1997-09-22 2002-03-07 Mohammad A. Mazed Techniques for fabricating and packaging multi-wavelength semiconductor laser array devices (chips) and their applications in system architectures
US6531414B1 (en) * 1999-05-05 2003-03-11 The United States Of America As Represented By The National Security Agency Method of oxidizing strain-compensated superlattice of group III-V semiconductor
US6214712B1 (en) * 1999-09-16 2001-04-10 Ut-Battelle, Llc Method of physical vapor deposition of metal oxides on semiconductors
EP1094345A1 (en) * 1999-10-19 2001-04-25 BRITISH TELECOMMUNICATIONS public limited company Method of making a photonic band gap structure
US7026178B2 (en) * 2001-11-13 2006-04-11 Applied Optoelectronics, Inc. Method for fabricating a VCSEL with ion-implanted current-confinement structure
US7187045B2 (en) * 2002-07-16 2007-03-06 Osemi, Inc. Junction field effect metal oxide compound semiconductor integrated transistor devices
JP2004288716A (ja) * 2003-03-19 2004-10-14 Japan Science & Technology Agency ＩｎＰ結晶基板表面の平坦・清浄化方法及びそれを用いた半導体デバイスの分子線エピタキシャル成長方法
EP1688399A4 (en) * 2003-09-19 2010-06-02 Ngk Insulators Ltd CRYSTALLIZED GLASS BASED ON ZINC-ALUMINA SILICA OXIDE AND REFLECTIVE MIRROR SUBSTRATE USING THE GLASS
US20050186117A1 (en) * 2004-02-19 2005-08-25 Hiroyuki Uchiyama Gas detecting method and gas sensors
JP2008544529A (ja) * 2005-06-17 2008-12-04 イルミネックス コーポレーション 光発電ワイヤ
US20070281383A1 (en) * 2006-05-30 2007-12-06 Mitsubishi Electric Corporation Method of manufacturing semiconductor multilayer structure
US20090305063A1 (en) * 2006-09-08 2009-12-10 Masanobu Hayashi Composition for forming siliceous film and process for producing siliceous film from the same
US7692224B2 (en) * 2007-09-28 2010-04-06 Freescale Semiconductor, Inc. MOSFET structure and method of manufacture
JP2010287696A (ja) * 2009-06-10 2010-12-24 Panasonic Corp 電界効果トランジスタおよびその製造方法
US20150001623A1 (en) * 2013-06-26 2015-01-01 Tsinghua University Field effect transistor and method for forming the same

Also Published As

Publication number Publication date
BR112013011597A2 (pt) 2016-08-09
CN103201827A (zh) 2013-07-10
KR20130124493A (ko) 2013-11-14
JP2014502042A (ja) 2014-01-23
CA2814856C (en) 2019-06-18
US9269763B2 (en) 2016-02-23
RU2013126686A (ru) 2014-12-20
US20160049295A1 (en) 2016-02-18
NZ609295A (en) 2015-07-31
AU2011327960A1 (en) 2013-05-02
EP2638565A1 (en) 2013-09-18
US20130214331A1 (en) 2013-08-22
WO2012062966A1 (en) 2012-05-18
US20180069074A1 (en) 2018-03-08
CA2814856A1 (en) 2012-05-18
AU2011327960B2 (en) 2015-02-26
JP5917539B2 (ja) 2016-05-18
US10256290B2 (en) 2019-04-09
FI20106181A0 (fi) 2010-11-11
US9837486B2 (en) 2017-12-05
KR102013265B1 (ko) 2019-08-22
DE11791014T1 (de) 2017-12-14
ZA201302723B (en) 2014-06-25
EP2638565B1 (en) 2018-05-16
RU2576547C2 (ru) 2016-03-10

Similar Documents

Publication Publication Date Title
BR112013011597B1 (pt) método para produzir camada de óxido cristalino em substrato do composto as-iii, sb-iii ou p-iii semicondutor contendo in, substrato e uso do substrato
Hale et al. Scanning tunneling microscopy and spectroscopy of gallium oxide deposition and oxidation on GaAs (001)-c (2× 8)/(2× 4)
Priyantha et al. In-situ XPS and RHEED study of gallium oxide on GaAs deposition by molecular beam epitaxy
Clark et al. Ultra-thin alumina layer encapsulation of bulk heterojunction organic photovoltaics for enhanced device lifetime
Jiang et al. Low Lattice Mismatch InSe–Se Vertical Van der Waals Heterostructure for High‐performance Transistors via Strong Fermi‐Level Depinning
Ngabonziza et al. Gate‐Tunable Transport Properties of In Situ Capped Bi2Te3 Topological Insulator Thin Films
Sohn et al. Precise Layer Control and Electronic State Modulation of a Transition Metal Dichalcogenide via Phase‐Transition‐Induced Growth
Murri et al. Urbach tail in amorphous gallium arsenide films
Sigurd et al. Crystallization of Ge and Si in metal films. II
Xia et al. Wafer‐scale single‐crystalline MoSe2 and WSe2 monolayers grown by molecular‐beam epitaxy at low‐temperature—the role of island‐substrate interaction and surface steps
Müssig et al. Initial stages of praseodymium oxide film formation on Si (001)
Qiao et al. Edge‐Assisted Epitaxy of 2D TaSe2‐MoSe2 Metal–Semiconductor Heterostructures and Application to Schottky Diodes
Gnoth et al. A comparison of S-passivation of III–V (001) surfaces using (NH4) 2Sx and S2Cl2
Larsen et al. Potential of CuS cap to prevent decomposition of Cu2ZnSnS4 during annealing
Jovanovic et al. Silicon surface deoxidation using strontium oxide deposited with the pulsed laser deposition technique
Pun et al. Reduction of thermal oxide desorption etching on gallium arsenide
Sharma et al. Effect of Air Exposure on Electron-Beam-Induced Degradation of Perovskite Films
Maman et al. Postgrowth control of the interfacial oxide thickness in semiconductor–insulator–semiconductor heterojunctions
Liu et al. High‐Temperature Stability Amorphous Ternary AlBN Dielectric Films on N++ GaN
Nakamura et al. Characterization of Interdiffusion in SrTiO3/YBa2Cu3O7-x Multilayers by In Situ Auger Electron Spectroscopy
Makhtari et al. Oxidation of ion implanted silicon carbide
Lee et al. Amorphous to Polycrystalline Phase Transition in La2O3 Films Grown on a Silicon Substrate Forming Si‐Doped La2O3 Films
Laukkanen et al. Preparation and Characterization of Oxide/Semiconductor Interfaces
Paliwal et al. Formation of interfacial phases in the epitaxial growth of Sb on Si (111)-7¥ 7 reconstructed surface
Castán et al. Electrical Characterization of Low Nitrogen Content Plasma Deposited and Rapid Thermal Annealed Al/SiNx: H/InP Metal-Insulator-Semiconductor Structures

Legal Events

Date Code Title Description
B25A Requested transfer of rights approved

Owner name: COMPTEK SOLUTIONS OY (FI)

B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 08/11/2011, OBSERVADAS AS CONDICOES LEGAIS.