CN103201827A - 处理衬底的方法和衬底 - Google Patents

处理衬底的方法和衬底 Download PDF

Info

Publication number
CN103201827A
CN103201827A CN2011800542211A CN201180054221A CN103201827A CN 103201827 A CN103201827 A CN 103201827A CN 2011800542211 A CN2011800542211 A CN 2011800542211A CN 201180054221 A CN201180054221 A CN 201180054221A CN 103201827 A CN103201827 A CN 103201827A
Authority
CN
China
Prior art keywords
iii
substrate
layer
inas
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800542211A
Other languages
English (en)
Other versions
CN103201827B (zh
Inventor
佩卡·劳卡宁
约科·朗
马尔科·蓬基宁
马留卡·图奥米宁
韦科·图奥米宁
约翰尼·达尔
尤哈尼·韦于吕宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Con Ptak Solutions Inc
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN103201827A publication Critical patent/CN103201827A/zh
Application granted granted Critical
Publication of CN103201827B publication Critical patent/CN103201827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31666—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3

Abstract

处理化合物半导体衬底的方法，在该方法中，在真空条件下，从含In的III-As、III-Sb或III-P衬底的表面清除非晶态原生氧化物，随后将清洁过的衬底加热至大约250-550℃的温度并通过将氧气引入到该衬底的表面上将其氧化。本发明还涉及化合物半导体衬底以及该衬底在如MOSFET的晶体管结构中的用途。

Description

处理衬底的方法和衬底
发明领域
本发明涉及处理化合物半导体衬底以便在衬底上制造结晶氧化物层的方法。本发明还涉及化合物半导体衬底，以及所述衬底在如MOSFET之类的晶体管的结构中或在光电子器件的结构中的用途。
发明背景
对氧化的半导体表面和氧化物-半导体界面的了解和开发与许多技术有关，如最外层器件部件的表面缺陷的钝化和电子材料的处理以及制造金属氧化层半导体场效晶体管（MOSFET）的绝缘体-半导体界面。也许每种半导体器件都包括绝缘体-半导体界面，MOSFET是个好例子。目前的MOSFET（用于例如微处理器）主要基于Si沟道和二氧化硅（SiO2）和二氧化铪（HfO2）栅极绝缘层。当开发更强大的组件时这些器件面对它们的根本限制。III-V化合物半导体，如InAs、InGaAs、InSb和InP是未来MOSFET所需的沟道材料，因为与硅（Si）相比这些材料具有更优异的电子迁移率。因此，已经进行了大量努力以制造III-V沟道层的栅极绝缘层界面，其是稳定的并满足商业器件标准，如SiO2-Si结成功地做到的那样。但是，将导致例如提高的器件寿命和服务器的节能的这一伟大目标还未实现。
其主要原因之一是存在（或形成）原生非晶态III-V表面氧化物，其通过半导体-绝缘体界面处的高密度缺陷态导致费米能级钉扎效应（Fermi-levelpinning）。由此，这些原生非晶态氧化物对该晶体管有害。因此，已经进行了大量的工作以找到针对与氧的反应和非晶态氧化物形成的钝化III-V表面的方法。但是，这是极具挑战性的任务，因为难以避免界面生长过程中III-V半导体表面与氧之间的反应。例如，在绝缘体层生长过程中，该III-V表面通常会与氧反应。因此，仍然不知道是否有可能避免界面生长过程中的氧反应。但是，公知的是加工起始III-V表面显著地影响了MOSFET的性质，并且结晶的（或外延的）氧化物界面非常适合这些器件。
近来[1]，在InAs-沟道MOSFET中发现了引人注意的改善，其InAs表面在炉中以大气压条件热氧化。该界面的透射电子显微镜图像显示生成了InAsOx的结晶岛。但是，包括InAsOx的所得层的表面并非长程有序的，并且在所用的大气制备条件下遭到污染。
在先前的基于真空的试验[例如参考文献2]中，已经发现，在起始的III-V衬底上的不同表面结构影响氧化反应和所得III-V表面氧化物的性质。呈现的III-V表面氧化物是不具有长程有序的非晶态。因此，通常认为III-V表面的任何氧化都是有害并要极力避免的。
简而言之，与在MOSFET中使用III-V化合物半导体有关的未解决的问题是非晶态半导体-氧化物界面（或缺少足够的结晶氧化物-半导体界面），其导致有害效应，如费米能级钉扎效应、有害的漏电流和MOSFET中载流子迁移率的降低。
发明内容
本发明的目的在于提供一种以能够避免上述问题的方式处理III-V化合物半导体衬底的新方法。
本发明的目的尤其在于提供一种在III-V化合物半导体衬底上，尤其在含铟（In）的III-砷（As）、III-锑（Sb）或III-磷（P）衬底上形成稳定的和结晶的氧化物层的方法。
本发明的目的尤其在于提供制造稳定的和结晶的氧诱导III-V半导体表面的方法，该方法还对制造结晶MOSFET界面极有帮助。
本发明的目的还在于提出了一种在化合物半导体衬底上形成结晶的长程有序的氧化物层的简单方法。
为了实现上述目的，根据本发明的方法和化合物半导体衬底的特征在于所附独立权利要求的特征部分中所限定的内容。
在下文进一步提出的从属权利要求中公开了根据本发明的一些优选实施方式。
此外，本发明涉及根据本发明的III-V化合物半导体衬底在晶体管结构中的用途，如在MOSFET结构中的用途。本发明还涉及根据本发明的III-V化合物半导体衬底在光电子器件结构中的用途，如在发光二极管、光电二极管、光电容器、光伏电池或半导体基激光器(semiconductor based laser)中的用途。
在用于在真空条件下在含In的III-As、III-Sb或III-P化合物半导体衬底上制造结晶氧化物层的本发明的方法中
-从含In的III-As、III-Sb或III-P衬底的表面清除非晶态原生氧化物，随后
-将清洁过的衬底加热至大约250-550℃的温度并通过将氧气引入到该衬底的表面上将其氧化。
通常，根据本发明的化合物半导体衬底包含至少
-具有第一面和第二面的含In的III-As、III-Sb或III-P基础材料，和
-在该基础材料第一面的至少一部分上形成的结晶的(3×1)-O、(2×3)-O、c(4×2)-O、(1×2)-O、(3×1)-SnO、(3×3)-SnO或(1×1)-SnO氧化物层。
优选地，通过根据本发明的方法在化合物半导体衬底的衬底材料上形成结晶氧化物层。
令人惊讶地，现在已经发现，含铟（In）的III-砷（As）、III-锑（Sb）或III-磷（P）衬底可以在真空条件下以受控的方式氧化以便在该衬底的表面上制造稳定和结晶的氧化物层，该氧化物层不会进一步与氧反应。换句话说，本发明基于以下事实：并未如现有技术中已经做的那样试图避免所述III-V材料与氧之间的反应，而是以受控方式进行氧化以便在该化合物半导体衬底的表面上制造所需的晶体结构。根据本发明制备表面氧化物需要真空条件。因此，参考文献[1]中提出的方法没有提供如本文所见的具有长程有序的表面的结晶氧化物层。
长程有序的氧化物表面在本文中意味着在整个样品表面上具有界限分明（well-defined）的结构的均匀层，提供清晰的LEED图案。
特别地，现已发现在InAs（砷化铟）、InGaAs（砷化铟镓）、InSb（锑化铟）、InGaSb（锑化铟镓）和InP（磷化铟）表面上的一类新型有序氧化物层。该有序氧化物层在含In的III-As表面上和III-Sb表面上具有结晶的(3×1)结构，并在InP表面上具有结晶的(2×3)结构。除此之外，在含In的III-As表面上形成c(4×2)的氧化物结构，并在含In的III-Sb上形成(1×2)-O结构。已经通过使用低能电子衍射（LEED）、扫描隧道显微镜法/光谱法（STM/STS）以及芯能级与价带光电子发射测量法识别了该氧化物层。
在形成结晶的氧诱导含In的III-As、III-Sb或III-P半导体表面的方法中，起始表面的形成是至关重要的。在根据本发明的方法中，所需起始表面通过在真空条件下以使得从该衬底表面上除去低劣的（非晶态的）原生表面氧化物和碳污染的方式清洁该半导体表面来形成。通过该清洁形成的起始InAs和InSb表面具有c(8×2)重构，且起始InP表面具有(2×4)重构。
在根据本发明的氧化方法过程中，可以在含In的III-As、III-Sb或III-P衬底上形成上述结晶氧化物层。在该方法中将清洁过的衬底的温度提高至特定水平，并通过将氧气引入到该衬底的表面上在真空条件下以受控方式进行衬底的氧化。晶体氧化物层在该衬底的表面上的形成取决于该衬底的起始表面、氧化过程中的温度和氧气压力、以及氧化时间。
其中进行根据本发明的方法的真空室的压力低于大气压力，即根据本发明的方法在真空条件下进行。通常，在根据本发明的方法中，真空室的基础压力低于5×10-8毫巴。真空室的压力的下限取决于所用的设备。
氧化过程中的衬底温度保持在大约250-550℃以便在该衬底的表面上制造结晶氧化物层。具体而言，在氧化过程中大约340-400℃的衬底温度制造InAs(100)(3×1)-O层，大约340-450℃的温度制造InSb(100)(3×1)-O层。为了在InP衬底上形成结晶的(2×3)-O层，该衬底温度将为大约450-500℃。在InGaAs和InGaSb的情况下，温度范围为大约400-550℃。但是，必须注意上述温度范围取决于氧气压力，并且如果改变氧气压力的话，在接近所限定范围的范围下也可能制造该结晶氧化物层。温度测量不准确度的限制为±25℃。
在氧化过程中，氧气压力优选为5×10-7至5×10-5毫巴，衬底优选氧化大约15-45分钟，更优选大约15-30分钟，以便在衬底的表面上制造结晶氧化物层。衬底的加热和氧化可以同时进行，或者可以在开始氧化过程前在所需温度下加热该衬底。一般情况下，在氧气暴露后同时关闭加热和氧气暴露。
形成的氧化物层是结晶和稳定的。该氧化物层的厚度通常为0.2-1纳米，更典型地为0.2-0.5纳米。
在根据本发明的一种实施方式中，用锡（Sn）层覆盖清洁过的III-V表面，其厚度为0.5-2原子层（单层）。在300-550℃下加热Sn覆盖的表面制造了(1×2)Sn诱导结构。如上所述，这些表面的氧化制造了包括锡的结晶氧化物层。此类含SnO层具有与(3×1)-O相同的厚度，并具有下列结构（长程有序的）：在InAs衬底上为(3×1)和(3×3)，在GaAs衬底上为(3×1)，在InP衬底上为(1×1)。
在根据本发明的方法中形成的结晶氧化物层将充当钝化层，其在天然非晶态氧化物的形成中保护半导体衬底。此外，所得氧化物层不具有在费米能级下的状态。因此，根据本发明的衬底能够开发更强大的组件，例如MOSFET。根据本发明的方法和衬底尤其可用于晶体管领域。本发明可能使用含In的III-As、III-Sb或III-P材料作为未来的互补MOS器件的沟道材料。
根据本发明的结晶氧化物层还可以应用于在例如激光二极管和LED的器件中作为具有大的能带隙的阻隔层，和作为最外层器件表面钝化的部件。根据本发明的衬底可用于光电子器件的结构，所述光电子器件例如发光二极管、光电二极管、光电容器、光伏电池或半导体基激光器。
或者，根据本发明的含In的III-As、III-Sb或III-P衬底可以是施加在耐久和廉价的Si衬底上的层。这可以用例如各种晶体生长方法实现。最终目标是载流子（电子和空穴）在Si衬底上制得的III-沟道层中快速移动。
附图说明
下面将参照附图更详细地描述本发明，其中
图1显示根据本发明的化合物半导体衬底的横截面的简化图，
图2显示来自InAs(100)c(4×2)-O和InAs(100)(3×1)-O层的LEED图案。白色方块显示InAs衬底的(1×1)单位晶格，白色矩形显示c(4×2)-O和(3×1)-O层的单位晶格。
图3a、3b和3c显示（a）起始InAs表面的c(8×2)结构的原子模型，（b）在InAs上的(3×1)-O层的原子模型，和（c）在InAs上的c(4×2)-O层的原子模型。O、In和As原子分别用黑色、白色和灰色的球表示。
图4显示来自InAs(100)(3×1)-O和c(4×2)-O层的价带光电子发射光谱，
图5显示In4d和As 3d线的芯能级光电子发射光谱，和
图6显示半导体器件中的结构的简化横截面图。
具体实施方式
图1显示根据本发明的化合物半导体衬底的横截面的简化图。该衬底包括具有第一面和第二面的含In的III-As、III-Sb或III-P基础材料1，和在该基础材料的第一面的至少一部分上形成的结晶氧化物层2。该基础材料可以是含In的III-As、III-Sb或III-P衬底，或者其可以是在由某些其它材料（例如硅（Si））制成的衬底表面上的含In的III-As、III-Sb或III-P层。结晶氧化物层具有由基础材料决定的(3×1)-O、(2×3)-O、c(4×2)-O、(1×2)-O、(3×1)-SnO,(3×3)-SnO或(1×1)-SnO的结构。
优选地，在该基础材料的第一面的整个表面上形成结晶氧化物层2。该氧化物层可以包含某些晶体缺陷，即非晶态区域或其它结晶结构，但是优选该层的至少90%包含所述结晶结构。价带和芯能级光电子发射结果表明可能的缺陷浓度小于每平方厘米5×1011个缺陷。
在形成结晶的氧诱导的含In的III-As、III-Sb或III-P半导体表面的方法中，首先从基础材料的表面清除非晶态原生表面氧化物和碳污染。该清洗可以通过氩离子溅射和在超高真空（UHV）室中的补充加热来进行。氩离子溅射和在UHV条件下补充加热到至少400℃导致在起始InAs与InSb表面上界限分明的c(8×2)重构和在InP衬底上的(2×4)结构。这些起始表面还可以通过在大约400-550℃或更高温度下在UHV中纯加热以除去通过外延生长法制得的保护性As盖（As-cap）层来获得。在该真空条件下，优选使用低于5×10-8毫巴的室基础压力。
在氧化前，清洁的起始表面显示（i）尖锐的c(8×2)或(2×4)低能电子衍射（LEED）图案，（ii）具有由扫描隧道显微镜法（STM）推知的直径尺寸通常为100纳米级别的平台的大的平滑区域，和（iii）通过x射线光电子能谱法（XPS）推知不具有氧和碳污染。
在该氧化过程中，氧吸附在c(8×2)或(2×4)表面上。图3a显示能量最有利的原子位置的具有氧原子的InAs表面。该吸附位置（其位于第二表面层，即在表面下）的稳定性非常明显。它是如此稳定（比其它吸附位置更稳定～1eV），因为相对电负性的氧键合到四个相对电正性的铟原子。重要的是要注意，发现这种类型的吸附位点是因为这种独特的c(8×2)结构包括混合的(III-V)第一表面层。
通过下列实施例可以更好地理解本发明，如氧化条件，列举这些实施例以描述本发明，但是不应解释为限制本发明。
已经使用表面科学系统（Omicron）实现下列实施例，所述表面科学系统包括通过闸阀连接的三个不同的真空室，使得样品能够在室之间转移而不破坏真空条件。通过装料室将样品置入真空中。在制备室中实施氧化，在分析室中表征氧化的表面。还在MAX-实验室中在同步加速器环MAX-I处使用束线（beamline）41在单独的真空系统中进行相同的表面清洁和氧化物制备。
在使用分子氧气的真空室中进行氧化试验，所述真空室具有漏泄阀，O2气体经此注入该室。在氧化试验过程中将O2压力控制在大约5×10-7至5×10-5毫巴。样品表面在大约15厘米的距离处朝向漏泄阀。同时加热的衬底的氧化时间为大约15-30分钟。在氧气暴露后同时关闭加热和氧气暴露。上述氧化条件过程中的衬底温度影响形成的氧化半导体的晶体结构，优选如下：
-大约340-400℃的温度制造InAs(100)(3×1)-O层
-大约400-450℃的温度制造InAs(100)c(4×2)-O层
-大约340-450℃的温度制造InSb(100)(3×1)-O层
-大约340-450℃的温度制造InSb(100)(1×2)-O层
-大约450-550℃的温度制造InGaAs(100)c(4×2)-O层，
其清楚地表明，如果在表面层中铟的量足够高，在低于550℃的温度下形成InGaAs(100)(3×1)-O层。该计算预测了当在InGaAs的表面层中铟量提高时形成了InGaAs(100)(3×1)-O。在InGaSb的情况下温度范围类似于InGaAs。
对于包括锡（Sn）的氧化物层而言，上述氧化条件过程中的衬底温度影响形成的氧化半导体的晶体结构，优选如下：
-大约370-400℃的温度制造InAs(100)(3×1)-SnO层
-大约400-450℃的温度制造InAs(100)(3×3)-SnO层
-大约370-450℃的温度制造InP(100)(1×1)-SnO层
-大约450-550℃的温度制造GaAs(100)(3×1)-SnO层。
InAs和InSb衬底的氧化过程的实施例显示在下表1和2中。在开始氧化之前将衬底加热至所需温度。形成的(3×1)-O层的结晶结构通过低能电子衍射（LEED）测量法检测。表1显示以不同的氧化时间氧化InAs衬底。在氧化过程中，氧气压力为4×10-6毫巴。
表1
氧化 T(℃) t(分钟) LEED
I 374 5 c(4×2)
II 376 15 (3×1)+弱c(4×2)
III 375 20 (3×1)+弱c(4×2)
IV 374 30 (3×1)
V 373 45 更弱的(3×1)
表2显示以不同的氧化时间氧化InSb衬底，氧气压力为3-4×10-6毫巴。
表2
氧化 T(℃) t(分钟) LEED
I 350 5 具有分裂的×2光斑的(1×2)
II 349 10 具有分裂的×2光斑的(1×2)
III 353 15 (3×1)+弱的具有分裂的×2光斑的(1×2)
IV 351 20 (3×1)
V 351 30 (3×1)
还存在在含In的III-As或III-Sb衬底上制造(3×1)-O层的备选实施方式。也就是说，首先通过使用400-450℃的温度在衬底上制备InAs(100)c(4×2)-O层，随后将该衬底从真空室中取出到空气中，将其保留在空气中大约30分钟。随后将样品转移回真空条件中并加热至大约400-450℃ 20分钟。这还导致形成(3×1)-O。这表明，起始的InAs(100)c(4×2)-O层可以“催化”(3×1)-O的形成，因为干净的InAs表面的相同的空气暴露不会产生(3×1)-O。在图3c中显示在InAs结构上的c(4×2)-O层的原子模型。
图2显示来自InAs衬底上的c(4×2)-O和(3×1)-O层的LEED强度图案。值得注意的是，来自InSb(100)(3×1)-O层的图案类似于图2中的图案。首先，具有低本底强度的清晰的强度光斑显示两个氧化物层都是充分有序的或结晶的。其次，在1×1单位晶格内部的附加的强度光斑（其在图2中用白色方块显示）表明该氧化物层包括(3×1)晶格，这用白色矩形来显示。
通过用从头计算法（ab initio）比较不同的测量结果，在图3b中提出了(3×1)-O层的晶体结构的初步原子模型。
图4显示来自InAs(100)(3×1)-O和c(4×2)-O层的价带光电子发射光谱。该测量表明，这些界面不包括在费米能量附近的金属电子态。此外，重要的是要注意，与干净的InAs(100)c(8×2)相比，并未发生对缺陷更为敏感的能带弯曲，支持了不存在钉扎。这些结果表明可以在MOSFET中避免有害的费米能级钉扎。同样扫描隧道光谱法（STS）测量表明，这些结晶氧化物层不会在InAs的带隙中导致有害的电子态。在图4中使用InAs(100)(3×1)-O与InAs(100)c(4×2)-O光谱之间的差异光谱评价InAs衬底与(3×1)-O层之间的价带最大差值（或偏移），其中InAs能带边缘（band edge）基本被消除。该差异光谱给出了对(3×1)-O价带顶边（valence band edge）的评估：其具有比InAs高1.0-1.4eV的结合能，其高到足以在MOSFET价带中提供电载流子的能量势垒。为了参考，由空气暴露的InAs(100)c(8×2)表面测量费米能级发射，所述表面被氧化并显示出弱的(1×1)LEED。该光谱显示在费米能级处的发射，如预期由此类非晶态表面的缺陷态所产生的那样。
图5显示In4d和As 3d线的芯能级光电子光谱。在低动能侧的特征（峰或肩）证实氧的存在和氧化物层的形成。
如下测试界面稳定性，其对应用而言是重要的性质。通过将样品放入大气中0.5-1小时测试InAs(100)(3×1)-O和InAs(100)c(4×2)-O表面的钝态。随后将其转移回到真空室，并作为补充加热时间的函数通过LEED和STM表征。在一小时空气暴露后，制造InAs(100)(3×1)-O样品，而不进行任何补充加热，(3×1)图案未显示。自然地，获得的图案比空气暴露之前的(3×1)图案更弱，但是通过将衬底加热至400℃ 30分钟该图案变得清晰(3×1)。这些LEED的结果得到了来自0.5小时空气暴露和在400℃的补充加热后的InAs(100)(3×1)-O表面的STM的支持。应当注意的是，干净的InAs(100)c(8×2)表面的相同空气暴露和补充加热程序导致弱的(1×1)LEED，而没有任何清晰的超结构。这些结果实际上表明，InAs(100)(3×1)-O层即使对于强空气和温度负载也是稳定的。这是重要的性质，该性质允许例如将(3×1)-O样品经空气转移到另一室中以生长例如SiO2绝缘体顶层。该稳定性还表明，在沉积绝缘体顶层的过程中不会破坏(3×1)-O层。值得注意的是，在InAs(100)和InGaAs(100)上的栅极绝缘层的原子层沉积（ALD）通常在250-350℃的衬底温度下进行，在该温度下InAs(100)(3×1)-O明显是稳定的。对InAs(100)c(4×2)-O的相同钝化试验表明在空气暴露后弱的(1×1)，但是在补充加热至大约400℃后，(3×1)LEED出现。这表明，c(4×2)-O结构可以“催化”(3×1)层的形成，因为我们在干净的InAs(100)c(8×2)表面的空气暴露后没有观察到同样的生成。
下列实施例描述通过使用InGaAs衬底的根据本发明的氧化方法。
采用Ar-离子溅射和在超高真空（UHV）室中加热来从GaAs(100)衬底晶片（大约0.5毫米厚）的表面清除碳污染和非晶态表面氧化物。在30分钟的光栅溅射过程中，氩气压力为1-3×10-6毫巴，溅射电压为0.7千伏，电流为10毫安，GaAs衬底温度为大约400℃。在溅射后，在小于1×10-9毫巴的真空中将GaAs衬底加热至大约570℃30分钟。六个此类溅射-补充加热循环制得干净和光滑的表面，其具有如通过LEED和STM推知的(6×6)结构。为了制备InGaAs表面，将1-2个单层（ML）的铟沉积在干净的GaAs(100)(6×6)衬底表面上，并将该样品加热至500-550℃。这制得InGaAs(100)c(8×2)表面。如下将此干净的界限分明的InGaAs(100)c(8×2)表面氧化，得到c(4×2)-O层，其类似于InAs(100)c(4×2)-O的情况：首先在真空条件下在15分钟内将衬底温度提高至大约550℃。随后打开连接到真空室的氧（O2）气体管线的漏泄阀，氧气压力提高至3-4×10-6毫巴。在3-4×10-6毫巴的氧气压力和550℃（InGaAs）下氧化15分钟后，关闭加热，10秒后关闭氧气流。c(4×2)晶体结构通过LEED确定。在InGaAs表面中形成c(4×2)-O层清楚地表明，如果提高InGaAs表面层中铟（In）的量，(3×1)-O层也在InGaAs中形成，如在InAs的情况下那样。
在InAs(100)c(4×2)-O和-(3×1)-O的制备条件的基础上（其中(3×1)-O总是在低于c(4×2)-O的温度下形成），可以得出结论，在低于550℃的温度下在InGaAs上形成(3×1)-O。
如下列实施例中所述进行InP衬底的氧化。
采用Ar-离子溅射和在超高真空（UHV）室中加热来从InP(100)衬底晶片（大约0.5毫米厚）的表面清除碳污染和非晶态表面氧化物。在30分钟的光栅溅射过程中，氩气压力为1-3×10-6毫巴，溅射电压为0.7千伏，电流为10毫安，InP衬底温度为大约370℃。在溅射后，在小于1×10-9毫巴的真空中将InP衬底加热至大约470℃ 30分钟。三个此类溅射-补充加热循环制得干净的和光滑的表面，其具有如通过LEED和STM推知的混合二聚体(2×4)结构。如下将此干净的界限分明的InP(100)(2×4)表面氧化，得到(2×3)-O层：首先在真空条件下在15分钟内将InP衬底温度提高至大约480℃。随后打开连接到真空室的氧（O2）气体管线的漏泄阀，氧气压力提高至3-4×10-6毫巴。在3-4×10-6毫巴的氧气压力和大约480℃（InP）的温度下氧化15分钟后，关闭加热，10秒后关闭氧气流。
通过在7-8×10-7毫巴的氧气压力和大约460℃（InP）的温度下15分钟的氧化也获得了相同的(2×3)-O层。(2×3)晶体结构通过LEED和STM确定。X射线光电子能谱法（XPS）显示在528、531和537eV结合能处O1s发光的三个峰。同样P2p发光显示了在133和138eV处的两个氧相关的峰。
表3列举了InP衬底氧化的其它实施例。通过改变氧化时间在大约450℃下进行干净的ΙnΡ(100)(2×4)表面的氧化（电阻加热电压和电流在所有试验I-V中为13.0伏和2.3安培）。氧气压力在所有情况下为5×10-7至5×10-5毫巴。表3中的结果表明，450℃对获得纯(2×3)-O而言是过低的温度。在所有情况下存在(2×4)表明在表面上存在某些干净的ΙnΡ(100)(2×4)区域。
表3
氧化 T(℃) t(分钟) LEED
I 453 5 比干净表面(2×4)更弱的(2×4)
II 452 10 弱(2×4)+弱(2×3)-O
III 455 15 (2×3)-O+弱(2×4)
IV 450 20 (2×3)-O+弱(2×4)
V 453 30 (2×3)-O+弱(2×4)
如下进行Sn覆盖表面的氧化。在如上所述清洁InAs衬底表面后，在室温下将0.5-2.0ML的锡沉积到清洁过的InAs(100)c(8×2)衬底表面上。该Sn覆盖表面随后在真空中在350-420℃下加热15-30分钟，这提供了Sn诱导(1×2)重构，如通过LEED和STM推知的那样。随后，样品转移到氧化室中，其温度升高至420℃。随后经漏泄阀将氧（O2）气体引入到该室中。在3-4×10-6毫巴下氧化10分钟产生InAs(100)(3×3)-SnO表面层。降低氧化过程中的衬底温度和/或提高氧暴露产生InAs(100)(3×1)-SnO。
绝缘体-半导体界面的电子结构在MOSFET晶体管应用中具有显著作用。本发明的衬底，包括含In的III-As、III-Sb或III-P基础材料和结晶氧化物层，如在含In的III-As或III-Sb基础材料上形成的(3×1)-O或在含In的III-P基础材料上形成的(2×3)-O，可用于MOSFET晶体管中的绝缘体-半导体界面。包括本发明的化合物半导体衬底的MOSFET晶体管的结构的实例显示在图6中。其包括含In的III-As、III-Sb或III-P沟道层1，如InAs、InGaAs、InSb、InGaSb或III-P，以及在沟道层表面上形成的结晶氧化物层2。第二绝缘体层3，其可以是例如SiO2或Al2O3，在该氧化物层的表面上形成。该结构还包括栅极金属4、源极接触层5、源极金属6（其可以是例如AuGeNi）、漏极接触层7和漏极金属8（如AuGeNi）。本发明的结晶氧化物层充当含In沟道中电子与空穴的阻挡层，使得电载流子不会漏向栅极氧化物。该结晶氧化物层充当该栅极绝缘层堆叠的重要部件。
本发明不限于上述的实施例，而是可以在权利要求中提出的本发明要旨的范围内进行改良。
参考文献
[1]H.Ko,K.Takei,R.Kapadia,S.Chuang,H.Fang,P.W.Leu,K.Ganapathi,E.Plis,H.S.Kim,S.Y.Chen,M.Madsen,A.C.Ford,Y.L.Chueh,S.Krishna,S.Salahuddin和A.Javey A:Ultrathin compound semiconductor on insulator layersfor high-performance nanoscale transistors.Nature第468卷:第286页（2010）。
[2]G.Chen,S.B.Visbeck,D.C.Law和R.F.Hicks:Structure-sensitive oxidationof the indium phosphide(001)surface.Journal of Applied Physics第91卷:第9362页（2002）。

Claims (22)

1.一种在含In的III-As、III-Sb或III-P化合物半导体衬底上制造结晶氧化物层的方法，其特征在于在真空条件下
-从含In的III-As、III-Sb或III-P衬底的表面清除非晶态原生氧化物，且
-将清洁过的衬底加热至大约250-550℃的温度并通过将氧气引入到所述衬底的表面上将其氧化。
2.如权利要求1所述的方法，其特征在于所述含In的III-As、III-Sb或III-P衬底由InAs、InSb、InP、InGaAs或InGaSb制成。
3.如权利要求1或2所述的方法，其特征在于所述衬底通过氩离子溅射和在超高真空（UHV）条件下补充加热到至少400℃而清洁；或通过在大约400-550℃,在UHV条件下的加热而清洁。
4.如前述权利要求中任一项所述的方法，其特征在于所述清洁过的衬底被锡（Sn）层覆盖。
5.如前述权利要求中任一项所述的方法，其特征在于将所述清洁过的含In的III-As衬底加热至大约340-400℃的温度。
6.如权利要求1至4所述的方法，其特征在于将所述清洁过的含In的III-Sb衬底加热至大约340-450℃的温度。
7.如权利要求1至4所述的方法，其特征在于将所述清洁过的含In的III-P衬底加热至大约450-500℃的温度。
8.如前述权利要求中任一项所述的方法，其特征在于衬底的加热和氧化同时进行。
9.如前述权利要求中任一项所述的方法，其特征在于将所述衬底氧化优选15-45分钟，更优选15-30分钟。
10.如前述权利要求中任一项所述的方法，其特征在于氧气压力为5×10-7至5×10-5毫巴。
11.一种化合物半导体衬底，其特征在于所述衬底包括至少
-含In的III-As、III-Sb或III-P基础材料，其具有第一面和第二面，和
-在所述基础材料的第一面的至少一部分上形成的结晶氧化物层：(3×1)-O、c(4×2)-O、(1×2)-O、(2×3)-O、(3×1)-SnO、(3×3)-SnO或(1×1)-SnO氧化物层。
12.如权利要求11所述的衬底，其特征在于所述氧化物层通过如权利要求1至10所述的方法形成。
13.如权利要求11或12所述的衬底，其特征在于当所述含In的III-As或III-Sb基础材料是InAs、InSb、InGaAs或InGaSb时，所述氧化物层具有(3×1)-O晶体结构。
14.如权利要求11或12所述的衬底，其特征在于当所述含In的III-As基础材料是InAs或InGaAs时，所述氧化物层具有c(4×2)-O晶体结构。
15.如权利要求11或12所述的衬底，其特征在于当所述含In的III-Sb基础材料是InSb或InGaSb时，所述氧化物层具有(1×2)-O晶体结构。
16.如权利要求11或12所述的衬底，其特征在于所述基础材料是InP，且所述氧化物层具有(2×3)-O晶体结构。
17.如权利要求11或12所述的衬底，其特征在于当所述含In的III-As基础材料是InAs或InGaAs时，所述氧化物层具有(3×1)-SnO或(3×3)-SnO晶体结构。
18.如权利要求11或12所述的衬底，其特征在于当所述含In的III-P基础材料是InP或InGaP时，所述氧化物层具有(1×1)-SnO晶体结构。
19.如权利要求11至18所述的衬底，其特征在于所述基础材料是施加至Si衬底表面上的层。
20.如权利要求11至19所述的衬底，其特征在于所述氧化物层的厚度通常为0.2-1纳米。
21.权利要求11至20中任一项所述的衬底在晶体管结构中的用途，如在MOSFET晶体管结构中的用途。
22.权利要求11至20中任一项所述的衬底在光电子器件结构中的用途，如在发光二极管、光电二极管、光电容器、光伏电池或半导体基激光器的结构中的用途。
CN201180054221.1A 2010-11-11 2011-11-08 处理衬底的方法和衬底 Active CN103201827B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20106181 2010-11-11
FI20106181A FI20106181A0 (fi) 2010-11-11 2010-11-11 Menetelmä substraatin muodostamiseksi ja substraatti
PCT/FI2011/050991 WO2012062966A1 (en) 2010-11-11 2011-11-08 A method for treating a substrate and a substrate

Publications (2)

Publication Number Publication Date
CN103201827A true CN103201827A (zh) 2013-07-10
CN103201827B CN103201827B (zh) 2016-11-30

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107790736A (zh) * 2017-10-25 2018-03-13 江汉大学 一种自催化功能纳米量子线的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0401031A2 (en) * 1989-05-31 1990-12-05 Kabushiki Kaisha Toshiba Oxide thin film and method of epitaxially growing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0401031A2 (en) * 1989-05-31 1990-12-05 Kabushiki Kaisha Toshiba Oxide thin film and method of epitaxially growing same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
F. ARCIPRETE,C. GOLETTI等人: "Optical anisotropy of oxidized InAs(001) surfaces", 《SURFACE SCIENCE》, vol. 515, 24 April 2002 (2002-04-24), pages 281 - 286, XP007920073 *
G. CHEN, S. B. VISBECK等: "Structure-sensitive oxidation of the indium phosphide (001) surface", 《JOURNAL OF APPLIED PHYSICS》, vol. 91, no. 11, 1 June 2002 (2002-06-01), pages 9362 - 9367, XP012055391, DOI: 10.1063/1.1471577 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107790736A (zh) * 2017-10-25 2018-03-13 江汉大学 一种自催化功能纳米量子线的制备方法
CN107790736B (zh) * 2017-10-25 2020-02-14 江汉大学 一种自催化功能纳米量子线的制备方法

Also Published As

Publication number Publication date
CA2814856A1 (en) 2012-05-18
US20160049295A1 (en) 2016-02-18
RU2013126686A (ru) 2014-12-20
EP2638565B1 (en) 2018-05-16
RU2576547C2 (ru) 2016-03-10
ZA201302723B (en) 2014-06-25
DE11791014T1 (de) 2017-12-14
JP5917539B2 (ja) 2016-05-18
WO2012062966A1 (en) 2012-05-18
US10256290B2 (en) 2019-04-09
BR112013011597B1 (pt) 2020-10-13
US20180069074A1 (en) 2018-03-08
AU2011327960B2 (en) 2015-02-26
US9837486B2 (en) 2017-12-05
US9269763B2 (en) 2016-02-23
CA2814856C (en) 2019-06-18
FI20106181A0 (fi) 2010-11-11
NZ609295A (en) 2015-07-31
KR102013265B1 (ko) 2019-08-22
AU2011327960A1 (en) 2013-05-02
EP2638565A1 (en) 2013-09-18
KR20130124493A (ko) 2013-11-14
JP2014502042A (ja) 2014-01-23
BR112013011597A2 (pt) 2016-08-09
US20130214331A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
US10256290B2 (en) Method for oxidizing a substrate surface using oxygen
Cho et al. Passivating electron‐selective contacts for silicon solar cells based on an a‐Si: H/TiOx stack and a low work function metal
Krajewski et al. Hafnium dioxide as a passivating layer and diffusive barrier in ZnO/Ag Schottky junctions obtained by atomic layer deposition
Marchiori et al. H plasma cleaning and a-Si passivation of GaAs for surface channel device applications
Ozawa et al. Formation and characterization of the Cu2O overlayer on Zn-terminated ZnO (0 0 0 1)
Miller et al. Origin and microscopic mechanism for suppression of leakage currents in Schottky contacts to GaN grown by molecular-beam epitaxy
TWI460854B (zh) 半導體基板、半導體基板之製造方法及半導體裝置
Janicki et al. Thermal oxidation of [0001] GaN in water vapor compared with dry and wet oxidation: Oxide properties and impact on GaN
Choi et al. High-quality III–V semiconductor MBE growth on Ge/Si virtual substrates for metal-oxide-semiconductor device fabrication
Do et al. Impact of AlN interfacial dipole on effective work function of Ni and band alignment of Ni/HfO 2/In 0.53 Ga 0.47 As gate-stack
Dalapati et al. Characterization of epitaxial GaAs MOS capacitors using atomic layer-deposited TiO 2/Al 2 O 3 gate stack: study of Ge auto-doping and p-type Zn doping
CN103201827B (zh) 处理衬底的方法和衬底
CN103151254A (zh) 一种锗基肖特基结的制备方法
Ferrandis et al. Electrical properties of metal/Al2O3/In0. 53Ga0. 47As capacitors grown on InP
Zhang et al. Passivation of InAs/GaSb type II superlattice photodiodes
Polyakov et al. Effects of annealing in oxygen on electrical properties of AlGaN/GaN heterostructures grown on Si
Benemanskaya et al. Modification of the electronic structure and formation of an accumulation layer in ultrathin Ba/n-GaN and Ba/n-AlGaN interfaces
Calvet et al. Model experiments on growth modes and interface electronics of CuInS2: Ultrathin epitaxial films on GaAs (100) substrates
Nishimura et al. Theoretical and experimental investigation of the recombination reduction at surface and grain boundaries in Cu (In, Ga) Se 2 solar cells by valence band control
Maleki et al. Deep p+ junctions formed by drive-in from pure boron depositions
Shiino et al. Ohmic contacts on n-type layers formed in GaN/AlGaN/GaN by dual-energy Si ion implantation
Laukkanen et al. Preparation and Characterization of Oxide/Semiconductor Interfaces
CN209150119U (zh) 一种二硫化钨晶体管
CN106784003A (zh) 一种GaAs基PMOS界面结构
Odagawa et al. Enhanced interlayer electron transfer by surface treatments in mixed-dimensional van der Waals semiconductor heterostructures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1183159

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170606

Address after: Finland Leto

Patentee after: Con Ptak solutions, Inc.

Address before: Turku

Patentee before: Turun Yliopisto

TR01 Transfer of patent right
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1183159

Country of ref document: HK