BR112012010409A2 - sistema informático compreendendo uma pluralidade de dispositivos periféricos e pelo menos um comutador - Google Patents

sistema informático compreendendo uma pluralidade de dispositivos periféricos e pelo menos um comutador

Info

Publication number
BR112012010409A2
BR112012010409A2 BR112012010409A BR112012010409A BR112012010409A2 BR 112012010409 A2 BR112012010409 A2 BR 112012010409A2 BR 112012010409 A BR112012010409 A BR 112012010409A BR 112012010409 A BR112012010409 A BR 112012010409A BR 112012010409 A2 BR112012010409 A2 BR 112012010409A2
Authority
BR
Brazil
Prior art keywords
switch
computer system
peripheral devices
command
memory
Prior art date
Application number
BR112012010409A
Other languages
English (en)
Inventor
Jean-Vincent Ficet
Philippe Couvee
Yann Kalemkarian
Original Assignee
Bull Sas
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull Sas filed Critical Bull Sas
Publication of BR112012010409A2 publication Critical patent/BR112012010409A2/pt

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Abstract

sistema informático compreendendo uma pluralidade de dispositivos periféricos e pelo menos um comutador. a invenção tem notadamente como objeto um sistema informático compreendnedo dispositivos periféricos (600) e pelo menos um comutador (605) conectado a cada dispositivo. um primeiro dispositivo compreende meios para iniciar um comando de acesso de direto a zonas de memória cada uma delas associada a um elemento distinto do sistema. o comutador compreende meios para transmitir pelo menos uma parte do comando a cada elemento. pelo menos um elemento consiste em um segundo dispositivo compreendendo meios para receber pelo menos um comando de acesso direto a uma zona de uma memória do dito segundo dispositivo, o dito comando sendo recebido do dito primeiro dispositivo via o dito comutador, e meios para transmitir o dito comando recebido a um componente do dito segundo dispositivo. o dito sistema permite que o dito primeiro dispositivo efetue uma transferência direta de dados para ou partir de uma memória do dito primeiro dispositivo periférico a partir de ou para cada elemento.
BR112012010409A 2009-12-01 2010-11-24 sistema informático compreendendo uma pluralidade de dispositivos periféricos e pelo menos um comutador BR112012010409A2 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0905777A FR2953308B1 (fr) 2009-12-01 2009-12-01 Systeme autorisant des transferts directs de donnees entre des memoires de plusieurs elements de ce systeme
PCT/FR2010/052502 WO2011067507A1 (fr) 2009-12-01 2010-11-24 Systeme autorisant des transferts directs de donnees entre des memoires de plusieurs elements de ce systeme

Publications (1)

Publication Number Publication Date
BR112012010409A2 true BR112012010409A2 (pt) 2016-02-23

Family

ID=42272350

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112012010409A BR112012010409A2 (pt) 2009-12-01 2010-11-24 sistema informático compreendendo uma pluralidade de dispositivos periféricos e pelo menos um comutador

Country Status (6)

Country Link
US (1) US9053092B2 (pt)
EP (1) EP2507712B1 (pt)
JP (1) JP5904948B2 (pt)
BR (1) BR112012010409A2 (pt)
FR (1) FR2953308B1 (pt)
WO (1) WO2011067507A1 (pt)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2497528B (en) 2011-12-12 2020-04-22 Nordic Semiconductor Asa Peripheral communication
JP6089840B2 (ja) * 2013-03-21 2017-03-08 富士通株式会社 同期制御装置，同期制御方法および同期制御プログラム
US9875202B2 (en) 2015-03-09 2018-01-23 Nordic Semiconductor Asa Peripheral communication system with shortcut path
GB2539455A (en) 2015-06-16 2016-12-21 Nordic Semiconductor Asa Memory watch unit
GB2541133B (en) 2015-06-16 2018-01-03 Nordic Semiconductor Asa Interrupt generating unit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207363A (ja) * 1989-02-08 1990-08-17 Hitachi Ltd データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ
JPH05265923A (ja) * 1992-03-23 1993-10-15 Mitsubishi Electric Corp データ転送装置
US20080256352A1 (en) * 2000-01-06 2008-10-16 Super Talent Electronics, Inc. Methods and systems of booting of an intelligent non-volatile memory microcontroller from various sources
JP3903699B2 (ja) * 2000-08-10 2007-04-11 富士通株式会社 Ｐｃｉバスによるデータ交換方法及び装置
US6748479B2 (en) * 2001-11-20 2004-06-08 Broadcom Corporation System having interfaces and switch that separates coherent and packet traffic
JP2005202767A (ja) * 2004-01-16 2005-07-28 Toshiba Corp プロセッサシステム、ｄｍａ制御回路、ｄｍａ制御方法、ｄｍａコントローラの制御方法、画像処理方法および画像処理回路
JP2005250577A (ja) * 2004-03-01 2005-09-15 Toshiba Corp コンピュータシステム及び演算処理モジュールの健全性判定方法
JP2006114822A (ja) * 2004-10-18 2006-04-27 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
KR100958685B1 (ko) * 2005-04-01 2010-05-20 후지쯔 가부시끼가이샤 Ｄｍａ 컨트롤러, 노드, 데이터 전송 제어 방법 및 프로그램을 기록한 컴퓨터 판독가능한 기록 매체
KR100814904B1 (ko) * 2005-12-06 2008-03-19 한국전자통신연구원 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템
JP2007048314A (ja) * 2006-10-10 2007-02-22 Fujitsu Ltd データ転送システムにおける送信装置及び受信装置，データ転送システム並びにデータ転送システムのバス制御方法
GB0724439D0 (en) * 2007-12-14 2008-01-30 Icera Inc Data transfer
JP4516999B2 (ja) * 2008-03-28 2010-08-04 富士通株式会社 データ通信制御装置、データ通信制御方法およびそのためのプログラム

Also Published As

Publication number Publication date
WO2011067507A1 (fr) 2011-06-09
EP2507712A1 (fr) 2012-10-10
FR2953308B1 (fr) 2011-12-09
JP2013512520A (ja) 2013-04-11
US9053092B2 (en) 2015-06-09
JP5904948B2 (ja) 2016-04-20
EP2507712B1 (fr) 2014-01-22
US20120239826A1 (en) 2012-09-20
FR2953308A1 (fr) 2011-06-03

Similar Documents

Publication Publication Date Title
BR112012010409A2 (pt) sistema informático compreendendo uma pluralidade de dispositivos periféricos e pelo menos um comutador
BR112012010402A2 (pt) controlador de acesso direto a uma memória para um dispositivo periférico, processo de utilização do controlador, e, programa de computador
BR112018073991A2 (pt) sistema em chip e dispositivo de processamento
BRPI1011326A2 (pt) sistema, dispositivo e métodos de replicação de dados distribuídos e executado por um ou mais dispositivos de uma pluralidade de dispositivos e mémoria legível por computador
BR112018073496A2 (pt) sistemas e métodos para localizar um dispositivo sem fio
BR112014032115A2 (pt) processo para o registro de dados que são gerados por meio da manipulação de um animal a ser realizada por um manipulador; e sistema para o registro de dados que são gerados por meio da manipulação de um animal realizada por um manipulador
BR112017012582A2 (pt) sistema de controle de acesso integrado, métodos para administrar em modo sem fios um ponto de acesso, para garantir um ponto de acesso, para administrar um evento de entrada de ponto de acesso e para capturar um evento de violação a um ponto de acesso, e, dispositivo hospedeiro.
EP4219745A3 (en) Spatially encoded biological assays using a microfluidic device
BR112017025107A2 (pt) sistema e método para calibrar um dispositivo de captura de imagem para um veículo de manuseamento de materiais, e, veículo de manuseamento de materiais
BR112015019459A2 (pt) sistema de memória
BR112017017431B8 (pt) Dispositivo de transmissão e controle de dados em uma rede de sensores multinós, método de controle do dispositivo de transmissão e controle de dados em uma rede de sensores multinós e dispositivo pet tendo um sistema eletrônico de interface de usuário
BR112015010401A2 (pt) sistema com chip, dispositivo hospedeiro, e dispositivo eletrônico".
BRPI0605071A (pt) supermódulo de memória e sistema de computador
BR112016017155A2 (pt) Sistema e dispositivo para geração com alto rendimento de gotículas combinatoriais e métodos de uso
BR112015022863A2 (pt) método e sistema de controle de múltiplas entradas e dispositivo eletrônico que suporta os mesmos
BR112015004721A2 (pt) funcionalidade de controle de aparelho de sistema de dispositivo inteligente
WO2008134454A3 (en) Accessing metadata with an external host
BR112015008006A8 (pt) sistema de controle e dispositivo de processamento de informação
CL2012000098A1 (es) Un sistema de control metodo y aparato para aumentar el rendimiento de un ciclo kalina.
BR112015019994A2 (pt) unidade de comunicação e método para comunicação com um veículo autônomo
BR112014031586A2 (pt) gerenciamento com base em rede de conjuntos de dados protegidos
BR112012010553A2 (pt) método para interação segura com um módulo de segurança, dispositivo final e sistema.
BR112015014289A2 (pt) método de pareamento automático sem fio e unidade de base de dispositivo gerador de pressão de um sistema de suporte de pressão
BR112018077012A2 (pt) sistema e método para coletar dados de vibração operacional para uma máquina de mineração
BR112017001975A2 (pt) imageamento computacional de baixa potência

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according art. 34 industrial property law
B06U Preliminary requirement: requests with searches performed by other patent offices: suspension of the patent application procedure
B09A Decision: intention to grant
B11D Dismissal acc. art. 38, par 2 of ipl - failure to pay fee after grant in time