BE628307A - - Google Patents

Info

Publication number
BE628307A
BE628307A BE628307DA BE628307A BE 628307 A BE628307 A BE 628307A BE 628307D A BE628307D A BE 628307DA BE 628307 A BE628307 A BE 628307A
Authority
BE
Belgium
Prior art keywords
state
emi
distributor
stage
cadence
Prior art date
Application number
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Publication of BE628307A publication Critical patent/BE628307A/fr

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
    • H04L13/02Details not particular to receiver or transmitter
    • H04L13/10Distributors
    • H04L13/12Non-mechanical distributors, e.g. relay distributors
    • H04L13/14Electronic distributors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description


   <EMI ID=1.1> 

  
 <EMI ID=2.1> 

  
d'impulsions, pour la transposition série-parallèle 

  
de signaux de télégraphie, par exemple, nécessite

  
l'emploi de répartiteurs déjà connus débitant successivement des impulsions sur un certain nombre de sorties Ces

  
 <EMI ID=3.1> 

  
électroniques, Il est nécessaire pour éviter des accidenta  ou incidents d'exploitation qu'une impulaio n de cadence n'apparaisse toujours que sur une seule sortie

  
de répartiteur à la fois. Ce là signifie qu'il faut dans tous les cas qu'un seul étage do répartiteur

  
se trouve dans un premier état et que tous les autres étages du répartiteur se trouvent dans le deuxième

  
de deux états -.possibles* * S'il se produit une erreur, erreur qui pout par exemple se présenter lorsque

  
 <EMI ID=4.1> 

  
premier état, il faut que cette erreur soit corrigée.

  
On réalise généralement les répartiteurs électroniques en utilisant des registres en cascade

  
 <EMI ID=5.1> 

  
dernier étage de chaque registre en cascade est reliée à l'entrée du premier étage, Dans un répartiteur

  
déjà connu de ce genre, au Moment ou le premier

  
état est renvoyé du dernier étage du registre en cascade sur le premier étage, on envoie, sur toutes les autres étages du registre en cascade, une impolsion qui ramène ces étages dans le deuxième état. 

  
Mais dans ce répartiteur de type déjà connu,

  
 <EMI ID=6.1> 

  
fonctionnement tous les étages du répartiteur soient amenés dans le deuxième état sans qu'on puisse détecter et corriger immédiatement ce défaut. Il faut alors prévoir un dispositif supplémentaire de contrôle et de correction pour détecteur et corriger ces erreurs éventuelles de fonctionnement  La présente invention a notamment pour

  
 <EMI ID=7.1> 

  
présentant en fonctionnement normal un étage placé dans un premier état ot tous les autres étages placés dans le deuxième de deux états possibles, répartiteur caractérisé par ce que tous les étages à l'exception du dernier étage commandant chacun l'une des entrées

  
 <EMI ID=8.1> 

  
trouvent dans leur deuxième état, l'impulsion de sortie de la grille de coïncidence initiale ne faisant passer le premier étage dans le premier état, soue l'effet de l'impulsion de cadence suivante, que lorsque tous les étages 4 l'exception du dernier sont dans le second état.

  
L'invention s'étend aussi aux caractéristiques

  
 <EMI ID=9.1> 

  
Un répartiteur électronique conforme à l'invention est représenté, à titre d'exemple non limitatif, sursur le schéma synoptique de la figure jointe.

  
Comparé au répartiteur électronique déjà mentionné, le répartiteur conforme à la présente

  
invention est considérablement plus simple. Sa conception assure en outre qu'il y a toujours un étage de répartiteur dans le premier état.

  
 <EMI ID=10.1>   <EMI ID=11.1> 

  
de l'impulsion de cadence suivante sur la ligne de cadence T, fait passer le relais basculeur X2 dans l'état

  
 <EMI ID=12.1> 

  
ramené dans l'état "0" par la même impulsion de cadence par l'intermédiaire de la grille de coïncidence

  
 <EMI ID=13.1> 

  
A2 une tension positive, tandis que sur toutes les autres bores de sortie n'apparaît aucune tension, De la

  
 <EMI ID=14.1> 

  
de cadence, sont maintenant préparées et l'impulsion

  
 <EMI ID=15.1> 

  
décrites se répètent alors. 

  
Comme on le voit aisément, tout état défectueux du répartiteur se trouve chaque fois corrigé, puisque

  
 <EMI ID=16.1>  

  
Bien entendu, des modifications de détail ou de construction pourront être apportées au répartiteur ci-dessus décrit, sans pour cela sortir  du cadre de l'invention,

Claims (1)

  1. REVENDICATION
    Répartiteur électronique à registre
    en cascade commandé par des impulsions de cadence, présentant en fonctionnement normal un étage placé dans un 'premier état et tous les autres étages placés dans le deuxième de deux états possibles, répartiteur
    caractérisé par ce que tous les étages à l'exception
    du dernier étage commandent chacun l'une des entrées d'une grille de coïncidence initiale lorsqu'il se trouvent dans leur deuxième état, l'impulsion de sortie de la grille de coïncidence initiale ne faisant passer le premier étage dans le premier état, sous l'effet de l'impulsion de cadence suivante, que lorsque tous les <EMI ID=17.1>
    état, ce qui perment de contrôler efficacement et simplement le bon fonctionnement de l'ensemble,
BE628307D 1962-02-12 BE628307A (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES77992A DE1221680B (de) 1962-02-12 1962-02-12 Elektronischer Verteiler

Publications (1)

Publication Number Publication Date
BE628307A true BE628307A (fr)

Family

ID=7507157

Family Applications (1)

Application Number Title Priority Date Filing Date
BE628307D BE628307A (fr) 1962-02-12

Country Status (4)

Country Link
BE (1) BE628307A (fr)
CH (1) CH396985A (fr)
DE (1) DE1221680B (fr)
NL (1) NL288265A (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2734302C3 (de) * 1977-07-29 1981-09-03 Siemens AG, 1000 Berlin und 8000 München Taktgesteuertes rückgekoppeltes Schieberegister zur Erzeugung einer Quasizufalls-Bitfolge maximaler Länge

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1097725B (de) * 1958-03-07 1961-01-19 Siemens Ag Magnetkernschieberegister

Also Published As

Publication number Publication date
DE1221680B (de) 1966-07-28
CH396985A (de) 1965-08-15
NL288265A (fr) 1900-01-01

Similar Documents

Publication Publication Date Title
CA1059587A (fr) Dephaseur numerique
FR2498396A1 (fr) Circuit d&#39;arbitrage
BE628307A (fr)
US3097312A (en) Shift register including two tunnel diodes per stage
BE897856A (fr) Circuit de controle de selection d&#39;horloges
FI61257C (fi) Anordning foer fassynkronisering av en foermedlingsstation i ett digitalt telekommunikationsnaet
EP0246135B1 (fr) Détécteur de phase et de fréquence, et son utilisation dans une boucle à verrouillage de phase
JPH09219627A (ja) ミュート制御回路
EP0222648B1 (fr) Porte logique à coincidence, triplet de portes logiques, et circuit logique séquentiel mettant en oeuvre cette porte logique
SU738173A1 (ru) Кольцевой коммутатор
SU817711A1 (ru) Устройство дл умножени частотыСлЕдОВАНи иМпульСОВ
SU811395A1 (ru) Устройство дл защиты и контрол ТиРиСТОРНОгО пРЕОбРАзОВАТЕл
US3060328A (en) Commutator utilizing only flip-flops and coincidence circuits
SU1677854A1 (ru) Селектор импульсов по длительности
SU424234A1 (ru) Сдвигающий регистр
SU1580390A1 (ru) Модель обслуживающего прибора дл систем массового обслуживани
SU519765A1 (ru) Аналого-динамическое запоминающее устройство
SU1739363A1 (ru) Многостоповый преобразователь врем - код
SU1275448A1 (ru) Устройство дл контрол двух импульсных последовательностей
FR2505076A1 (fr) Compensation de l&#39;effet de premier ordre d&#39;une pente due au transport dans un circuit a transfert de charges
US2604588A (en) Electronic device
SU1758866A2 (ru) Селектор импульсов по длительности
SU478429A1 (ru) Устройство синхронизации
SU815906A1 (ru) Способ преобразовани интервалаВРЕМЕНи B цифРОВОй КОд и уСТРОйСТВОдл ЕгО ОСущЕСТВлЕНи
CH292841A (fr) Compteur électronique.