BE628307A - - Google Patents

Info

Publication number
BE628307A
BE628307A BE628307DA BE628307A BE 628307 A BE628307 A BE 628307A BE 628307D A BE628307D A BE 628307DA BE 628307 A BE628307 A BE 628307A
Authority
BE
Belgium
Prior art keywords
state
emi
distributor
stage
cadence
Prior art date
Application number
Other languages
French (fr)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Publication of BE628307A publication Critical patent/BE628307A/fr

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
    • H04L13/02Details not particular to receiver or transmitter
    • H04L13/10Distributors
    • H04L13/12Non-mechanical distributors, e.g. relay distributors
    • H04L13/14Electronic distributors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

       

   <EMI ID=1.1> 

  
 <EMI ID=2.1> 

  
d'impulsions, pour la transposition série-parallèle 

  
de signaux de télégraphie, par exemple, nécessite

  
l'emploi de répartiteurs déjà connus débitant successivement des impulsions sur un certain nombre de sorties Ces

  
 <EMI ID=3.1> 

  
électroniques, Il est nécessaire pour éviter des accidenta  ou incidents d'exploitation qu'une impulaio n de cadence n'apparaisse toujours que sur une seule sortie

  
de répartiteur à la fois. Ce là signifie qu'il faut dans tous les cas qu'un seul étage do répartiteur

  
se trouve dans un premier état et que tous les autres étages du répartiteur se trouvent dans le deuxième

  
de deux états -.possibles* * S'il se produit une erreur, erreur qui pout par exemple se présenter lorsque

  
 <EMI ID=4.1> 

  
premier état, il faut que cette erreur soit corrigée.

  
On réalise généralement les répartiteurs électroniques en utilisant des registres en cascade

  
 <EMI ID=5.1> 

  
dernier étage de chaque registre en cascade est reliée à l'entrée du premier étage, Dans un répartiteur

  
déjà connu de ce genre, au Moment ou le premier

  
état est renvoyé du dernier étage du registre en cascade sur le premier étage, on envoie, sur toutes les autres étages du registre en cascade, une impolsion qui ramène ces étages dans le deuxième état. 

  
Mais dans ce répartiteur de type déjà connu,

  
 <EMI ID=6.1> 

  
fonctionnement tous les étages du répartiteur soient amenés dans le deuxième état sans qu'on puisse détecter et corriger immédiatement ce défaut. Il faut alors prévoir un dispositif supplémentaire de contrôle et de correction pour détecteur et corriger ces erreurs éventuelles de fonctionnement  La présente invention a notamment pour

  
 <EMI ID=7.1> 

  
présentant en fonctionnement normal un étage placé dans un premier état ot tous les autres étages placés dans le deuxième de deux états possibles, répartiteur caractérisé par ce que tous les étages à l'exception du dernier étage commandant chacun l'une des entrées

  
 <EMI ID=8.1> 

  
trouvent dans leur deuxième état, l'impulsion de sortie de la grille de coïncidence initiale ne faisant passer le premier étage dans le premier état, soue l'effet de l'impulsion de cadence suivante, que lorsque tous les étages 4 l'exception du dernier sont dans le second état.

  
L'invention s'étend aussi aux caractéristiques

  
 <EMI ID=9.1> 

  
Un répartiteur électronique conforme à l'invention est représenté, à titre d'exemple non limitatif, sursur le schéma synoptique de la figure jointe.

  
Comparé au répartiteur électronique déjà mentionné, le répartiteur conforme à la présente

  
invention est considérablement plus simple. Sa conception assure en outre qu'il y a toujours un étage de répartiteur dans le premier état.

  
 <EMI ID=10.1>   <EMI ID=11.1> 

  
de l'impulsion de cadence suivante sur la ligne de cadence T, fait passer le relais basculeur X2 dans l'état

  
 <EMI ID=12.1> 

  
ramené dans l'état "0" par la même impulsion de cadence par l'intermédiaire de la grille de coïncidence

  
 <EMI ID=13.1> 

  
A2 une tension positive, tandis que sur toutes les autres bores de sortie n'apparaît aucune tension, De la

  
 <EMI ID=14.1> 

  
de cadence, sont maintenant préparées et l'impulsion

  
 <EMI ID=15.1> 

  
décrites se répètent alors. 

  
Comme on le voit aisément, tout état défectueux du répartiteur se trouve chaque fois corrigé, puisque

  
 <EMI ID=16.1>  

  
Bien entendu, des modifications de détail ou de construction pourront être apportées au répartiteur ci-dessus décrit, sans pour cela sortir  du cadre de l'invention,



   <EMI ID = 1.1>

  
 <EMI ID = 2.1>

  
of pulses, for series-parallel transposition

  
telegraph signals, for example, require

  
the use of distributors already known delivering successively pulses to a certain number of outputs These

  
 <EMI ID = 3.1>

  
electronic, It is necessary to avoid accidents or operating incidents that a cadence impulse always appears on only one output

  
of dispatcher at a time. This means that in all cases only one distributor stage is needed.

  
is in a first state and that all the other stages of the distributor are in the second

  
of two possible states * * If an error occurs, an error which may for example occur when

  
 <EMI ID = 4.1>

  
first state, this error must be corrected.

  
Electronic distributors are generally made using cascaded registers

  
 <EMI ID = 5.1>

  
last stage of each register in cascade is connected to the input of the first stage, In a distributor

  
already known of this kind, at the time or the first

  
state is returned from the last stage of the cascade register to the first stage, an impolsion is sent to all the other stages of the cascade register which brings these stages back to the second state.

  
But in this type distributor already known,

  
 <EMI ID = 6.1>

  
operation all the stages of the distributor are brought into the second state without being able to detect and immediately correct this fault. It is then necessary to provide an additional control and correction device for the detector and to correct these possible operating errors. The present invention has in particular for

  
 <EMI ID = 7.1>

  
exhibiting in normal operation a stage placed in a first state ot all the other stages placed in the second of two possible states, distributor characterized in that all the stages except the last stage each controlling one of the inputs

  
 <EMI ID = 8.1>

  
find in their second state, the output pulse of the initial coincidence grid not causing the first stage to pass into the first state, suffers the effect of the next cadence pulse, only when all 4 stages except the last are in the second state.

  
The invention also extends to the characteristics

  
 <EMI ID = 9.1>

  
An electronic distributor according to the invention is shown, by way of nonlimiting example, on the block diagram of the accompanying figure.

  
Compared to the already mentioned electronic distributor, the distributor conforming to this

  
invention is considerably simpler. Its design further ensures that there is always a distributor stage in the first state.

  
 <EMI ID = 10.1> <EMI ID = 11.1>

  
of the next cadence pulse on the T cadence line, switches the X2 toggle relay to the state

  
 <EMI ID = 12.1>

  
brought back to state "0" by the same cadence pulse via the coincidence grid

  
 <EMI ID = 13.1>

  
A2 a positive voltage, while on all the other output terminals no voltage appears.

  
 <EMI ID = 14.1>

  
cadence, are now prepared and the impulse

  
 <EMI ID = 15.1>

  
described are then repeated.

  
As can easily be seen, any defective state of the distributor is corrected each time, since

  
 <EMI ID = 16.1>

  
Of course, modifications of detail or construction could be made to the distributor described above, without departing from the scope of the invention,


    

Claims (1)

REVENDICATION CLAIM Répartiteur électronique à registre Electronic register distributor en cascade commandé par des impulsions de cadence, présentant en fonctionnement normal un étage placé dans un 'premier état et tous les autres étages placés dans le deuxième de deux états possibles, répartiteur in cascade controlled by cadence pulses, presenting in normal operation a stage placed in a first state and all the other stages placed in the second of two possible states, distributor caractérisé par ce que tous les étages à l'exception characterized in that all floors except du dernier étage commandent chacun l'une des entrées d'une grille de coïncidence initiale lorsqu'il se trouvent dans leur deuxième état, l'impulsion de sortie de la grille de coïncidence initiale ne faisant passer le premier étage dans le premier état, sous l'effet de l'impulsion de cadence suivante, que lorsque tous les <EMI ID=17.1> of the last stage each control one of the inputs of an initial coincidence grid when they are in their second state, the output pulse of the initial coincidence grid not causing the first stage to pass into the first state, under the effect of the next cadence pulse, only when all <EMI ID = 17.1> état, ce qui perment de contrôler efficacement et simplement le bon fonctionnement de l'ensemble, condition, which allows efficient and simple control of the proper functioning of the assembly,
BE628307D 1962-02-12 BE628307A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES77992A DE1221680B (en) 1962-02-12 1962-02-12 Electronic distributor

Publications (1)

Publication Number Publication Date
BE628307A true BE628307A (en)

Family

ID=7507157

Family Applications (1)

Application Number Title Priority Date Filing Date
BE628307D BE628307A (en) 1962-02-12

Country Status (4)

Country Link
BE (1) BE628307A (en)
CH (1) CH396985A (en)
DE (1) DE1221680B (en)
NL (1) NL288265A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2734302C3 (en) * 1977-07-29 1981-09-03 Siemens AG, 1000 Berlin und 8000 München Clock-controlled feedback shift register for generating a quasi-random bit sequence of maximum length

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1097725B (en) * 1958-03-07 1961-01-19 Siemens Ag Magnetic core shift register

Also Published As

Publication number Publication date
DE1221680B (en) 1966-07-28
NL288265A (en) 1900-01-01
CH396985A (en) 1965-08-15

Similar Documents

Publication Publication Date Title
CA1059587A (en) Digital phase shifter
US2294863A (en) Electrical storage and delay circuits
FR2498396A1 (en) ARBITRATION CIRCUIT
BE628307A (en)
BE897856A (en) CLOCK SELECTION CONTROL CIRCUIT
GB1301357A (en)
FR2667187A1 (en) CONTROL CIRCUIT, IN PARTICULAR FOR LIQUID CRYSTAL DISPLAY SCREEN, WITH PROTECTED OUTPUT.
FI61257B (en) ANORDING FOER FASSYNKRONISERING AV EN FOERMEDLINGSSTATION I ETT DIGITALT TELEKOMMUNIKATIONSNAET
US3495096A (en) Phase comparision circuit of the type including a triangular wave generator
EP0246135B1 (en) Phase frequency detector and its use in a phase-locked loop
US3145292A (en) Forward-backward counter
EP0222648B1 (en) Coincidence logic gate, triplet for logical gates and sequential circuit realized with this logic gate
FR2498849A1 (en) COMBINED LOGIC SIGNAL GENERATOR
US2913595A (en) Automatic signal input phaser
US3716674A (en) Variable timing automatic interrupter circuit for common telephone sender equipment
BE727452A (en)
SU738173A1 (en) Circular switching device
SU811395A1 (en) Device for protecting and monitoring thyristorized converter
SU1580390A1 (en) Model of server for queueing systems
FR2575013A1 (en) COINCIDENCE LOGIC PORT, AND SEQUENTIAL LOGIC CIRCUITS IMPLEMENTING THIS COINCIDENCE DOOR
SU519765A1 (en) Analog-dynamic storage device
SU1739363A1 (en) Time-code multistop converter
SU1275448A1 (en) Device for checking two pulse sequences
CH311964A (en) Electronic device comprising at least one multivibrator circuit.
FR2505076A1 (en) COMPENSATION OF THE FIRST ORDER OF A SLOPE DUE TO TRANSPORT IN A LOAD TRANSFER CIRCUIT