ATE241228T1 - System und verfahren zur analyse von störsignalen bei gleichzeitigem schalten - Google Patents

System und verfahren zur analyse von störsignalen bei gleichzeitigem schalten

Info

Publication number
ATE241228T1
ATE241228T1 AT00959629T AT00959629T ATE241228T1 AT E241228 T1 ATE241228 T1 AT E241228T1 AT 00959629 T AT00959629 T AT 00959629T AT 00959629 T AT00959629 T AT 00959629T AT E241228 T1 ATE241228 T1 AT E241228T1
Authority
AT
Austria
Prior art keywords
plane
electronic circuit
voltage
simultaneous switching
transmission line
Prior art date
Application number
AT00959629T
Other languages
English (en)
Inventor
Larry Smith
Raymond E Anderson
Tanmoy Roy
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Application granted granted Critical
Publication of ATE241228T1 publication Critical patent/ATE241228T1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Noise Elimination (AREA)
  • Power Sources (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
AT00959629T 1999-08-31 2000-08-30 System und verfahren zur analyse von störsignalen bei gleichzeitigem schalten ATE241228T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15153599P 1999-08-31 1999-08-31
PCT/US2000/023836 WO2001017111A1 (en) 1999-08-31 2000-08-30 A system and method for analyzing simultaneous switching noise

Publications (1)

Publication Number Publication Date
ATE241228T1 true ATE241228T1 (de) 2003-06-15

Family

ID=22539199

Family Applications (1)

Application Number Title Priority Date Filing Date
AT00959629T ATE241228T1 (de) 1999-08-31 2000-08-30 System und verfahren zur analyse von störsignalen bei gleichzeitigem schalten

Country Status (6)

Country Link
US (1) US6564355B1 (de)
EP (1) EP1214785B1 (de)
AT (1) ATE241228T1 (de)
AU (1) AU7091600A (de)
DE (1) DE60002897D1 (de)
WO (1) WO2001017111A1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6941258B2 (en) * 2000-03-17 2005-09-06 Interuniversitair Microelektronica Centrum Method, apparatus and computer program product for determination of noise in mixed signal systems
JP3569681B2 (ja) * 2001-02-02 2004-09-22 株式会社半導体理工学研究センター 半導体集積回路における電源電流波形の解析方法及び解析装置
US7013254B2 (en) 2001-03-28 2006-03-14 Sun Microsystems, Inc. Low-complexity, high accuracy model of a CPU power distribution system
JP2002304434A (ja) * 2001-04-06 2002-10-18 Nec Corp Ｅｍｉシミュレーション用半導体集積回路電源モデルの作成方法、装置及びプログラム
JP4451575B2 (ja) * 2001-05-22 2010-04-14 パナソニック株式会社 配線基板の設計支援装置、設計支援方法、プログラム記録媒体、及びプログラム
US6823499B1 (en) * 2001-09-18 2004-11-23 Lsi Logic Corporation Method for designing application specific integrated circuit structure
US7454733B2 (en) * 2002-03-06 2008-11-18 International Business Machines Corporation Interconnect-aware methodology for integrated circuit design
US6870436B2 (en) * 2002-03-11 2005-03-22 Hewlett-Packard Development Company, L.P. Method and apparatus to attenuate power plane noise on a printed circuit board using high ESR capacitors
US6789241B2 (en) * 2002-10-31 2004-09-07 Sun Microsystems, Inc. Methodology for determining the placement of decoupling capacitors in a power distribution system
US7082585B2 (en) * 2003-11-21 2006-07-25 Lsi Logic Corporation Analysis of integrated circuits for high frequency performance
JP4065229B2 (ja) * 2003-11-26 2008-03-19 松下電器産業株式会社 半導体集積回路の電源ノイズ解析方法
US7240310B2 (en) * 2004-12-07 2007-07-03 International Business Machines Corporation Method, system and program product for evaluating a circuit
JP4450751B2 (ja) * 2005-03-17 2010-04-14 富士通株式会社 メッシュモデル作成方法、シミュレーション装置及びプログラム
JP4664222B2 (ja) * 2006-03-24 2011-04-06 富士通セミコンダクター株式会社 許容値算出方法及び検証方法
CN100574560C (zh) * 2006-06-30 2009-12-23 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP4940013B2 (ja) * 2006-07-31 2012-05-30 富士通株式会社 半導体装置に対する同時動作信号ノイズ見積り方法、およびプログラム
CN101137271B (zh) * 2006-09-01 2011-06-08 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN100574553C (zh) * 2006-10-25 2009-12-23 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN101188902B (zh) * 2006-11-17 2011-08-24 鸿富锦精密工业（深圳）有限公司 印刷电路板
US7788620B1 (en) 2007-01-22 2010-08-31 Lattice Semiconductor Corporation Input/output placement systems and methods to reduce simultaneous switching output noise
US20080251275A1 (en) * 2007-04-12 2008-10-16 Ralph Morrison Decoupling Transmission Line
US7870515B2 (en) * 2008-01-11 2011-01-11 International Business Machines Corporation System and method for improved hierarchical analysis of electronic circuits
US7983880B1 (en) * 2008-02-20 2011-07-19 Altera Corporation Simultaneous switching noise analysis using superposition techniques
US8694946B1 (en) 2008-02-20 2014-04-08 Altera Corporation Simultaneous switching noise optimization
US8151233B1 (en) * 2009-04-07 2012-04-03 Altera Corporation Circuit design with incremental simultaneous switching noise analysis
US9569577B2 (en) 2014-10-15 2017-02-14 Freescale Semiconductor, Inc. Identifying noise couplings in integrated circuit
US10318682B1 (en) * 2017-06-30 2019-06-11 Cadence Design Systems, Inc. Systems and methods for analyzing node impedance state
US11275879B2 (en) * 2017-07-13 2022-03-15 Diatog Semiconductor (UK) Limited Method for detecting hazardous high impedance nets

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477460A (en) * 1994-12-21 1995-12-19 International Business Machines Corporation Early high level net based analysis of simultaneous switching
US5703798A (en) * 1995-04-25 1997-12-30 Mentor Graphics Corporation Switch level simulation employing dynamic short-circuit ratio
JP3612381B2 (ja) * 1996-05-16 2005-01-19 株式会社リコー 論理シミュレーション装置
JPH10124563A (ja) * 1996-08-27 1998-05-15 Matsushita Electric Ind Co Ltd 論理回路の遅延計算方法、その遅延計算装置及び遅延ライブラリの遅延データ計算方法

Also Published As

Publication number Publication date
DE60002897D1 (de) 2003-06-26
WO2001017111A1 (en) 2001-03-08
WO2001017111A9 (en) 2002-09-19
AU7091600A (en) 2001-03-26
EP1214785A1 (de) 2002-06-19
US6564355B1 (en) 2003-05-13
EP1214785B1 (de) 2003-05-21

Similar Documents

Publication Publication Date Title
ATE241228T1 (de) System und verfahren zur analyse von störsignalen bei gleichzeitigem schalten
ATE520141T1 (de) Elektronische vorrichtung und impedanzanpassungsverfahren dafür
EP0848329A3 (de) Testzugriffsschnittstelle für integrierte Schaltungen
DE69936493D1 (de) Verbindungsstruktur für Leiterplatte, elektro-optische Vorrichtung, damit versehenes elektronisches Gerät und Herstellungsverfahren für elektro-optische Vorrichtung
DE60210980D1 (de) Verdrahtungsverfahren und gerät für eine ultraschallsonde
EP1324232A3 (de) Gerät, Verfahren und Programm zur Verifizierung eines Lsi-Entwurfs
DE50306640D1 (de) Elektronische Vorrichtung für ein Bussystem
TR200401999T4 (tr) Veri sinyali işlem sistemi ve veri sinyali işme sisteminin distribüsyon tesisatı
ATE531131T1 (de) Verfahren und vorrichtung zum verteilen mehrerer signaleingänge an mehrere integrierte schaltungen
ATE319208T1 (de) Montagesystem insbesondere für einen schaltschrank
ATE422694T1 (de) Diagnosevorrichtungen in einem fahrzeug mit diagnoseframework für diagnosemodule
ATE551885T1 (de) Elektronisches gerät und verfahren zum untersuchen einer leiterplatte
WO2004095280A3 (en) Diagnostic data capture within an integrated circuit
EP1791132A3 (de) Betriebsverfahren und Anordnung eines Halbleiterspeichers
FR2797958B1 (fr) Procede et dispositif de test du fonctionnement d'une unite electronique par simulation et installation de test d'unite a embarquer sur un materiel ferroviaire ou un vehicule electrique
MY122960A (en) Method and apparatus for testing electronic devices
ATE364868T1 (de) Autonome elektronische vorrichtung, insbesondere ein ambulantes medizinisches aufnahmegerät, mit einem reprogrammierbaren mikrocontroller
ATE447184T1 (de) Auf indikation beruhendes datenträgermodul für die indikation von untersuchungresultaten
DE50009043D1 (de) Schaltungsanordnung und verfahren zur galvanisch getrennten breitband-übertragung
DE60002349D1 (de) Speichermodulsprüfeinrichtung mit verminderter ausgangstreiberimpendanz
EP1291662A3 (de) Fehlersuchsystem für Halbleiter-integrierte Schaltung
CN207718168U (zh) 用于信号机插箱上的按需拼装式分体背板结构
ATE233000T1 (de) Vorrichtung zur funktionellen widergabe einer spezifischen integrierten halbleiterschaltung und deren verwendung als emulationsvorrichtung
DE50311749D1 (de) Verfahren zur Überwachung von Leistungshalbleiterbauelementen
JP2002277517A (ja) 電源ノイズ耐性評価方法およびそれに用いるプローブ並びに半導体素子

Legal Events

Date Code Title Description
RER Ceased as to paragraph 5 lit. 3 law introducing patent treaties