<Desc/Clms Page number 1>
Die Erfindung betrifft eine integrierte Schaltung zum Erzeugen mindestens einer logischen Kom- bination zuzuführender logischer Eingangssignale, die einen Halbleiterkörper mit einem Teil von im wesentlichen einem ersten Leitfähigkeitstyp und einer Matrixkonfiguration von Feldeffekttransi- storen mit isolierter Gate-Elektrode enthält, wobei diese Feldeffekttransistoren in dem genannten
Teil gebildet sind, und wobei die Gate-Elektroden und die Source- und Draingebiete dieser Feld- effekttransistoren auf selbstregistrierende Weise in bezug aufeinander angeordnet sind, wobei die
Feldeffekttransistoren an Kreuzungspunkten einer Anzahl praktisch paralleler erster Leiterbahnen, die die Gate-Elektroden der Feldeffekttransistoren enthalten, und einer Anzahl praktisch paralle- ler, streifenförmiger Oberflächengebiete vom zweiten, zum ersten entgegengesetzten Leitfähigkeits- typ,
die an eine Oberfläche des Halbleiterkörpers grenzen, gebildet sind, und wobei diese streifen- förmigen Oberflächengebiete die Source- und Drainelektrodengebiete der Feldeffekttransistoren enthal- ten, wobei eine erste Gruppe von Feldeffekttransistoren von einer ersten Art mit einer ersten
Schwellwertspannung und eine zweite Gruppe von Feldeffekttransistoren von einer zweiten Art mit einer zweiten, von der ersten unterschiedlichen Schwellwertspannung sind, und wobei die logi- schen Eingangssignale den Gate-Elektroden der Feldeffekttransistoren einer der beiden Gruppen zuführbar sind, wobei die zu erzeugende logische Kombination mit Hilfe der Kreuzungspunkte und der Art der an diesen Kreuzungspunkten vorhandenen Feldeffekttransistoren und mit Hilfe der Verbindungen zwischen den Feldeffekttransistoren über die den zweiten,
zum ersten entgegengesetzten
Leitfähigkeitstyp aufweisenden streifenförmigen Oberflächengebiete festgelegt ist.
Die Herstellung von Festwertspeichern (read-only memories) und logischen Schaltungen in Form von Matrizen von Feldeffekttransistorstrukturen mit isolierter Gate-Elektrode ist in der Technologie der integrierten Schaltungen bereits allgemein bekannt. In der Vergangenheit wurde dabei zunächst eine Technologie angewendet, bei der Feldeffekttransistoren mit einer isolierten Gate-Elektrode aus Aluminium erhalten werden. Auf diese Weise war es möglich, Festwertspeicher herzustellen oder einfache logische Funktionen auszubilden in Form einer Matrix von sich in Zeilenrichtung erstreckenden Aluminiumbahnen ("Zeilen"), die Gate-Elektroden enthalten, und von sich in Spaltenrichtung erstreckenden diffundierten Source- und Draingebieten ("Spalten"), die die Aluminiumbahnen praktisch senkrecht kreuzen.
In den Speichern war der Zustand jeder Speicherzelle durch die An- oder Abwesenheit einer wirksamen Feldeffekttransistorstruktur unter demjenigen Teil der Aluminiumbahn festgelegt, der sich zwischen angrenzenden "Spalten" von Source- und Draingebieten befand, wobei diese An- oder Abwesenheit durch einen dünnen bzw. dicken Oxydschichtteil unter dem genannten Teil der Aluminium-Gate-Zeile bestimmt wurde. Diese Anordnungen bilden grundsätzlich ODER-Funktionen ab. Später wurde beim Einführen der Technologie von Silizium-Gate-Elektroden mit den mit ihr verbundenen Vorteilen eine andere Matrix für einen Festwertspeicher entworfen.
In einer derartigen Anordnung ist die Matrix aber etwas komplexer, wobei jede Speicherzelle verhältnismässig viel Raum benötigt infolge der Tatsache, dass es bei dem selbstregistrierenden Herstellungsverfahren normalerweise nicht möglich ist, dass eine aus polykristallinem Silizium bestehende Bahn direkt über ein linienförmiges, durch Diffusion erzeugtes Gebiet, ohne dass eine Unterbrechung des Diffusionsgebietes entsteht, geführt wird. In diesem Festwertspeicher wird der Zustand jeder Speicherzelle durch die An- oder Abwesenheit eines wirksamen Feldeffekttransistors mit einer GateElektrode aus polykristallinem Silizium bestimmt, die sich auf einem dünnen Oxydschichtteil befindet und selbstregistrierend in bezug auf diffundierte "Spalten" von Source- und Drain-Elektroden angeordnet ist.
In der Matrix wird jede Bahn aus polykristallinem Silizium dazu benutzt, die Transistor- Gate-Elektroden, die in der genannten Bahn gebildet sind, zu der betreffenden Adressenzeile parallelzuschalten. Die Source-Elektroden der Feldeffekttransistoren jeder dieser Bahnen sind über das diffundierte Gebiet parallelgeschaltet, und die Drain-Elektroden dieser Feldeffekttransistoren müssen gesondert kontaktiert werden. Diese Kontaktierung erfolgt über Aluminiumbahnen in der Matrix, die sich senkrecht zu den Bahnen aus polykristallinem Silizium erstrecken und die gegen diese an den Kreuzungspunkten isoliert sind, wobei die Kontaktierung der Drain-Elektroden mittels des Aluminiums über Öffnungen in der Isolierschicht stattfindet. Auch dieser Speicher liefert grundsätzlich eine Abbildung von ODER-Funktionen.
In"I. E. E. E. Journal of Solid State Circuits", Band SC-11, Nr. 3, Juni 1976, S. 360-364, und in der DE-OS 2540350 ist ein verbesserter Festwertspeicher beschrieben, bei dem von der Technolo-
<Desc/Clms Page number 2>
gie von Silizium-Gate-Elektroden ausgegangen wird. Diese Anordnung enthält eine Matrix mit einer Anzahl von Bahnen aus polykristallinem Silizium, die eine Anzahl von linienförmigen diffundierten Gebieten kreuzen, wobei an jedem Kreuzungspunkt eine Transistorstruktur gebildet ist.
Der Ausdruck "Kreuzungspunkt" ist hier in derart weitem Sinn aufzufassen, dass in dem Layout der Schaltung eine obere Bahn (im genannten verbesserten Festwertspeicher eine Bahn aus polykristallinem Silizium) an der Stelle des Kreuzungspunktes oberhalb der unteren Bahn (in diesem Fall einem Diffusionsgebiet) zu liegen scheint, während in der Praxis normalerweise eine Diskontinuität in der unteren Bahn an der Stelle des Kreuzungspunktes vorhanden sein wird, z. B. eine Diskontinuität infolge des Fehlens der dotierenden Verunreinigung, die für die untere Bahn verwendet ist, oder eine Diskontinuität, die durch einen Unterschied im Dotierungspegel an der Stelle des Kreuzungspunktes gebildet ist, wobei diese Diskontinuität infolge der Bearbeitungen auftritt, die für die Bildung von Feldeffekttransistoren mit selbstregistrierender Gate-Elektrode erforderlich sind.
In dem genannten verbesserten Festwertspeicher ist eine erste Gruppe der Feldeffekttransistoren vom Anreicherungstyp und eine zweite Gruppe der Feldeffekttransistoren vom Verarmungstyp, wobei der Unterschied durch das Vorhandensein eines durch Ionenimplantation erhaltenen Kanals bestimmt wird. Auf diese Weise wird der Zustand einer Speicherzelle durch das Vorhandensein eines Feldeffekttransistors vom Anreicherungstyp oder eines Feldeffekttransistors vom Verarmungstyp bestimmt.
Die Speicherschaltung besteht aus Feldeffekttransistoren vom Anreicherungs- und vom Verarmungstyp, die in Linien angeordnet sind, wobei die Bahnen aus polykristallinem Silizium Adressenzeilen bilden, und wobei die Feldeffekttransistoren vom Anreicherungstyp (nachstehend auch kurz Anreicherungstransistoren genannt) in jeder Linie als Treiberelemente mittels des Diffusionsgebietes und der Feldeffekttransistoren vom Verarmungstyp (nachstehend auch kurz Verarmungstransistoren genannt), die zwischen den Anreicherungstransistoren vorhanden sind, in Reihe geschaltet sind, wobei die Verarmungstransistoren als Reihenwiderstände dienen.
Auf diese Weise kann ein verhältnismässig kompakter Festwertspeicher gebildet werden, wobei jede Speicherzelle nur wenig Platz beansprucht, insbesondere weil es infolge der Reihenschaltung der Feldeffekttransistoren nicht notwendig ist, dass die Feldeffekttransistoren gesondert kontaktiert werden, wie in den früher vorgeschlagenen Festwertspeichern mit Silizium-Gate-Elektroden, in denen die Feldeffekttransistoren parallel angeordnet sind und ein Aluminiumverbindungsmuster vorhanden ist. Der genannte, aus Anreicherungs-und Verarmungstransistoren bestehende Festwertspeicher liefert grundsätzlich eine Abbildung einer Anzahl von UND-Gattern. In dem genannten Aufsatz in"I. E. E. E.
Journal of Solid State Circuits" wird weiters erwähnt, dass der Festwertspeicher, der als Treiberelemente Anreicherungsund Verarmungstransistoren enthält, bei programmierbaren logischen Anordnungen und dynamischen, sogenannten verhältnislosen (ratioless) Vierphasen-Logik-Schaltungen verwendet werden kann. Wenn die Matrixstruktur aber zum. Erhalten verhältnismässig komplexer logischer Schaltungen verwendet wird, wird es notwendig, eine verhältnismässig grosse Matrix anzuwenden, in der, um kombinatorische Logik, d. h. jede gewünschte Kombination von sowohl UND- als auch ODER-Funktionen zu realisieren, eine unnötige Multiplikation von Feldeffekttransistorstrukturen auftritt. Insbesondere muss ein ODER-Gatter durch eine oder mehrere Zeilen gebildet werden, in denen mit Ausnahme eines Feldeffekttransistors alle Feldeffekttransistoren durch Verarmungstransistoren gebildet sind.
Das Kombinieren derartiger ODER-Gatter mit UND-Gattern führt zu sehr grossen Matrizen.
Es ist nun Ziel der Erfindung, eine integrierte Schaltung der eingangs erwähnten Art zu schaffen, bei der die oben angeführten Nachteile vermieden sind.
Die erfindungsgemäss integrierte Schaltung der eingangs angegebenen Art ist dadurch gekennzeichnet, dass die Matrixkonfiguration nur unvollständig mit Feldeffekttransistoren belegt ist, wobei die zu erzeugende logische Kombination weiters mit Hilfe weiterer, innerhalb der Matrixkonfiguration gebildeter Verbindungen festgelegt ist, welche weiteren Verbindungen mindestens einen Verbindungsteil zur Bildung einer Abzweigung der streifenförmigen Oberflächengebiete enthalten, wobei sich dieser Verbindungsteil mindestens zum Teil in einer Richtung praktisch parallel zu den ersten Leiterbahnen erstreckt und zwei der praktisch parallelen streifenförmigen Oberflächengebiete miteinander verbindet.
<Desc/Clms Page number 3>
Gemäss einer besonders bevorzugten Ausführungsform der erfindungsgemässen integrierten Schaltung, bei der sich die genannte Anzahl erster Leiterbahnen als eine Gruppe von Linien wenigstens teilweise auf Isoliermaterial auf der Oberfläche des Halbleiterkörpers und praktisch parallel zu einer Zeilenrichtung erstreckt, wobei sich die genannte Anzahl praktisch paralleler streifenförmiger Oberflächengebiete vom zweiten, zum ersten entgegengesetzten Leitfähigkeitstyp als eine Gruppe von Linien praktisch parallel zu einer Spaltenrichtung erstreckt, die praktisch senkrecht zur Zeilenrichtung verläuft, wobei die streifenförmigen Oberflächengebiete vom zweiten, zum ersten entgegengesetzten Leitfähigkeitstyp Diskontinuitäten an den Stellen der Kreuzungspunkte aufweisen, wobei die genannte erste und die genannte zweite Schwellwertspannung so festgelegt sind,
dass die Feldeffekttransistoren der zweiten Gruppe in beiden logischen Zuständen leitend und die Feldeffekttransistoren der ersten Gruppe nur in einem logischen Zustand leitend sind, wobei die logischen Eingangssignale den Gate-Elektroden der Feldeffekttransistoren der ersten Gruppe zuführbar sind, und wobei die genannte logische Kombination durch das Verbindungsmuster der Feldeffekttransistoren der ersten Gruppe festgelegt ist, wobei dieses Verbindungsmuster die Reihenschaltung des Hauptstromweges des oder jedes Feldeffekttransistors der ersten Gruppe in einer gemeinsamen, sich in der genannten Spaltenrichtung erstreckenden Linie, der durch das streifenförmige, zur genannten Linie gehörige Oberflächengebiet gebildet ist, und des Hauptstromweges des oder jedes Feldeffekttransistors der zweiten Gruppe in dieser Linie enthält,
enthält das genannte Verbindungsmuster weiters die Reihen- und/oder Parallelschaltung der Hauptstromwege eines oder mehrerer der Feldeffekttransistoren der ersten Gruppe in andern sich in der genannten Spaltenrichtung erstreckenden Linien, wobei die Linien in mindestens einer der genannten zwei Gruppen von Linien eine Anzahl verschiedener Längen aufweisen und die genannten weiteren Verbindungen weitere streifenförmige Oberflächengebiete vom zweiten, zum ersten entgegengesetzten Leitfähigkeitstyp enthalten, die sich in einer zur Zeilenrichtung praktisch parallelen Richtung erstrecken.
Eine integrierte Schaltung nach der Erfindung enthält an erster Stelle Linien von in Reihe
EMI3.1
regelmässigen Matrixstruktur angebracht zu sein brauchen, wie dies in dem beschriebenen bekann- ten Festwertspeicher der Fall ist, sondern die in einer unregelmässig gestalteten Matrixkonfiguration angeordnet sind, in der in einer Gruppe von Linien streifenförmiger Oberflächengebiete vom zweiten, zum ersten entgegengesetzten Leitfähigkeitstyp und/oder in einer Gruppe von Linien von Leiterbahnen, die die Gate-Elektroden der Feldeffekttransistoren enthalten, eine Anzahl der Linien verschiedene Längen aufweisen, während ferner wenigstens teilweise innerhalb der Matrixkonfiguration eine Verzweigung von Teilen des Verbindungsmusters angebracht ist.
Auf diese Weise ist es möglich, verhältnismässig komplexe logische Schaltungen aufzubauen, ohne dass grosse, komplexe Matrizen erforderlich sind. Vor allem durch das Vorhandensein der genannten weiteren streifenför- migen Oberflächengebiete vom-zweiten, zum ersten entgegengesetzten Leitfähigkeitstyp kann leicht eine kombinatorische logische Funktion mit sowohl UND- als auch ODER-Funktionen innerhalb der Matrixkonfiguration realisiert werden, ohne dass eine Vervielfachung von Feldeffekttransistorstrukturen, die bei Anwendung einer regelmässigen Matrixkonfiguration auftritt, notwendig ist. Dies kann als "Verzweigung" der Logik innerhalb der Matrixkonfiguration bezeichnet werden, im Gegensatz zum Entwerfen mit regelmässigen Matrizen.
Gemäss einer Weiterbildung der integrierten Schaltung nach der Erfindung enthalten die Verbindungen ausserdem weitere innerhalb der Matrixkonfiguration liegende zweite Leiterbahnen, die sich auf Isoliermaterial erstrecken und die an den Stellen, an denen sie über diesen ersten Leiterbahnen liegen, in an sich bekannter Weise durch Isoliermaterial von den ersten Leiterbahnen getrennt sind, wobei die zweiten Leiterbahnen in an sich bekannter Weise über Öffnungen im Isoliermaterial leitende Verbindungen mit ersten Leiterbahnen und/oder mit. Oberflächengebieten vom zweiten, zum ersten entgegengesetzten Leitfähigkeitstyp bilden. Auf diese Weise wird eine weitere Verbindungsschicht, z. B. aus Aluminium, zur Erzielung einer besseren Packungsdichte verwendet.
Ausserdem kann durch Anwendung einer derartigen Verbindungsebene mit Leiterbahnen aus Aluminium ein viel grösserer Freiheitsgrad im Layout der Schaltung erhalten werden.
<Desc/Clms Page number 4>
Ein weiterer Vorteil der integrierten Schaltung nach der Erfindung besteht darin, dass es einfach ist, mit Hilfe eines Computers eine Maske zur Herstellung der logischen Schaltung zu ent- werfen. Dies wird durch die Möglichkeit erleichtert, die genannten streifenförmigen Oberflächenge- biete vom zweiten, zum ersten entgegengesetzten Leitfähigkeitstyp und die genannten Leiterbahnen, die die Gate-Elektroden enthalten, gemäss Linien eines Gitters anzuordnen, wobei die Feldeffekttran- sistoren, die an den Kreuzungspunkten definiert werden, sich an Gitterpunkten befinden und gemäss den Gitterlinien verlaufende Verbindungen nicht stören.
Erfindungsgemäss ist es weiters in einer derartigen Schaltung günstig, wenn die weiteren streifenförmigen Oberflächengebiete vom zweiten, zum ersten entgegengesetzten Leitfähigkeitstyp an den Stellen, an denen sie innerhalb der Matrixkonfiguration liegen, sich an einer Stelle einem der streifenförmigen Oberflächengebiete anschliessen, die zwischen zwei zu diesem einen streifenför- migen Oberflächengebiet gehörigen Kreuzungspunkten liegt, an denen Feldeffekttransistoren der ersten Gruppe gebildet sind. Dadurch wird insbesondere der Vorteil erzielt, dass UND-Gatter und
ODER-Gatter in kompakter Bauweise miteinander verknüpft werden können.
Ausserdem können die Mittel zum Entwerfen mit Hilfe eines Computers einfach derart eingerich- tet werden, dass bei der Umwandlung einer schematischen Darstellung des Layouts der logischen
Schaltung in ein Muster für die Masken nur die Feldeffekttransistoren einer bestimmten Gruppe, z.
B. nur die Anreicherungstransistoren, wenn Anreicherungs-und Verarmungstransistoren verwendet werden, spezifiziert zu werden brauchen, wobei die genannten Mittel automatisch die gewünschte
Maskenkonfiguration für alle nicht-spezifizierten Kreuzungspunkte ergeben. Weiters können in einem derartigen schematischen Layout bei synchronen oder statischen logischen Systemen die Flipflops als Blöcke, die den Umfang des Flipflops angeben und Anschlüsse aufweisen, die an Gitterpunkten am Rande der Matrixkonfiguration liegen, spezifiziert werden.
Gemäss einer bevorzugten Ausführungsform der integrierten Schaltung nach der Erfindung weisen die Linien in jeder der genannten zwei Gruppen von Linien eine Anzahl verschiedener Län- gen auf. Auf diese Weise kann eine gewünschte kombinatorische logische Funktion mit einer verhält- nismässig kompakten Matrixkonfiguration abgebildet werden. Eine Ausführung, bei der z. B. alle ersten Leiterbahnen, die sich in der genannten Zeilenrichtung erstrecken, dieselbe Länge aufwei- sen, und die streifenförmigen Gebiete, die sich in der Matrixkonfiguration verzweigen, eine An- zahl verschiedener Längen besitzen, liegt aber ebenfalls im Rahmen der Erfindung.
Eine einzelne Leiterbahn kann in mehr als einer der genannten Linien, die sich in der Zeilen- richtung erstrecken, vorhanden sein. So kann z. B. eine Leiterbahn selbst verzweigt oder von einer Linie zu einer andern geführt sein. Dadurch kann im allgemeinen eine Vergrösserung der Packungsdichte erzielt werden. Demgemäss ist eine vorteilhafte Ausführungsform der erfindungsgemä- ssen integrierten Schaltung dadurch gekennzeichnet, dass eine ununterbrochene erste Leiterbahn Teile aufweist, die sich in verschiedenen der genannten, sich in der Zeilenrichtung erstreckenden Linien befinden.
Wenn hier von Leiterbahnen und streifenförmigen Oberflächengebieten, die sich als Linien in bestimmten Richtungen (Zeilenrichtung, Spaltenrichtung) erstrecken, die Rede ist, ist darunter zu verstehen, dass sich die Bahnen und Gebiete zum grössten Teil in den genannten Richtungen erstrecken, wobei es nicht ausgeschlossen ist, dass die Bahnen oder Gebiete Endteile besitzen, die z. B. senkrecht zu den genannten Richtungen verlaufen. So können, obgleich die meisten Kanalgebiete der Feldeffekttransistoren zwischen den Source- und Drainelektrodengebieten in einer Richtung orientiert sind, die zu der genannten Spaltenrichtung parallel ist, in der sich die streifenförmigen Oberflächengebiete erstrecken, ausserdem noch einige Feldeffekttransistoren vorhanden sein, deren Kanalgebiete z.
B. senkrecht zu der genannten Spaltenrichtung orientiert sind. Auch diese Möglichkeit kann dazu benutzt werden, eine grössere Packungsdichte zu erzielen.
Die Erfindung wird an Hand einiger Ausführungsbeispiele, die in den Zeichnungen dargestellt sind, im folgenden noch weiter erläutert. Es zeigen die Fig. l ein Schaltbild eines Teils eines synchronen logischen Systems, wobei dieser Teil ein Flipflop und eine kombinatorische logische Schaltung enthält, die Fig. 2 eine schematische Draufsicht auf das Layout eines Teils einer integrierten Schaltung nach der Erfindung, wobei dieser Teil aus dem in Fig. 1 dargestellten Teil der logischen Schaltung besteht, die Fig. 3 das Schaltbild eines weiteren synchronen logischen Systems, das aus
<Desc/Clms Page number 5>
einem Digital/Analogwandler von einem Typ besteht, bei dem eine Regelschaltung ein veränderliches Impulstastverhältnis bei einer vorgegebenen Frequenz herbeiführt, die Fig. 4 den Konzeptentwurf der Schaltung nach Fig.
3 in einer Ausführung, die sich dazu eignet, mit Hilfe eines Computers das Layout zu entwerfen und Maskenmuster zu prüfen, die Fig. 5 eine schematische Darstellung des Layouts der Schaltung nach den Fig. 3 und 4 in Form einer integrierten Schaltung nach der Erfindung, die Fig. 6 eine schematische Draufsicht auf einen Teil der integrierten Schaltung, die unter Verwendung eines Layouts nach Fig. 5 erhalten wird, und die Fig. 7 einen schematischen Querschnitt durch einen Teil des in Fig. 6 gezeigten Teils einer integrierten Schaltung.
Das Schaltbild nach Fig. 1 zeigt einen Teil eines synchronen logischen Systems, das aus zweiphasig getakteten Flipflops mit dazwischengeschalteter kombinatorischer Logik besteht, wobei der dargestellte Teil aus einem einzigen Flipflop, das innerhalb der Grenzlinie-l-angegeben ist, und Feldeffekttransistoren mit isolierter Gate-Elektrode vom Anreicherungs- sowie vom Verarmungstyp enthält, und aus der zugehörigen logischen Schaltung besteht, die innerhalb der Grenzlinie - angegeben ist und eine Konfiguration von Feldeffekttransistoren mit isolierter Gate-Elektrode vom Anreicherungstyp enthält.
Die Wirkung der in n-Kanal-Technologie mit einer positiven Speisespannung VDD ausgeführten Schaltung ist derart, dass wenn der Takteingang 2 auf einen hohen Pegel gebracht wird, die logische Konfiguration über den Anschluss des Feldeffekttransistors - aufgeladen wird, der während dieser Zeit leitend ist, wobei der Feldeffekttransistor
EMI5.1
Konfiguration ein leitender Weg zu Erde führt oder nicht. Dies hängt wieder von den logischen Eingangssignalen an den Gate-Elektroden der in der logischen Konfiguration vorhandenen Anreicherungs-Feldeffekttransistoren ab. Da der Feldeffekttransistor --T2 -- leitend ist, wird diese Information auf die Gate-Elektrode des Feldeffekttransistors --T 3 -- und durch unmittelbar auf die Drainelektrode des Feldeffekttransistors --T 3 -- in invertierter Form übertragen.
Ein Kondensator --C-ist dazu vorgesehen, eine etwaige Verzerrung des logischen Pegels am Eingang des Flipflops infolge eines Kapazitätsgleichgewichts zwischen der Kapazität der logischen Konfiguration und der GateElektrodenkapazität des Feldeffekttransistors-T--auszugleichen. Im Flipflop-l-sind die Feldeffekttransistoren-T, Tg und Tg-durch Verarmungstransistoren gebildet.
Die logische Konfiguration nach Fig. 1 bildet ein ODER-Gatter mit drei Eingängen, von denen
EMI5.2
T.effekttransistoren --T13 und T14-- ein UND-Gatter bildet. Der zweite Eingang enthält ein UND-Gatter, das durch die Reihenschaltung der Hauptstromwege der Feldeffekttransistoren --T15 und T16-- gebildet ist. Der dritte Eingng enthält ein UND-Gatter, das durch die Reihenschaltung der Haupt-
EMI5.3
Gatter, geliefert.
Die Fig. 2 zeigt eine schematische Draufsicht auf das Layout des Teils --2-- der Schaltung nach Fig. 1 in einer integrierten Schaltung nach der Erfindung, wobei der Halbleiterkörper aus Silizium besteht. In dieser Schaltung erhalten die Feldeffekttransistoren Gate-Elektroden aus polykristallinem Silizium, wobei die Source- und Draingebiete der Feldeffekttransistoren auf selbstregistrierende Weise in bezug auf diese Gate-Elektroden angeordnet sind. In der vorliegenden Ausfüh-
<Desc/Clms Page number 6>
rungsform sind die Feldeffekttransistoren n-Kanaltransistoren, die sich in einem Teil des Siliziumkörpers befinden, der im wesentlichen p-leitend ist. Die Source- und Draingebiete der Feldeffekttransistoren sind durch n-leitende Oberflächengebiete gebildet, die durch Dotierung erhalten sind.
In dem in Fig. 2 dargestellten Teil der Schaltung sind die Feldeffekttransistoren-T. o bis T. g- in einer unregelmässigen Matrix angeordnet und als Anreicherungstransistoren ausgebildet, wobei diese Matrix ausserdem Verarmungstransistoren enthält. Die Feldeffekttransistorstruktur, also Anreicherungs-sowie Verarmungstransistoren, sind an den Kreuzungspunkten einer Anzahl von Leiter- bahnen--PS bis PS -aus polykristallinem Silizium, die sich als verschieden lange Linien in Zeilenrichtung ("Zeilen") wenigstens teilweise über einer Siliziumoxydschicht auf der Oberfläche
EMI6.1
aus polykristallinem Silizium praktisch senkrecht verläuft.
Die Leiterbahnen --PS 1 bis PS,--aus polykristallinem Silizium sind an den Stellen der Kreuzungspunkte auf einem verhältnismässig dünnen Teil der Siliziumoxydschicht gelegen, und sie enthalten dort die Gate-Elektroden der Feld- effekttransistoren. Die streifenförmigen n-leitenden Oberflächengebiete-SD. bis SD4 -- enthalten die Source- und Drainelektrodengebiete der Feldeffekttransistoren und weisen Diskontinuitäten an den Kreuzungspunkten auf, wobei diese Diskontinuitäten, die die Transistorkanalgebiete enthalten, infolge des selbstregistrierenden Verfahrens, das bei der Herstellung der integrierten Schaltung mit Silizium-Gate-Elektroden verwendet wird, gebildet werden. Es sei bemerkt, dass der Ausdruck "Kreuzungspunkt" dementsprechend weit und im oben angegebenen Sinn aufzufassen ist.
Wo die Diskontinuitäten derart sind, dass unter dem polykristallinen Silizium (auch kurz Polysilizium genannt) das Siliziumoberflächengebiet p-leitend ist, sind die Feldeffekttransistoren--T1, bis Tu8 -- gebildet, wobei die Bezugszeichen in Fig. 2 an den Stellen der Kanalgebiete angegeben sind. Wo die Diskontinuitäten derart sind, dass unter dem Polysilizium das Siliziumoberflächengebiet n-leitend ist, sind die Feldeffekttransistoren vom Verarmungstyp. In der vorliegenden Ausführungsform werden die Verarmungstransistoren an bestimmten Kreuzungspunkten dadurch gebildet, dass, bevor die Polysiliziumschicht niedergeschlagen wird, in der die Leiterbahnen --PSi und PS,-definiert sind, örtlich durch Ionenimplantation erhaltene n-leitende Oberflächengebiete angebracht werden.
Die Gebiete, in denen eine maskierende Photolackschicht entfernt wurde, bevor die Oberfläche mit Donatorionen beschossen wurde, liegen innerhalb der mit den punktierten Linien angegebenen Grenzen. Die Donatorimplantation ist in der Praxis auf die streifenförmige Öffnung beschränkt, die sich in jedem dieser Gebiete befindet und die in einem verhältnismässig dicken Teil der Siliziumoxydschicht gebildet ist.
In dem vorliegenden Beispiel bilden die Verarmungstransistoren Verbindungen mit niedrigem Widerstand in den Spalten-SD bis SD,-. Die Anordnung von Anreicherungstransistoren an bestimmten Kreuzungspunkten ist verhältnismässig einfach, und die Anordnung wird vorher durch die Maskierung bestimmt, die zum Definieren der Stellen verwendet wird, an denen Donatorionen implantiert werden müssen. In den Zeichnungen sind die streifenförmigen Gebiete --SD1 bis SD 4 -- mit einer Schraffierung versehen, die das Vorhandensein n-leitender Oberflächengebiete angibt. An den Stellen der Anreicherungstransistoren sind unter den Polysilizium-Gate-Elektroden keine Schraffierungslinien vorhanden.
Hier werden weder während der Donatorimplantation noch beim Durchführen der Diffusion zur Bildung der streifenförmigen Gebiete Donatorverunreinigungen eingeführt. Die Schraffierung hat eine geringere Dichte unter den Gate-Elektroden der Verarmungstransistoren, um die implantierte niedrigere Donatorkonzentration in diesen Gebieten anzugeben. Die Grenzen der streifenförmigen Gebiete fallen praktisch mit den Grenzen jener Gebiete zusammen, in denen das dickere Siliziumoxyd geätzt wird, ehe das dünnere Gate-Oxyd gebildet wird, wobei diese Grenzen. mit strichlierten Linien angedeutet sind.
Es sei bemerkt, dass infolge der Anbringung der Bahnen aus polykristallinem Silizium
EMI6.2
<Desc/Clms Page number 7>
-PSistoren enden, die Matrix von Feldeffekttransistoren keine regelmässige Matrix ist. Eine regelmässige Matrix wird erhalten, wenn die diffundierten Oberflächengebiete und die Polysiliziumbahnen einander kreuzende "Spalten" und "Zeilen" gleicher Länge bilden. Die Tatsache, dass die Matrix nicht mehr regelmässig zu sein braucht, wird völlig dazu ausgenutzt, auf einfache, aber vorteilhafte Weise eine Form kombinatorischer Logik zu erhalten. So weist z. B. der Feldeffekttransistor - T--zwei Verbindungswege zu Erde auf, die beide über den Feldeffekttransistor --T10-- verlaufen.
Wenn die Matrix eine regelmässige Matrix wäre, müsste der Feldeffekttransistor --T 11 -- in zwei verschiedenen "Zeilen" angebracht werden und wäre ausserdem eine grössere Anzahl von Kreuzungspunkten erforderlich, an denen Verarmungstransistoren gebildet werden müssen. Durch die unregelmässige Form der Matrix und durch das Vorhandensein weiterer streifenförmiger diffundierter n-leitender Oberflächengebiete-B, B und Bg-, die sich in einer Richtung erstrecken, die zu jener der streifenförmigen Gebiete --SD1 bis Sud4-- praktisch senkrecht verläuft, wird aber die kombinatorische logische Funktion einfacher ausgebildet, ohne dass eine unerwünschte Verdoppelung bzw. Vervielfachung von Feldeffekttransistorstrukturen auftritt.
Insbesondere durch das Vor-
EMI7.1
liegen von den weiteren streifenförmigen n-leitenden Verzweigungs-Oberflächengebieten --B1, B2 und B3 -- die Gebiete --B 2 und B 3-- innerhalb der Matrix, während das Gebiet --B 1-- ausserhalb der Matrix liegt. In andern komplexeren logischen Schaltungen kann eine erhebliche Anzahl derartiger Verzweigungsgebiete innerhalb der Matrix liegen.
Selbstverständlich dient das vorliegende Ausführungsbeispiel nur zur Illustration der der Erfindung zugrunde liegenden Prinzipien. Infolge der verhältnismässig einfachen logischen Schaltung sind die Vorteile, namentlich die Oberflächeneinsparung, anscheinend nicht besonders gross.
Dies ist darauf zurückzuführen, dass in diesem Ausführungsbeispiel nur ein ODER-Gatter innerhalb der Matrix vorhanden ist. Die Oberflächeneinsparung ist aber viel grösser, wenn weitere ODER-Gatter hinzugefügt werden, insbesondere wenn sich diese an einander gegenüberliegenden Enden der Matrix befinden.
In der vorliegenden Ausführungsform werden die logischen Eingangssignale über die Polysili- ziumzeilen-PS., PS , PS,, PS, und PS g-zugeführt, während die Zeile --PS6-- mit dem Takteingang 0 verbunden ist.
Die Ausführung der Matrix in einer unregelmässigen Form kann zusammen mit (a) der Verzweigung, die durch Anwendung der weiteren streifenförmigen Gebiete, wie - B , B und B -, erhalten ist, und zur Bildung der gewünschten kombinatorischen
Form logischer Eingangssignale dient, und (b) der Möglichkeit, die gewünschten Feldeffekttransistorstrukturen und die Verbindungen dazwischen zu bilden, ohne dass eine weitere Ebene von Verbindungsbahnen angewendet zu werden braucht, noch mit grösserem Vorteil benutzt werden, wenn komplexere logische Funktionen abgebildet werden müssen. Dies wird dadurch erreicht, dass eine weitere Ebene von Verbindungsbahnen angewendet wird, um eine grössere Freiheit beim Anordnen der unterschiedlichen Teile der logischen Schaltung zu erhalten, was z.
B. zur Folge hat, dass der praktische Aufbau einer komplexen statischen oder synchronen logischen Schaltung nahezu direkt dem Konzeptentwurf entspricht. Eine Ausführungsform, in der die integrierte Schaltung eine synchrone logische Schaltung enthält, wird nun an Hand der Fig. 3 bis 7 beschrieben.
Fig. 3 zeigt ein praktisches Beispiel einer Steuerschaltung, die ein rechteckiges Signal mit einem veränderlichen Impulstastverhältnis liefert, dessen Wert von der digitgalen Eingangsinformation gesteuert wird, wobei diese Schaltung eine Anzahl von durch Impulsflanken getriggerten dynamischen Flipflops und von kombinatorischen logischen Gattern enthält. Bei der üblichen Anwendung dieser Schaltung wird das Signal am Ausgang Q des Flipflops --RW-- zu einer Schaltung geführt, die die Reihenanordnung eines Widerstandes und eines Kondensators enthält und die sich ausserhalb der integrierten Schaltung befindet. Die Spannung am Kondensator ändert sich mit dem Impulstast-
<Desc/Clms Page number 8>
verhältnis, und die Schaltung ist insofern als ein Digital/Analogwandler zu betrachten.
Die Flipflops-B o, B , B und B,-bilden Speicher, denen Eingangssignale einer andern integrierten Schaltung oder eines andern Teil derselben integrierten Schaltung, z. B. eines Teils einer Datenverarbeitungsschaltung mit einem binären Ausgang, zugeführt werden. Die von Impulsflanken getriggerten Flipflops-A, A , A und A -bilden zusammen mit dem Teil der kombinatorischen Logik, der mit dem D-Eingang derselben verbunden ist und dem von den Ausgängen Q und
EMI8.1
der Flipflops-Aschen logischen Schaltung angeschlossen, der einen Komparator bildet und der das Flipflop --RW-einstellt ("setzt") und bei der Zählage 0 zurücksetzt.
Aus Fig. 3 ist deutlich ersichtlich, dass die zwischen den Flipflops angebrachte kombinatorische Logik aus UND- sowie ODER-Gattern aufgebaut ist. Die zu erzeugende logische Kombination ist oder die zu erzeugenden logischen Kombinationen sind derart aufgebaut, dass wenigstens eine Teilkombination, die eine UND- oder eine ODER-Beziehung bildet, ihrerseits wieder einen Teil einer ODER- bzw. einer UND-Beziehung bildet.
Fig. 4 zeigt den Konzeptentwurf der Schaltung nach Fig. 3, der aus drei Blöcken aufgebaut ist und der mit Feldeffekttransistoren mit isolierter Gate-Elektrode ausgeführt werden muss. Im oberen Block befinden sich die Flipflops --B0, B1, B2 und B3--, wobei die Eingangsgatter--C, Cl, C2 und C3 --sich in dieser Ausführungsform in einer andern integrierten Schaltung befinden.
EMI8.2
gängen verbundene logische Baumnetzwerk angegeben ist.
Beispielsweise wird das logische Baumnetzwerk beschrieben, das mit dem D-Eingang von--Ai--verbunden ist. Dieses Netzwerk besteht aus einem ODER-Gatter mit zwei Eingängen, von denen der eine ein UND-Gatter mit den logischen Eingangssignalen Al Q und A0 Q und der andere ein UND-Gatter mit den logischen Eingangssignalen A Q und Ao Q ist. Auf ähnliche Weise ist im unteren Block, der das Flipflop --RW-- enthält, das logische Baumnetzwerk aus ODER-Gattern an der Stelle einer Verzweigung und aus UND-Gattern aufgebaut, deren logische Eingangssignale dargestellt sind, wobei diese Eingangssignale durch Ausgangssignale der Flipflops gebildet sind.
Selbstverständlich ist es möglich, die Schaltung mit einer Topologie oder einem Layout zu realisieren, in der bzw. dem die Flipflops-B, B., B , B g-nebeneinander in einer Reihe und die Flipfops --A0, A1, A2, A3-- nebeneinander in einer andern Reihe liegen, wobei die logische Baumschaltung, die von diesen Flipflops abhängig ist, in einer Matrix ausgeführt ist, während eine weitere Matrix für die logische Baumschaltung, die vom Flipflop --RW-- abhängig ist, vorhanden ist. Im Fall solcher gesonderter Matrizen wären für die eine Matrix 8 x 10 "Zeilen"
EMI8.3
"Spalten" unterSpalten" unter dem Flipflop --RW-- notwendig, wobei weiters auch ein allzu komplexes, ausserhalb der Matrizen liegendes Verbindungsmuster erforderlich wäre.
Auch ist es möglich, die Flipflops in einer Reihe anzuordnen und die logische Schaltung in einer regelmässigen Matrix auszuführen. Dies bedeutet bei Anwendung der Technologie mit Anreicherungs-und Verarmungstransistoren mit Silizium-Gate-Elektroden, dass eine verhältnismässig grosse Matrix mit 17 Polysilizium"zeilen"und 41 Diffusions"spalten" erforderlich ist. Dies erfordert verhältnismässig viel Platz auf der verfügbaren Siliziumoberfläche, während ausserdem durch die Notwendigkeit, auf das anzubringende Muster der erforderlichen Verbindungen Rücksicht zu nehmen, die Matrix eine grössere Breite als die Reihe von Flipflops aufweisen wird.
Wenn jedoch eine Struktur nach der Erfindung verwendet wird, in der eine weitere Ebene von Verbindungsbahnen vorhanden ist, wird ein verhältnismässig einfaches Layout erhalten, wobei viel Platz auf der Siliziumoberfläche eingespart wird. Diese Platzeinsparung beträgt im vorliegenden Beispiel mindestens 30% und kann in andern Beispielen bis zu 50% im Vergleich zu einem Layout in Form einer regelmässigen Matrix betragen. Die kombinatorische Logik ist gleichsam mit den Verbindungen aller Flipflops verflochten, die in einer Reihe angeordnet sind. Ausserdem gibt es bei Anwendung einer Konfiguration mit einer derartigen Struktur eine grosse Flexibilität in den Möglichkeiten für die topologische Form anderer Teile der Schaltung, wenn die Konfiguration einen Teil einer sehr stark integrierten Schaltung bildet.
<Desc/Clms Page number 9>
Fig. 5 ist eine schematische Darstellung des Layouts der Schaltung nach den Fig. 3 und 4, wie sie als Teil einer integrierten Schaltung nach der Erfindung ausgeführt wird. In diesem Ausführungsbeispiel besteht der Halbleiterkörper aus Silizium und werden n-Kanal-Feldeffekttransistoren verwendet. Innerhalb der oberen praktisch rechteckigen Strukturen, die durch volle Linien
EMI9.1
Flipflops entspricht praktisch dem Aufbau nach Fig. l, und dessen Layout wird nicht beschrieben, weil es für die Beschreibung der integrierten Schaltung nach der Erfindung nicht von wesentlicher Bedeutung ist.
Die Verbindungen zwischen den Seiten aneinandergrenzender rechteckiger Strukturen geben an, dass sich positive und negative (in diesem Fall an Erde gelegte) Speiseleitungen zusammen mit den Takteingangsleitungen 1 und 2 als ununterbrochene, in Zeilenrichtungen verlaufende Aluminiumbahnen über die ganze Reihe von Flipflops erstrecken, wobei sie jeweils Verbindungen mit Teilen der einzelnen Flipflops über Öffnungen in der Isolierschicht auf der Oberfläche des Halbleiterkörpers bilden. Auf der Unterseite jeder das Gebiet eines Flipflops angebenden rechtecki-
EMI9.2
len Ausgang Q des Flipflops und den invertierten Ausgang Q des Flipflops und für die Flipflops - B und Bu-nacheinander von links nach rechts den invertierten Ausgang Q, den normalen Ausgang Q und den D-Eingang bilden.
Neben der Reihe von neun Flipflops befindet sich eine unregelmässige Matrixkonfiguration von Feldeffekttransistoren mit einer Struktur, die derjenigen nach Fig. 2 entspricht, wobei ausserdem noch ein weiteres Niveau von Verbindungen verwendet wird, das durch Leiterbahnen aus Aluminium gebildet ist, die sich über die Matrix erstrecken. Innerhalb des Gebietes der Matrix geben in Fig. 5 strichlierte Linien diffundierte n-leitende streifenförmige Oberflächengebiete an, die die Source-und Draingebiete der Feldeffekttransistoren enthalten. Die durch abwechselnde Striche und Kreuzchen gebildeten Linien geben Leiterbahnen aus polykristallinem Silizium an, die die Gate-Elektroden der Feldeffekttransistoren enthalten. Die vollen Linien stellen Bahnen aus Aluminium dar, die Verbindungen bilden.
Bestimmte Kreuzungspunkte der Polysilizium-Leiterbahnen mit den diffundierten streifenförmigen Gebieten sind mit Hilfe von Quadraten veranschaulicht. An diesen Kreuzungspunkten sind die Anreicherungstransistoren gebildet, wobei die Diskontinuitäten in den streifenförmigen Oberflächengebieten derart sind, dass das Material des Siliziumkörpers unter den GateElektroden aus Polysilizium an diesen Kreuzungspunkten leitend ist. An den verbleibenden Kreuzungspunkten, die nicht speziell markiert worden sind, sind die Transistoren Verarmungstransistoren, wobei an der Oberfläche des Siliziumkörpers an diesen Kreuzungspunkten örtlich implantierte Donatorkonzentrationen vorhanden sind, wobei die Diskontinuitäten in den streifenförmigen Gebieten an diesen Stellen aus einer Änderung in der Dotierung bestehen.
Die dicken schwarzen Punkte innerhalb und an den Grenzlinien der Matrix geben eine Verbindung zwischen verschiedenen Ebenen (Niveaus) an. Diese Verbindungen umfassen Verbindungen von Polysilizium-Leiterbahnen mit Diffusionsgebieten, Verbindungen von Aluminium-Leiterbahnen mit Polysilizium-Leiterbahnen und Verbindungen von Aluminium-Leiterbahnen mit Diffusionsgebieten.
Ebenso wie in der Matrix nach Fig. 2 weisen in dieser Matrix die sich in Spaltenrichtung erstrekkenden diffundierten streifenförmigen Gebiete und die sich in Zeilenrichtung erstreckenden Polysilizium-Leiterbahnen beide verschiedene Längen auf, wobei bestimmte der diffundierten streifenförmigen Gebiete mit weiteren diffundierten streifenförmigen Gebieten verbunden sind, die sich praktisch parallel zu den Polysiliziumbahnzeilen erstrecken. Auf diese Weise ist das logische Baumnetzwerk auf zweckmässige Weise verzweigt, wobei sich einige der genannten weiteren diffundierten streifenförmigen Gebiete innerhalb der Matrix erstrecken.
Beispielsweise werden die so erhaltene Verzweigung des logischen Baumnetzwerkes und der Gebrauch von Aluminiumverbindungsbahnen insbesondere für den Teil der Logik beschrieben, der mit dem D-Eingang des Flipflops --A 3-- verbunden ist. Von diesem D-Eingang sind vier diffundierte streifenförmige, in Fig. 5 von oben nach unten verlaufende Gebiete (Linien in Spaltenrichtung = Spalten) abgezweigt. In der ersten Spalte befindet sich der Hauptstromweg des Feldeffekttransistors mit dem Eingangssignal A1 Q, wobei die drei übrigen Feldeffekttransistoren, die an den Kreuzungspunkten dieser Spalte ausgebildet sind, als Verarmungstransistoren ausgebildet sind, wobei
<Desc/Clms Page number 10>
ihre Hauptstromwege in Reihe miteinander und in Reihe mit dem Hauptstromweg des Feldeffekttransi- stors mit dem Eingangssignal A. Q geschaltet sind.
In der zweiten Spalte befinden sich die Haupt- stromwege der Feldeffekttransistoren mit den Eingangssignalen Ao Q und A3 Q, wobei die beiden übrigen Feldeffekttransistoren, die an den Kreuzungspunkten dieser Zeile gebildet sind, als Verarmungstransistoren ausgebildet sind, deren Hauptstromwege mit denjenigen der Feldeffekttransistoren mit den Eingangssignalen AQ und A3Q in Reihe geschaltet sind. In der dritten Spalte befindet sich der Feldeffekttransistor mit dem Eingangssignal A 2 Q, wobei der andere Feldeffekttransistor, der an dem andern Kreuzungspunkt dieser Spalte gebildet ist, als Verarmungstransistor ausgebildet ist.
In der vierten Spalte sind zwei Kreuzungspunkte vorhanden, von denen der erste aus dem Feldeffekttransistor mit dem Eingangssignal A 3 Q besteht, wobei an dem andern Kreuzungspunkt ein Verarmungstransistor vorhanden ist. Am Ende der genannten vierten Spalte befindet sich eine Verbindung einer Aluminiumbahn mit dem diffundierten streifenförmigen Gebiet. Diese Bahn bildet an ihrem andern Ende eine Verbindung mit dem Ende eines andern diffundierten streifenförmigen Gebietes, in dem sich die Reihenschaltung der Feldeffekttransistoren mit den Eingangssignalen Ao Q, A. Q und A2 Q befindet. Auf diese Weise ist die UND-Gatterstruktur mit den Eingangssignalen AjjQ, A Q, A. Q und A. Q zum Teil in dem Teil der Logik untergebracht, der unter dem Flipflop --A.- angeordnet ist.
Die andern Teile des Teils der Logik, der mit dem D-Eingang des Flipflops - verbunden ist, insbesondere die ODER-Gatter, sind mit Hilfe des beschriebenen Verzweigens unter Verwendung weiterer streifenförmiger, sich nahezu parallel zu den Polysilizium-Leiterbahnen erstreckender Gebiete gebildet.
In dem gezeigten Ausführungsbeispiel befinden sich die Polysiliziumbahnen, die sich praktisch alle parallel zu einer bestimmten Richtung (der Zeilenrichtung) erstrecken, und die diffundierten streifenförmigen Gebiete, die sich praktisch alle parallel zu einer andern, zu der genannten Zeilenrichtung praktisch senkrechten Richtung (der Spaltenrichtung) erstrecken, wenigstens teilweise auf Linien eines imaginären Gitters, wobei die Transistoren in der Matrix an bestimmten Gitterpunkten gebildet sind, während die weiteren diffundierten streifenförmigen Gebiete, die sich parallel zu den Polysilizium-Leiterbahnzeilen erstrecken, sofern diese innerhalb der Matrix liegen, sich auch auf Gitterlinien erstrecken. In diesem Ausführungsbeispiel ist auch dargestellt, dass die Polysilizium-Leiterbahnen von einer Zeile zu einer andern umgelegt werden können.
So ist unter dem Flipflop-ain der genannten dritten verzweigten Spalte die Gate-Elektrode
EMI10.1
zu einer tieferliegenden Zeile umgelegt wird. Eine derartige Umlegung einer Polysilizium-Leiterbahnzeile ist auch unter dem Q- bzw. Q-Ausgang des Flipflops --A3 -- dargestellt.
Aus Fig. 5 ist ersichtlich, dass bei Anwendung der Struktur nach der Erfindung eine verhältnismässig kleine Matrix erhalten wird, in der die kombinatorischen logischen Teile der Schaltung mit den Verbindungen zwischen den Flipflops verflochten sind.
Fig. 6 zeigt eine schematische Draufsicht auf den Halbleiterkörper und die angebrachten Schichten eines Teils der integrierten Schaltung, die einen Teil mit dem an Hand der Fig. 5 beschriebenen Layout enthält. Der in dieser Fig. 6 gezeigte Teil ist der Teil der Matrixkonfiguration
EMI10.2
Aluminium-Leiterbahnen mit vollen Linien ohne eine dazwischenliegende Schraffierung angedeutet sind, dass deren Verbindungen mit diffundierten Oberflächengebieten mit Quadraten innerhalb der Aluminium-Leiterbahnen angegeben sind und dass, was die Verbindungen von Polysilizium-Leiterbahnen mit diffundierten Oberflächengebieten anlangt, die Grenzlinien der Gebiete, innerhalb deren während der Herstellung eine Maskierungsschicht entfernt wird, damit die dünne Oxydschicht selektiv entfernt werden kann, bevor die Polysiliziumschicht niedergeschlagen wird,
in der dann die Bahnen definiert werden, mit durch Kreuzchen gebildeten Linien angedeutet sind. Um diese Kontakte zwischen Polysiliziumgebieten und diffundierten Gebieten, an denen eine Verunreinigung durch das Polysilizium, das mit der Siliziumoberfläche in Kontakt ist, hindurchdiffundiert ist, weiter zu markieren, sind zentral an diesen Verbindungen schwarze Punkte angebracht.
<Desc/Clms Page number 11>
Zur Identifikation sind die Anreicherungstransistoren alle gesondert mit ihren Eingangssignalen angedeutet, die über die Polysilizium-Leiterbahnen und deren Verbindungen mit den Ausgängen der Flipflops zugeführt werden.
Fig. 7 zeigt einen schematischen Querschnitt durch einen Teil des Halbleiterkörpers der inte- grieten Schaltung längs der Linie VII-VII in der Fig. 6. Der p-leitende Teil --21-- des Halbleiter-
EMI11.1
schiedlichen Abmessungen der verschiedenen Gebiete sind hier nicht angegeben, weil sie für die Erfindung nicht von wesentlicher Bedeutung sind. In allen Fällen können sie leicht und auf übliche Weise vom Fachmann bestimmt werden. Das streifenförmige n +-leitende diffundierte Gebiet liegt in dem Querschnitt innerhalb der Öffnung in der dicken Oxydschicht --22--, wobei das eine Ende mit --24-- und das andere Ende mit --25-- bezeichnet ist. Das n-leitende streifenförmige Gebiet --24, 25--wird von sechs Polysilizium-Leiterbahnen gekreuzt, in denen durch Dotierung Donatoren angebracht sind.
Diese Bahnen befinden sich auf je einem Teil der dünnen Siliziumoxydschicht
EMI11.2
An diesen Keuzungspunkten sind Anreicherungstransistoren gebildet, und die Polysilizium-Leiterbah- nen, in denen die Gate-Elektroden gebildet sind, sind mit Ao Q, A 1 Q und A2 Q bezeichnet. An den drei andern Kreuzungspunkten ist die Diskontinuität durch eine Änderung des Donatordotierungspegels gebildet, und in diesen Gebieten --26-- enthält die Oberfläche Konzentrationen implantierter
Donatorionen, die bewirken, dass die Feldeffekttransistorstrukturen, die mit den darüberliegenden Polysilizium-Leiterbahnen gebildet sind, vom Verarmungstyp sind.
Wie sich aus Fig. 6 ergibt, wird diese implantierte Donatorkonzentration auch in den direkt angrenzenden Teilen des streifenförmigen Gebietes --24, 25-- vorhanden sein, aber weil diese Konzentration im Vergleich zu jener im n+-leitenden diffundierten Oberflächengebiet niedrig ist, ist diese in den genannten Teilen in Fig. 7 nicht angegeben.
An der Oberfläche des p-leitenden Halbleiterkörpers --21-- ist unter der dickeren Oxydschicht --22-- ein höher dotiertes Oberflächengebiet --31-- vorhanden, das eine kanalunterbrechende Zone bildet, die üblicherweise in Silizium-Gate-Elektrodenschaltungen verwendet wird, über Polysiliziumbahnen und die Teile der Siliziumoberfläche, die während der Donatordiffusion unbedeckt waren, um das Gebiet --24, 25-- zu bilden und das Polysilizium zu dotieren, erstreckt sich eine niedergeschlagene Siliziumoxydschicht --32--. In einer Öffnung-27- (Fig. 6), die in der Siliziumoxydschicht --32-- gebildet ist, ist eine leitende Verbindung zwischen dem n+-leitenden Gebietsteil --25-- und einer Aluminiumbahn --28--, die sich weiter über die Siliziumoxydschicht - erstreckt, gebildet.
Weitere Aluminiumbahnen --34 und 35--, die sich über der niedergeschlagenen Siliziumoxydschicht --32-- erstrecken, sind in Fig. 7 dargestellt. Auf der oberen Fläche der Siliziumoxydschicht --32-- und über den Aluminiumbahnen --28, 34 und 35-- liegt eine niedergeschlagene Glasschicht --36--.
Im Rahmen der Erfindung sind viele Abwandlungen möglich. Die integrierte Schaltung kann unter Verwendung einer Technologie mit Selbstregistrierung gebildet werden, die von der beschriebenen Technolgie verschieden ist, bei der Polysilizium für die Gate-Elektroden angewendet wird.
Beispielsweise kann eine Technologie, bei der selbstregistrierende Gate-Elektroden aus Metall verwendet werden, Anwendung finden. Obgleich die beschriebenen Ausführungsbeispiele beide dynamische logische Systeme sind, ist es auch möglich, die Struktur nach der Erfindung in statischen logischen Schaltungen anzuwenden, in denen die Länge/Breite-Verhältnisse der unterschiedlichen Transistoren aufeinander abgestimmt sind (sogenannte"ratioed logic".), wobei die Transistoren der Matrix die gleiche Grösse haben, der Transistor --T 10 -- (s. Fig. l) nicht vorhanden ist und der Transistor --T 1 -- aus einem Verarmungs-Feldeffekttransistor mit sehr hoher Impedanz besteht.
Auch bei derartigen Schaltungen werden die gleichen Vorteile erhalten, wobei insbesondere, wenn als zweite Ebene von Verbindungen eine Schicht von Metallbahnen, z. B. Aluminiumbahnen, verwendet wird, das Layout erheblich verkleinert wird.
<Desc/Clms Page number 12>
EMI12.1