CN111192871B - 用于静电防护的晶体管结构及其制造方法 - Google Patents

用于静电防护的晶体管结构及其制造方法 Download PDF

Info

Publication number
CN111192871B
CN111192871B CN202010010844.XA CN202010010844A CN111192871B CN 111192871 B CN111192871 B CN 111192871B CN 202010010844 A CN202010010844 A CN 202010010844A CN 111192871 B CN111192871 B CN 111192871B
Authority
CN
China
Prior art keywords
region
type well
well region
transistor structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010010844.XA
Other languages
English (en)
Other versions
CN111192871A (zh
Inventor
王炜槐
陆阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Co Ltd
Original Assignee
Joulwatt Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Co Ltd filed Critical Joulwatt Technology Co Ltd
Priority to CN202010010844.XA priority Critical patent/CN111192871B/zh
Publication of CN111192871A publication Critical patent/CN111192871A/zh
Priority to US17/142,596 priority patent/US11652098B2/en
Application granted granted Critical
Publication of CN111192871B publication Critical patent/CN111192871B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device

Abstract

公开一种用于静电防护的晶体管结构及其制造方法，晶体管结构包括：衬底和形成于所述衬底上部的掺杂区；形成于所述衬底表面的多个场氧化层；形成于所述掺杂区上部的依次隔开的第一N型阱区、P型阱区和第二N型阱区；形成于所述衬底表面上的且覆盖部分所述P型阱区的第一多晶硅层和第二多晶硅层；分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第一P+区域；以及形成于所述P型阱区中的第二N+区域、第二P+区域和第三N+区域，位于所述第一N型阱区和所述P型阱区之间的第一漂移区的长度大于位于所述第二N型阱区和所述P型阱区之间的第二漂移区的长度。使得器件能保持良好的正向和反向工作特性，且静电防护能力极强，鲁棒性高。

Description

用于静电防护的晶体管结构及其制造方法
技术领域
本发明涉及半导体技术领域，具体地，涉及一种用于静电防护的晶体管结构及其制造方法。
背景技术
ESD(Electro-Static discharge，静电放电)是一种客观存在的自然现象，伴随着产品的整个周期。芯片的制造、封装、测试到应用阶段，其外部环境和内部结构都会积累一定的电荷，会随时受到静电的威胁。因此，在芯片设计中需要在各个引脚放置ESD防护器件，用于保护芯片断电及上电这两种状态。
在实际设计中，高压引脚经常会使用SCR(Silicon Controlled Rectifier，可控硅)结构作为ESD防护器件。SCR器件虽然在人体模型下的静电防护有很强的鲁棒性，但该结构在组件充电模型下，由于基区扩展效应会导致器件过早损坏，无法起到保护作用。
图1示出现有技术的用于静电防护的可控硅器件结构的截面示意图。如图1所示，可控硅器件包括衬底101和位于衬底101上部的N型浅掺杂区102以及位于掺杂区102上部的P型阱区103和N型阱区104，在P型阱区103中形成有第一P+区域121和第一N+区域131，在N型阱区104中形成有第二P+区域122和第二N+区域132，在衬底101表面形成有场氧化层111、场氧化层112、场氧化层113、场氧化层114和场氧化层115，在场氧化层113上方还形成有栅氧层106和多晶硅层107。如图所示，在可控硅器件的阳极加正向电压时，掺杂区102与P型阱区103之间的PN结反向击穿，导致掺杂区102中的负电荷浓度增加，可控硅器件的电场被改变，最大场强位置从掺杂区102与P型阱区103处转移到掺杂区102与N型阱区104处，发生了基区扩展效应，导致电流不均匀从而造成可控硅器件损坏，不能对阳极连接的器件进行静电保护。
发明内容
鉴于上述问题，本发明的目的在于提供一种优化的用于静电防护的晶体管结构及其制造方法，通过对可控硅结构进行改进，形成两个长度不同的漂移区，以改变正向工作和反向工作时的电流路径，从而减弱基区扩展效应，对器件形成良好的静电保护。
根据本发明的第一方面，提供一种用于静电防护的晶体管结构，包括：
衬底和形成于所述衬底上部的掺杂区；
形成于所述衬底表面的多个场氧化层；
形成于所述掺杂区上部的依次隔开的第一N型阱区、P型阱区和第二N型阱区；
形成于所述衬底表面上的且覆盖部分所述P型阱区的第一多晶硅层和第二多晶硅层；
分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第一P+区域；以及
形成于所述P型阱区中的第二N+区域、第二P+区域和第三N+区域，
其中，位于所述第一N型阱区和所述P型阱区之间的第一漂移区的长度大于位于所述第二N型阱区和所述P型阱区之间的第二漂移区的长度。
可选地，分别由所述第一N+区域和所述第一P+区域引出所述晶体管结构的第一阳极和第二阳极；所述第二N+区域、所述第二P+区域、所述第三N+区域、所述第一多晶硅层和所述第二多晶硅层相连接，其连接端作为所述半导体结构的阴极。
可选地，所述掺杂区为浅掺杂的N型区域。
可选地，所述晶体管结构在正向工作时，所述第二阳极和所述阴极之间形成通路；所述晶体管结构在反向工作时，所述阴极和所述第一阳极之间形成通路。
可选地，所述第一多晶硅层位于所述P型阱区和所述第一N型阱区之间的第一场氧化层上方；所述第二多晶硅层位于所述P型阱区和所述第二N型阱区之间的第二场氧化层上方。
可选地，所述晶体管结构包括第一半导体结构和第二半导体结构。
可选地，所述第一半导体结构包括所述衬底、所述掺杂区、所述第一N型阱区、所述P型阱区、所述第一N+区域、所述第二N+区域、所述第一多晶硅层和所述第一场氧化层；所述第二半导体结构包括所述衬底、所述掺杂区、所述第二N型阱区、所述P型阱区、所述第一P+区域、所述第二P+区域、所述第三N+区域、所述第二多晶硅层和所述第二场氧化层。
可选地，所述第一半导体结构包括横向双扩散晶体管结构，所述第二半导体结构包括绝缘栅双极型晶体管。
根据本发明的第二方面，提供一种用于静电防护的晶体管结构的制造方法，包括：
形成衬底和位于所述衬底上部的掺杂区；
在所述衬底表面形成多个场氧化层；
形成位于所述掺杂区上部的依次隔开的第一N型阱区、P型阱区和第二N型阱区；
形成位于所述衬底表面上且覆盖部分所述P型阱区的第一多晶硅层和第二多晶硅层；
分别形成位于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第一P+区域；以及
形成位于所述P型阱区中的第二N+区域、第二P+区域和第三N+区域，
其中，位于所述第一N型阱区和所述P型阱区之间的第一漂移区的长度大于位于所述第二N型阱区和所述P型阱区之间的第二漂移区的长度。
可选地，所述用于静电防护的晶体管结构的制造方法还包括：
形成所述晶体管结构的第一阳极、第二阳极和阴极，其中，所述第一阳极和所述第二阳极分别与所述第一N+区域和所述第一P+区域连接；所述阴极与所述第二N+区域、所述第二P+区域、所述第三N+区域、所述第一多晶硅层和所述第二多晶硅层相连接。
可选地，所述掺杂区为浅掺杂的N型区域。
可选地，所述晶体管结构在正向工作时，所述第二阳极和所述阴极之间形成通路；所述晶体管结构在反向工作时，所述阴极和所述第一阳极之间形成通路。
本发明提供的用于静电防护的晶体管结构及其制造方法，在衬底上部形成依次相隔的第一N型阱区、P型阱区和第二N型阱区，并使得位于第一N型阱区和P型阱区之间的第一漂移区的长度大于位于第二N型阱区和P型阱区之间的第二漂移区的长度，从而改变晶体管结构在正向工作和反向工作时的电流路径，使得晶体管结构在正向工作时能有效抑制基区扩展效应，而在反向工作时又能提供更加良好的静电保护能力，从而提升整个晶体管结构的静电防护能力，且工艺实现较为简单，易于操作。
优选地，由第一N+区域和第一P+区域引出晶体管结构的第一阳极和第二阳极，阴极连接第二N+区域、第二P+区域、第三N+区域、第一多晶硅层和第二多晶硅层，使得在正向工作时，由于第一漂移区的长度大于第二漂移区的长度，所以第二阳极和阴极之间形成电流通路，以充分抑制基区扩展效应；而在反向工作时，使得阴极和第一阳极之间形成电流通路，以展现更加良好的静电防护能力。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出现有技术的用于静电防护的可控硅器件结构的截面示意图；
图2示出用于静电防护的绝缘栅双极型晶体管的截面结构示意图；
图3示出根据本发明实施例的用于静电防护的晶体管结构的截面示意图；
图4a-图4e示出根据本发明实施例的用于静电防护的晶体管结构的制造方法的各个阶段的截面示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
除非在下文中特别指出，半导体器件的各个层或者区域可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体、电极层可以由导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W、和所述各种导电材料的组合。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。术语“横向延伸”是指沿着大致垂直于沟槽深度方向的方向延伸。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图2示出用于静电防护的绝缘栅双极型晶体管的截面结构示意图。
如上述对图1的描述，可控硅结构在正向工作时会形成基区扩展效应，导致器件损坏，无法进行良好的静电保护，所以对可控硅器件的结构进行改进，形成如图2所示的IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)结构，将SCR结构漏端的N+区域直接去除，以抑制基区扩展效应。
如图2所示，IGBT结构包括衬底201和位于衬底201上部的N型浅掺杂区202以及位于掺杂区202上部的P型阱区203和N型阱区204，在P型阱区203中形成有第一P+区域221和第一N+区域231，在N型阱区204中形成有第二P+区域222，在衬底201表面形成有场氧化层211、场氧化层212、场氧化层213和场氧化层214，其中，在场氧化层213上方还形成有栅氧层206和多晶硅层207。由N型阱区204中的第二P+区域222引出IGBT结构的阳极，而IGBT结构的阴极连接第一P+区域221、第一N+区域231和多晶硅层207。
在IGBT结构的阳极加正向电压时，即在正向工作时，经由阳极、第二P+区域222、N型阱区204、掺杂区202、P型阱区203、第一N+区域231至阴极，形成电流通路，使得IGBT器件导通，实现静电防护。此时，由于阳极处的N型阱区204中仅有一个P+区域，所以形成位于N型阱区204和掺杂区202之间的PN结，当掺杂区202和P型阱区203之间的PN结在反向击穿时，N型阱区204和掺杂区202之间的PN结却是正向导通的，所以会在漂移区中注入少量正电荷，即调节了掺杂区202中的电荷浓度，调节了电场，使得基区扩展效应得到抑制，从而可以在组件充电模型下实现良好的静电防护能力。
但是，IGBT结构在反向工作时即阴极接高电压时，由于N型阱区204中仅有P+区域，所以不存在SCR结构中的由P至N的二极管导通路径。因此，IGBT结构在反向工作时，会形成由阴极、第一P+区域221、P型阱区203、掺杂区202、N型阱区204、第二P+区域222至阳极的P-N-P路径，所以需要N型阱区204与第二P+区域222之间形成的PN结发生雪崩击穿，一般该工艺下雪崩击穿需要的电压值较大，例如在10V左右，会给工艺设计带来较大的麻烦，不便于实现。
所以再次对IGBT结构进行改进，形成如图3示出的晶体管结构，在保持IGBT的良好的静电防护能力的情况下，改变其反向特性，使得晶体管结构在反向工作时，也能起到良好的静电保护作用。图3示出根据本发明实施例的用于静电防护的晶体管结构的截面示意图。
如图3所示，该晶体管结构包括衬底301和位于衬底301上部的掺杂区302以及位于掺杂区302上部的P型阱区303、第一N型阱区305和第二N型阱区304。其中，掺杂区302为N型的浅掺杂区域。且第一N型阱区305、P型阱区303和第二N型阱区304依次相隔，第一N型阱区305和P型阱区303之间为第一漂移区341，第二N型阱区304和P型阱区303之间为第二漂移区342，第一漂移区341的长度略大于第二漂移区342的长度。
进一步地，在第一N型阱区305和第二N型阱区304中分别形成有第一N+区域331和第一P+区域321，在P型阱区303中形成有第二P+区域322、第二N+区域332和第三N+区域333，每两个相邻的区域之间均由氧化层隔开。具体的，在第一N+区域331和第二N+区域332之间的衬底301表面上形成有第一场氧化层311，在第三N+区域333和第一P+区域321之间的衬底301表面形成有第二场氧化层312，另外，在第一N+区域331的另一侧生长有第三场氧化层313，在第二N+区域332和第二P+区域322之间形成有第四场氧化层314，在第二P+区域322和第三N+区域333之间形成有第五场氧化层315，在第一P+区域321的另一侧形成有第六场氧化层316，各场氧化层的生长为常规工艺。
另外，在第一场氧化层311上方还形成有第一多晶硅层307，第一多晶硅层307与第一场氧化层311之间还形成有第一栅氧层306，这里不做详细介绍。同理，在第二场氧化层312的上方还形成有第二多晶硅层309，第二多晶硅层309与第二场氧化层312之间还形成有第二栅氧层308。第一多晶硅层307和第二多晶硅层309均覆盖部分P型阱区303的表面。
进一步地，分别由第一N+区域331和第一P+区域321引出晶体管结构的第一阳极和第二阳极；而第二N+区域332、第二P+区域322、第三N+区域333、第一多晶硅层307和第二多晶硅层309相连接，其连接端作为半导体结构的阴极。
如图3所示，晶体管结构在正向工作时，即阳极上的电压大于阴极上的电压时，第一阳极与阴极之间需要经由第一N+区域331、第一N型阱区305、掺杂区302、P型阱区303和第二N+区域332形成电流通路，相当于经过了N-P-N结构，而第二阳极与阴极之间需要经由第一P+区域322、第二N型阱区304、掺杂区302、P型阱区303和第三N+区域333形成电流通路，相当于经过了P-N-P-N结构。所以由第一阳极或第二阳极至阴极之间的电流通路均会经过一个需要击穿的N-P结，但是在本实施例中，由于第一漂移区341的长度略大于第二漂移区342的长度，所以导致第二阳极至阴极之间的电流通路先开启，所以在正向工作时，第二阳极与阴极之间形成电流通路，与图2中描述的IGBT结构一致，所以可以有效抑制基区扩展效应而且静电防护能力良好。
晶体管结构在反向工作时，即阴极电压高于阳极电压时，由于图2中的描述可知，由阴极至第二阳极之间的路径需要经过一个高电压的雪崩击穿，而由阴极至第一阳极之间需要经过第二P+区域322、P型阱区303、掺杂区302、第一N型阱区305、第一N+区域331形成P-N二极管路径，由于二极管的正向导通特性，所以P-N二极管路径比雪崩击穿的路径更容易导通，所以在反向工作时，由阴极至第一阳极之间形成电流路径，所以该晶体管结构的反向特性良好，静电防护能力较强。
在一个实施例中，该晶体管结构包括第一半导体结构和第二半导体结构，其中，第一半导体结构为LDMOS(Lateral Diffused MOS)结构，即横向双扩散场效应管，第二半导体结构为IGBT结构。具体地，第一半导体结构包括衬底301、掺杂区303、第一N型阱区305、P型阱区303、第一N+区域331、第二N+区域332、第一多晶硅层307和第一场氧化层311；第二半导体结构包括衬底301、掺杂区302、第二N型阱区304、P型阱区303、第一P+区域321、第二P+区域322、第三N+区域333、第二多晶硅层309和第二场氧化层312。
所以，可以近似认为，该晶体管结构的左半部分为LDMOS结构，右半部分为IGBT结构。且IGBT结构的漂移区略小于LDMOS的漂移区。使得器件在正向工作时，右边的IGBT结构先于左边的LDMOS工作，在反向时又可以依靠左边的LDMOS结构形成二极管路径。这样，新的晶体管结构同时兼顾了静电防护能力及良好的反向特性。抑制了基区扩展效应，也解决了IGBT结构反向特性差的问题。该晶体管结构的制作工艺与已有工艺兼容，操作简单，容易实现。
通过图4a-图4e的工艺步骤来制作出图3示出的半导体器件结构，以进一步提升绝缘栅双极型晶体管的静电防护能力，以下进行制造方法的介绍。
图4a-图4e示出根据本发明实施例的用于静电防护的晶体管结构的制造方法的各个阶段的截面示意图。以下结合图4a-图4e介绍本申请实施例的晶体管结构的制作流程。
如图4a所示，首先形成衬底301和位于衬底301上部的掺杂区302。在半导体衬底301内部注入少量离子，在高温下推阱，形成浅掺杂的N形区域，即掺杂区302。该步骤采用常规工艺完成。衬底301例如是硅衬底。
进一步地，如图4b所示，在衬底301表面形成多个场氧化层。在衬底301表面做场氧隔离，即形成多个相互隔离的场氧化层，如图4b，形成场氧化层313至场氧化层316。场氧化层的形成采用常规工艺，例如现在衬底301表面沉积氧化层，然后沉积硬掩模，再利用掩模进行刻蚀，最后在高温下进行场氧的生长，再去掉硬掩模。具体的工艺不做详细限定。在生产场氧的步骤完成后，即形成如图4b所示的结构，从左到右依次为第三场氧化层313、第一场氧化层311、第四场氧化层314、第五场氧化层315、第二场氧化层312和第六场氧化层316，其中，第一场氧化层311和第二场氧化层312的长度较长。
接着，如图4c所示，形成位于掺杂区302上部的依次隔开的第一N型阱区305、P型阱区303和第二N型阱区304。沿衬底301的表面进行阱区注入，在掺杂区中形成依次相互隔开的第一N型阱区305、P型阱区303和第二N型阱区304，P型阱区303的宽度较大。第一N型阱区305位于第三场氧化层313与第一场氧化层311之间，P型阱区303位于第一场氧化层311与第二场氧化层312之间，第二N型阱区304位于第二场氧化层312和第六场氧化层316之间。
接着，如图4d所示，形成位于衬底301表面上的第一多晶硅层307和第二多晶硅层309。在第一场氧化层311上方制作第一多晶硅层307，第一多晶硅层307覆盖部分第一场氧化层311和部分P型阱区303，且在第一场氧化层311与第一多晶硅层307还形成有第一栅氧层306。第一栅氧层306和第一多晶硅层307的形成工艺为常规工艺，这里不做详细限定。在第二场氧化层312上方制作第二多晶硅层309，第二多晶硅层309覆盖部分第二场氧化层312和部分P型阱区303，且在第二场氧化层312与第二多晶硅层309还形成有第二栅氧层308。第二栅氧层308和第二多晶硅层309的形成工艺为常规工艺，这里不做详细限定。第一多晶硅层307和第二多晶硅层309例如是由化学气相沉积法沉积形成。
进一步地，如图4e所示，分别形成位于第一N型阱区305和第二N型阱区304中的第一N+区域331和第一P+区域321，以及形成位于P型阱区303中的第二N+区域332、第二P+区域322和第三N+区域333。分别在第一N型阱区305、P型阱区303和第二N型阱区304中进行P+或N+注入，以形成多个P+区域或N+区域。
最后，如图3所示，形成接触孔并引出阴极和阳极，完成金属线连接。如对图3的描述，分别由第一N+区域331和第一P+区域321引出晶体管结构的第一阳极和第二阳极；而第二N+区域332、第二P+区域322、第三N+区域333、第一多晶硅层307和第二多晶硅层309相连接，其连接端作为半导体结构的阴极。由此完成如图3所示的晶体管结构的制备。该晶体管结构对IGBT结构进行了改进，实现了器件的组件充电模型的静电防护能力，并保留了原有LDMOS结构的反向特性。同时，该制备工艺与原有的IGBT等结构的制备工艺兼容，容易实现。
综上，采用本发明实施例的用于静电防护的晶体管结构及其制造方法，在衬底上部形成依次相隔的第一N型阱区、P型阱区和第二N型阱区，并使得位于第一N型阱区和P型阱区之间的第一漂移区的长度大于位于第二N型阱区和P型阱区之间的第二漂移区的长度，从而改变晶体管结构在正向工作和反向工作时的电流路径，使得晶体管结构在正向工作时能有效抑制基区扩展效应，而在反向工作时又能提供更加良好的静电保护能力，从而提升整个晶体管结构的静电防护能力，且工艺实现较为简单，易于操作。
进一步地，由第一N+区域和第一P+区域引出晶体管结构的第一阳极和第二阳极，阴极连接第二N+区域、第二P+区域、第三N+区域、第一多晶硅层和第二多晶硅层，使得在正向工作时，由于第一漂移区的长度大于第二漂移区的长度，所以第二阳极和阴极之间形成电流通路，以充分抑制基区扩展效应；而在反向工作时，使得阴极和第一阳极之间形成电流通路，以展现更加良好的静电防护能力。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (12)

1.一种用于静电防护的晶体管结构，其特征在于，包括：
衬底和形成于所述衬底上部的掺杂区；
形成于所述衬底表面的多个场氧化层；
形成于所述掺杂区上部的依次隔开的第一N型阱区、P型阱区和第二N型阱区；
形成于所述衬底表面上的且覆盖部分所述P型阱区的第一多晶硅层和第二多晶硅层；
分别形成于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第一P+区域；以及
形成于所述P型阱区中的第二N+区域、第二P+区域和第三N+区域，
其中，位于所述第一N型阱区和所述P型阱区之间的第一漂移区的长度大于位于所述第二N型阱区和所述P型阱区之间的第二漂移区的长度。
2.根据权利要求1所述的用于静电防护的晶体管结构，其特征在于，分别由所述第一N+区域和所述第一P+区域引出所述晶体管结构的第一阳极和第二阳极；所述第二N+区域、所述第二P+区域、所述第三N+区域、所述第一多晶硅层和所述第二多晶硅层相连接，其连接端作为所述晶体管结构的阴极。
3.根据权利要求1所述的用于静电防护的晶体管结构，其特征在于，所述掺杂区为浅掺杂的N型区域。
4.根据权利要求2所述的用于静电防护的晶体管结构，其特征在于，所述晶体管结构在正向工作时，所述第二阳极和所述阴极之间形成通路；所述晶体管结构在反向工作时，所述阴极和所述第一阳极之间形成通路。
5.根据权利要求1所述的用于静电防护的晶体管结构，其特征在于，所述第一多晶硅层位于所述P型阱区和所述第一N型阱区之间的第一场氧化层上方；所述第二多晶硅层位于所述P型阱区和所述第二N型阱区之间的第二场氧化层上方。
6.根据权利要求5所述的用于静电防护的晶体管结构，其特征在于，所述晶体管结构包括第一半导体结构和第二半导体结构。
7.根据权利要求6所述的用于静电防护的晶体管结构，其特征在于，所述第一半导体结构包括所述衬底、所述掺杂区、所述第一N型阱区、所述P型阱区、所述第一N+区域、所述第二N+区域、所述第一多晶硅层和所述第一场氧化层；所述第二半导体结构包括所述衬底、所述掺杂区、所述第二N型阱区、所述P型阱区、所述第一P+区域、所述第二P+区域、所述第三N+区域、所述第二多晶硅层和所述第二场氧化层。
8.根据权利要求6所述的用于静电防护的晶体管结构，其特征在于，所述第一半导体结构包括横向双扩散晶体管结构，所述第二半导体结构包括绝缘栅双极型晶体管。
9.一种用于静电防护的晶体管结构的制造方法，其特征在于，包括：
形成衬底和位于所述衬底上部的掺杂区；
在所述衬底表面形成多个场氧化层；
形成位于所述掺杂区上部的依次隔开的第一N型阱区、P型阱区和第二N型阱区；
形成位于所述衬底表面上且覆盖部分所述P型阱区的第一多晶硅层和第二多晶硅层；
分别形成位于所述第一N型阱区和所述第二N型阱区中的第一N+区域和第一P+区域；以及
形成位于所述P型阱区中的第二N+区域、第二P+区域和第三N+区域，
其中，位于所述第一N型阱区和所述P型阱区之间的第一漂移区的长度大于位于所述第二N型阱区和所述P型阱区之间的第二漂移区的长度。
10.根据权利要求9所述的用于静电防护的晶体管结构的制造方法，其特征在于，还包括：
形成所述晶体管结构的第一阳极、第二阳极和阴极，其中，所述第一阳极和所述第二阳极分别与所述第一N+区域和所述第一P+区域连接；所述阴极与所述第二N+区域、所述第二P+区域、所述第三N+区域、所述第一多晶硅层和所述第二多晶硅层相连接。
11.根据权利要求9所述的用于静电防护的晶体管结构的制造方法，其特征在于，所述掺杂区为浅掺杂的N型区域。
12.根据权利要求10所述的用于静电防护的晶体管结构的制造方法，其特征在于，所述晶体管结构在正向工作时，所述第二阳极和所述阴极之间形成通路；所述晶体管结构在反向工作时，所述阴极和所述第一阳极之间形成通路。
CN202010010844.XA 2020-01-06 2020-01-06 用于静电防护的晶体管结构及其制造方法 Active CN111192871B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010010844.XA CN111192871B (zh) 2020-01-06 2020-01-06 用于静电防护的晶体管结构及其制造方法
US17/142,596 US11652098B2 (en) 2020-01-06 2021-01-06 Transistor structure for electrostatic protection and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010010844.XA CN111192871B (zh) 2020-01-06 2020-01-06 用于静电防护的晶体管结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111192871A CN111192871A (zh) 2020-05-22
CN111192871B true CN111192871B (zh) 2022-04-15

Family

ID=70709868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010010844.XA Active CN111192871B (zh) 2020-01-06 2020-01-06 用于静电防护的晶体管结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111192871B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112397507B (zh) * 2020-11-16 2022-05-10 杰华特微电子股份有限公司 横向双扩散晶体管及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0512605A1 (en) * 1991-05-03 1992-11-11 Koninklijke Philips Electronics N.V. Power device having reverse-voltage protection
CN102969312A (zh) * 2012-12-18 2013-03-13 江南大学 一种双向衬底触发的高压esd保护器件
CN107833884A (zh) * 2017-11-02 2018-03-23 杰华特微电子（杭州）有限公司 用于静电保护的可控硅电路及其器件结构
CN108242467A (zh) * 2016-12-27 2018-07-03 无锡华润上华科技有限公司 Ldmos器件及其制作方法
CN108321156A (zh) * 2017-12-27 2018-07-24 杰华特微电子（杭州）有限公司 一种半导体器件的静电防护方法及半导体器件
CN108807260A (zh) * 2017-04-26 2018-11-13 半导体元件工业有限责任公司 具有用于自隔离掩埋层的偏置结构的半导体器件及其方法
CN110265391A (zh) * 2019-06-05 2019-09-20 南京邮电大学 一种内嵌浮空n+区的ligbt型esd防护器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011136B2 (ja) * 2012-08-09 2016-10-19 富士電機株式会社 半導体装置
US10224323B2 (en) * 2017-08-04 2019-03-05 Semiconductor Components Industries, Llc Isolation structure for semiconductor device having self-biasing buried layer and method therefor
JP6912971B2 (ja) * 2017-08-30 2021-08-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0512605A1 (en) * 1991-05-03 1992-11-11 Koninklijke Philips Electronics N.V. Power device having reverse-voltage protection
CN102969312A (zh) * 2012-12-18 2013-03-13 江南大学 一种双向衬底触发的高压esd保护器件
CN108242467A (zh) * 2016-12-27 2018-07-03 无锡华润上华科技有限公司 Ldmos器件及其制作方法
CN108807260A (zh) * 2017-04-26 2018-11-13 半导体元件工业有限责任公司 具有用于自隔离掩埋层的偏置结构的半导体器件及其方法
CN107833884A (zh) * 2017-11-02 2018-03-23 杰华特微电子（杭州）有限公司 用于静电保护的可控硅电路及其器件结构
CN108321156A (zh) * 2017-12-27 2018-07-24 杰华特微电子（杭州）有限公司 一种半导体器件的静电防护方法及半导体器件
CN110265391A (zh) * 2019-06-05 2019-09-20 南京邮电大学 一种内嵌浮空n+区的ligbt型esd防护器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
300伏全兼容CMOS集成电路器件设计与工艺;童勤义等;《东南大学学报(自然科学版)》;19840123(第04期);68-75页 *

Also Published As

Publication number Publication date
CN111192871A (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
US10312131B2 (en) Semiconductor devices with back surface isolation
US10685955B2 (en) Trench diode and method of forming the same
US8338854B2 (en) TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
US7781859B2 (en) Schottky diode structures having deep wells for improving breakdown voltages
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
US20030040144A1 (en) Trench DMOS transistor with embedded trench schottky rectifier
US20080135970A1 (en) High Voltage Shottky Diodes
CN103456788A (zh) 垂直功率mosfet及其形成方法
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
WO2018082455A1 (zh) 功率器件及其制造方法
US20180190493A1 (en) Semiconductor devices and methods for manufacturing the same
US9406788B2 (en) Structure of a trench MOS rectifier and method of forming the same
CN109037204B (zh) 一种功率器件及其制作方法
CN111192871B (zh) 用于静电防护的晶体管结构及其制造方法
CN111199970B (zh) 用于静电防护的晶体管结构及其制造方法
CN108922888B (zh) 一种功率器件的终端结构及其制作方法
US7906386B2 (en) Semiconductor device and method of fabricating the same
US11652098B2 (en) Transistor structure for electrostatic protection and method for manufacturing same
US9281304B2 (en) Transistor assisted ESD diode
CN111584481B (zh) 用于静电防护的晶体管结构及其制造方法
CN111180421B (zh) 用于静电防护的晶体管结构及其制造方法
US7291899B2 (en) Power semiconductor component
US20220157988A1 (en) Power semiconductor device and fabrication method thereof
CN107046065B (zh) 一种内建肖特基界面的垂直场效应二极管的制造方法
KR101502306B1 (ko) 반도체 정류 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Applicant after: Jiehuate Microelectronics Co.,Ltd.

Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd.

GR01 Patent grant
GR01 Patent grant