CN108321156A - 一种半导体器件的静电防护方法及半导体器件 - Google Patents

一种半导体器件的静电防护方法及半导体器件 Download PDF

Info

Publication number
CN108321156A
CN108321156A CN201711445548.7A CN201711445548A CN108321156A CN 108321156 A CN108321156 A CN 108321156A CN 201711445548 A CN201711445548 A CN 201711445548A CN 108321156 A CN108321156 A CN 108321156A
Authority
CN
China
Prior art keywords
active area
semiconductor devices
type trap
body end
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711445548.7A
Other languages
English (en)
Other versions
CN108321156B (zh
Inventor
韩广涛
陆阳
周逊伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Co Ltd
Original Assignee
Joulwatt Technology Hangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Hangzhou Co Ltd filed Critical Joulwatt Technology Hangzhou Co Ltd
Priority to CN201711445548.7A priority Critical patent/CN108321156B/zh
Publication of CN108321156A publication Critical patent/CN108321156A/zh
Application granted granted Critical
Publication of CN108321156B publication Critical patent/CN108321156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件的静电防护方法及半导体器件，在衬底上形成P型阱区域，在所述P型阱中通过N+注入形成第一有源区，所述第一有源区引出形成源端；在所述P型阱区域中通过P+分段注入形成多个第二有源区，所述第二有源区引出形成体端。所述第二有源区位于所述第一有源区内，所述源端的引出在所述体端引出之后。采用本发明，减小体端引出电阻，增大源端引出电阻，从而抑制寄生NPN开启，半导体器件的ESD防护能力得到较大提升。

Description

一种半导体器件的静电防护方法及半导体器件
技术领域
本发明涉及电子器件技术领域，具体涉及一种半导体器件的静电防护方法及半导体器件。
背景技术
ESD(静电放电)是一种客观存在的自然现象，伴随着产品的整个周期。芯片的制造、封装、测试到应用阶段，其外部环境和内部结构都会积累一定的电荷，会随时受到静电的威胁。以双扩散晶体管为例，在ESD防护触发后经常发生不均匀开启，导致触发后立即烧毁，因此其自防护能力较差。
如图1所示，为现有技术的双扩散晶体管的横截面示意图，图2为图1中双扩散晶体管的简易版图，示意了其俯视方向上的结构，用斜线填充的区域示意为漏端区域，用打点填充的区域示意为源端和体端区域。其源端和体端设计即图2的A位置，如图3所示，源端(N+注入有源区SN)包围着体端(P+注入有源区SP)，在发生雪崩击穿后体端电阻上的压降达到近0.7V会导致寄生NPN开启，最终使得双扩散晶体管发生回滞而损坏。
对于上述技术问题，现有技术往往通过拉大器件的总宽度来提高ESD防护能力。对于双扩散晶体管，则一般通过拉大双扩散晶体管的总宽度来提高ESD防护能力，但该技术方案极大地提高了成本。
发明内容
为了提供一种提高静电防护能力、降低静电防护成本的半导体器件的静电防护方法及半导体器件，用以解决现有技术存在的技术问题。
本发明的技术解决方案是，提供一种以下步骤的半导体器件的静电防护方法，包括以下步骤：
在衬底上形成P型阱区域，在所述P型阱中通过N+注入形成第一有源区，所述第一有源区引出形成源端；
在所述P型阱区域中通过P+分段注入，形成多个第二有源区，或者，在所述P型阱区域中通过P+宽窄交替注入，形成一个第二有源区；所述第二有源区引出形成体端；
所述第二有源区位于所述第一有源区内。
可选地，所述的第一有源区和第二有源区上均设有引出孔，所述源端的引出在所述体端引出之后。
可选地，通过P+分段注入形成多个第二有源区的方案中，每个第二有源区的两侧沿长度方向延伸。
可选地，在两个第二有源区之间区域进行N型阱注入形成N型阱区域，在所述N型阱区域没有P型阱注入和N+注入。
可选的，所述的半导体器件为双扩散晶体管或绝缘栅型双极型晶体管。
本发明的另一技术解决方案是，提供一种半导体器件，应用以上任意一种静电防护方法进行静电防护。
采用本发明的方法，与现有技术相比，具有以下优点：采用本发明，源端的引出在所述体端引出之后，以减小体端电阻，从而抑制寄生NPN开启，半导体器件的ESD防护能力得到较大提升；同时，由于所适用的半导体器件之漂移区较长，其本身的导通电阻较大，其源端引出变远对总电阻的影响很小。
附图说明
图1为现有技术的横向双扩散晶体管的结构示意图；
图2为现有技术横向双扩散晶体管的的俯视图；
图3为图2中A位置的放大图；
图4为本发明下横向双扩散晶体管的源端和体端结构示意图(实施例一)；
图5为本发明下横向双扩散晶体管的源端和体端结构示意图(实施例二)；
图6为本发明下横向双扩散晶体管的源端和体端结构示意图(实施例三)；
图7为本发明下横向双扩散晶体管的源端和体端结构示意图(实施例四)；
图8为本发明下横向双扩散晶体管的源端和体端结构示意图(实施例五)；
图9为本发明下横向双扩散晶体管的源端和体端结构示意图(实施例六)。
具体实施方式
以下结合附图对本发明的优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精神和范围上做的替代、修改、等效方法以及方案。
为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
在下列段落中参照附图以举例方式更具体地描述本发明。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参考图4所示，示意了采用本发明实施例一的横向双扩散晶体管的源端和体端结构，其在横向双扩散晶体管上的位置可参考图2的A位置。其中，SN为N+注入区域，作为第一有源区；SP为P+注入区域，作为第二有源区；W为引出孔。
本发明的半导体器件的静电防护方法，包括以下步骤：
在衬底上形成P型阱区域，在所述P型阱中通过N+注入形成第一有源区，所述第一有源区引出形成源端；
在所述P型阱区域中通过P+分段注入，形成多个第二有源区；所述第二有源区引出形成体端；第一有源区的边界与多晶硅栅接近，采用分段式注入，每个第二有源区的宽度加大，因此离多晶硅栅的距离拉近，从而降低了体端电阻。
所述第二有源区位于所述第一有源区内。“所述第二有源区位于所述第一有源区内”仅仅表述从几何位置关系上所述第二有源区在所述第一有源区内，但第二有源区与所述第一有源区并不重叠。
参考图5所示，示意了采用本发明实施例二的横向双扩散晶体管的源端和体端结构，实施例二与实施例一为两个不同的技术方案，其目的都是为了减小体端电阻。在实施例二中，在所述P型阱区域中通过P+宽窄交替注入，形成一个第二有源区，即在窄处保留原来的宽度，宽处则在宽度上大幅加宽，从而缩短了与多晶硅栅的距离，以减小体端电阻。
参考图6所示，示意了采用本发明实施例三的横向双扩散晶体管的源端和体端结构，实施例三是在实施例一的基础上所做的改进，通过改变第一有源区即源端的引出位置来实现增加源端引出电阻的目的，从而进一步降低寄生NPN开启。具体地，所述的第一有源区和第二有源区上均设有引出孔，所述源端的引出在所述体端引出之后。由于将所述源端的引出在所述体端引出之后(以靠近漏端Drain为前，远离漏端Drain为后)，增加了源端的引出电阻，抑制了寄生NPN开启，提高触发电流，从而提高半导体器件的ESD防护能力。
参考图7所示，示意了采用本发明实施例四的横向双扩散晶体管的源端和体端结构。实施例四是在实施例三的基础上所做的改进，通过P+分段注入形成多个第二有源区的方案中，每个第二有源区的两侧沿长度方向延伸，从图7中看，第二有源区的两侧是在图中的上下端位置，长度方向是指左右方向。实施例四的改进，加宽了第二有源区的导电路径，从而降低了体端的引出电阻。
参考图8所示，示意了采用本发明实施例五的横向双扩散晶体管的源端和体端结构。实施例五的附图是在实施例三的基础上所做的改进，但同样可适用于对实施例一和二的改进。在两个第二有源区之间区域进行N型阱注入形成N型阱区域NW，在所述N型阱区域没有P型阱注入和N+注入。通过形成N型阱区域NW增加了源端的引出电阻，从而进一步提升ESD防护能力。
参考图9所示，示意了采用本发明实施例六的横向双扩散晶体管的源端和体端结构。实施例六的附图是在实施例四的基础上所做的改进，其改进原理与实施例五相似。在两个第二有源区之间区域进行N型阱注入形成N型阱区域NW，在所述N型阱区域没有P型阱注入和N+注入。通过形成N型阱区域NW增加了源端的引出电阻，从而进一步提升ESD防护能力。
对于本发明来说，由于双扩散晶体管的的漂移区较长，其本身的导通电阻较大，因此源端电阻的增大对总电阻的影响很小，但ESD防护能力提升较大。
本发明的方法以横向双扩散晶体管为例，但所述的半导体器件也可以是绝缘栅型双极型晶体管，基于同一原理也可以扩展至其他半导体器件。基于本发明的静电防护方法的半导体器件也属于本发明的保护主题。
虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (6)

1.一种半导体器件的静电防护方法，包括以下步骤：
在衬底上形成P型阱区域，在所述P型阱中通过N+注入形成第一有源区，所述第一有源区引出形成源端；
在所述P型阱区域中通过P+分段注入，形成多个第二有源区，或者，在所述P型阱区域中通过P+宽窄交替注入，形成一个第二有源区；所述第二有源区引出形成体端；
所述第二有源区位于所述第一有源区内。
2.根据权利要求1所述的半导体器件的静电防护方法，其特征在于：所述的第一有源区和第二有源区上均设有引出孔，所述源端的引出在所述体端引出之后。
3.根据权利要求2所述的半导体器件的静电防护方法，其特征在于：通过P+分段注入形成多个第二有源区的方案中，每个第二有源区的两侧沿长度方向延伸。
4.根据权利要求1、2或3所述的半导体器件的静电防护方法，其特征在于：在两个第二有源区之间区域进行N型阱注入形成N型阱区域，在所述N型阱区域没有P型阱注入和N+注入。
5.根据权利要求1或2所述的半导体器件的静电防护方法，其特征在于：所述的半导体器件为双扩散晶体管或绝缘栅型双极型晶体管。
6.一种半导体器件，其特征在于：应用权利要求1-5任意一种静电防护方法进行静电防护。
CN201711445548.7A 2017-12-27 2017-12-27 一种半导体器件的静电防护方法及半导体器件 Active CN108321156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711445548.7A CN108321156B (zh) 2017-12-27 2017-12-27 一种半导体器件的静电防护方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711445548.7A CN108321156B (zh) 2017-12-27 2017-12-27 一种半导体器件的静电防护方法及半导体器件

Publications (2)

Publication Number Publication Date
CN108321156A true CN108321156A (zh) 2018-07-24
CN108321156B CN108321156B (zh) 2021-03-19

Family

ID=62893416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711445548.7A Active CN108321156B (zh) 2017-12-27 2017-12-27 一种半导体器件的静电防护方法及半导体器件

Country Status (1)

Country Link
CN (1) CN108321156B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192871A (zh) * 2020-01-06 2020-05-22 杰华特微电子（杭州）有限公司 用于静电防护的晶体管结构及其制造方法
CN112002691A (zh) * 2020-08-06 2020-11-27 杰华特微电子（杭州）有限公司 半导体器件
CN112397507A (zh) * 2020-11-16 2021-02-23 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054845A (zh) * 2009-10-28 2011-05-11 中国科学院微电子研究所 基于soi的射频ldmos器件及对其进行注入的方法
US20120007140A1 (en) * 2010-07-12 2012-01-12 National Semiconductor Corporation ESD self protecting NLDMOS device and NLDMOS array
CN103545365A (zh) * 2012-07-12 2014-01-29 上海华虹Nec电子有限公司 用于静电保护的高压nldmos结构
CN103824882A (zh) * 2012-11-16 2014-05-28 立锜科技股份有限公司 双扩散金属氧化物半导体元件及其制造方法
CN104637935A (zh) * 2013-11-14 2015-05-20 上海华虹宏力半导体制造有限公司 集成有静电保护电路的功率晶体管阵列结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054845A (zh) * 2009-10-28 2011-05-11 中国科学院微电子研究所 基于soi的射频ldmos器件及对其进行注入的方法
US20120007140A1 (en) * 2010-07-12 2012-01-12 National Semiconductor Corporation ESD self protecting NLDMOS device and NLDMOS array
CN103545365A (zh) * 2012-07-12 2014-01-29 上海华虹Nec电子有限公司 用于静电保护的高压nldmos结构
CN103824882A (zh) * 2012-11-16 2014-05-28 立锜科技股份有限公司 双扩散金属氧化物半导体元件及其制造方法
CN104637935A (zh) * 2013-11-14 2015-05-20 上海华虹宏力半导体制造有限公司 集成有静电保护电路的功率晶体管阵列结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192871A (zh) * 2020-01-06 2020-05-22 杰华特微电子（杭州）有限公司 用于静电防护的晶体管结构及其制造方法
CN111192871B (zh) * 2020-01-06 2022-04-15 杰华特微电子股份有限公司 用于静电防护的晶体管结构及其制造方法
CN112002691A (zh) * 2020-08-06 2020-11-27 杰华特微电子（杭州）有限公司 半导体器件
CN112002691B (zh) * 2020-08-06 2022-10-25 杰华特微电子股份有限公司 半导体器件
CN112397507A (zh) * 2020-11-16 2021-02-23 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN112397507B (zh) * 2020-11-16 2022-05-10 杰华特微电子股份有限公司 横向双扩散晶体管及其制造方法

Also Published As

Publication number Publication date
CN108321156B (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
US10680098B2 (en) High voltage tolerant LDMOS
CN108321156A (zh) 一种半导体器件的静电防护方法及半导体器件
CN103633087B (zh) 一种具有esd保护功能的强抗闩锁可控ligbt器件
TWI446513B (zh) 靜電放電保護裝置及其電路
US20130092976A1 (en) A semiconductor power device integratred with improved gate source esd clamp diodes
CN102446912B (zh) 金属氧化物半导体晶体管esd保护结构及其制备方法
CN101924131B (zh) 横向扩散mos器件及其制备方法
CN105448961A (zh) 超结器件的终端保护结构
CN107731812A (zh) 一种嵌套型多指双向可控硅静电防护器件
CN107680965A (zh) 一种基于scr结构的双mos辅助触发的esd保护器件
US20140042544A1 (en) Semiconductor device
CN101452851A (zh) Esd栅接地nmos晶体管制造方法
US8324688B2 (en) Electrostatic discharge protection device for high voltage operation
CN104538392B (zh) 一种低触发耐负压的scr器件、工艺方法及应用电路
CN106711209A (zh) 一种用于esd保护的新型vscr器件
CN104282665B (zh) 高压静电保护结构
CN103606544A (zh) 一种抗静电释放的ldmos器件
CN109216343A (zh) 具有静电释放保护结构的半导体装置及其版图结构
CN109742070A (zh) 一种fdsoi可控硅静电保护器件
US20070246740A1 (en) Transistor with increased esd robustness and related layout method thereof
CN103094272A (zh) 用于静电保护的沟槽型绝缘栅场效应管结构
CN100431168C (zh) 可抑制寄生双极晶体管的高功率半导体装置
CN207320109U (zh) 一种基于scr结构的双mos辅助触发的esd保护器件
CN104253124B (zh) 高压静电保护结构
Zeng et al. An area-efficient LDMOS-SCR ESD protection device for the I/O of power IC application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Applicant after: JOULWATT TECHNOLOGY (HANGZHOU) Co.,Ltd.

Address before: Room 424, building 1, 1500 Wenyi West Road, Cangqian street, Yuhang District, Hangzhou City, Zhejiang Province

Applicant before: JOULWATT TECHNOLOGY (HANGZHOU) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Patentee after: Jiehuate Microelectronics Co.,Ltd.

Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Patentee before: JOULWATT TECHNOLOGY (HANGZHOU) Co.,Ltd.

CP01 Change in the name or title of a patent holder