WO2026019154A1 - 반도체용 유리기판의 제조 방법 및 반도체용 유리기판 - Google Patents

반도체용 유리기판의 제조 방법 및 반도체용 유리기판

Info

Publication number
WO2026019154A1
WO2026019154A1 PCT/KR2025/010051 KR2025010051W WO2026019154A1 WO 2026019154 A1 WO2026019154 A1 WO 2026019154A1 KR 2025010051 W KR2025010051 W KR 2025010051W WO 2026019154 A1 WO2026019154 A1 WO 2026019154A1
Authority
WO
WIPO (PCT)
Prior art keywords
glass substrate
glass
brazing
semiconductor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/KR2025/010051
Other languages
English (en)
French (fr)
Inventor
단성백
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amosense Co Ltd
Original Assignee
Amosense Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amosense Co Ltd filed Critical Amosense Co Ltd
Publication of WO2026019154A1 publication Critical patent/WO2026019154A1/ko
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means

Definitions

  • the present invention relates to a method for manufacturing a glass substrate, and more particularly, to a method for manufacturing a glass substrate for semiconductors and a glass substrate for semiconductors.
  • This Back-End (BE) process includes the packaging (Multi-Chip Package) process, which assembles multiple semiconductors produced in wafer form into a bundle suitable for device integration.
  • Semiconductor technology is advancing in diverse forms, including sub-micron nanometer line widths, cell counts exceeding 10 million, high-speed operation, and high heat dissipation.
  • the technology to perfectly package these devices remains relatively lacking. Consequently, the electrical performance of semiconductors is often determined more by packaging technology and the resulting electrical connections than by the semiconductor technology itself.
  • Ceramic or resin is typically used as the packaging substrate material.
  • ceramic substrates have high resistance and dielectric constants, making it difficult to mount high-performance, high-frequency semiconductor devices on them.
  • Resin substrates, while relatively easy to mount high-performance, high-frequency semiconductor devices on, have limitations in reducing wiring pitch, and their uneven surface makes them particularly unsuitable for use in high-performance semiconductor packaging, which is undergoing continuous miniaturization.
  • silicon packaging substrates have a high coefficient of thermal expansion (CTE), making them unsuitable for use in die packaging applications with high-density micro-sized bumps, such as those used in high-bandwidth memory (HBM).
  • CTE coefficient of thermal expansion
  • Glass substrates are recently gaining attention as a potential replacement for silicon substrates. Glass substrates are more cost-effective than silicon substrates and can be designed and manufactured on larger surfaces, enabling the production of a greater number of chips. Furthermore, the extremely smooth and flat surface of glass allows for precise circuit design, making them advantageous for implementing high-performance, high-density circuits.
  • the technical problem to be solved by the present invention is to provide a method for manufacturing a semiconductor glass substrate and a semiconductor glass substrate that can significantly improve the adhesive strength of an electrode (electrical wiring) formed on a glass substrate using a conductive metal.
  • Another technical problem to be solved by the present invention is to provide a method for manufacturing a semiconductor glass substrate using a lift-off method, which can easily and reliably remove deposits unnecessarily deposited when forming an electrode, and a semiconductor glass substrate.
  • the glass core may be an oxide-reinforced glass having a thickness of 20 to 30 ⁇ m and high strength, corrosion resistance, transparency, and hardness at room temperature.
  • the glass core may be borosilicate glass or aluminosilicate glass.
  • a brazing adhesive layer can be formed in the groove by depositing a brazing alloy to a specific thickness through a sputtering process.
  • the specific thickness may be 25 to 100 nm.
  • the conductive metal constituting the electrode may be copper (Cu), and may be filled into a groove in which a brazing adhesive layer is formed through an electrolytic plating or sputtering process.
  • heat treatment may be performed in a reducing atmosphere or nitrogen atmosphere maintained at a first temperature range that is higher than the eutectic point of the brazing alloy and lower than the melting point of the glass core.
  • the first temperature range may be 577°C or more and less than 600°C.
  • the brazing alloy may be an aluminum-silicon (Al-Si) alloy in which the silicon (Si) content is 12.5 to 12.6 parts by weight (%) based on 100 parts by weight (%) of the entire alloy and the remainder is aluminum.
  • Al-Si aluminum-silicon
  • a method for manufacturing a glass substrate for semiconductors according to one aspect of the present invention also comprises:
  • a step of removing unnecessary deposits deposited on the surface of the photosensitive agent together with the photosensitive agent, which is located between the steps (e) and (f), may be further included.
  • a glass core having a first surface that is even and a second surface that is parallel to the first surface
  • One or more grooves formed on at least one of the first and second surfaces
  • a brazing adhesive layer formed with a specific thickness by a brazing alloy between the groove and the electrode, and forming a fusion brazing interface that mediates mutual bonding between the groove and the electrode during heat treatment;
  • a semiconductor glass substrate is provided, wherein the melting point of the brazing alloy is lower than the melting points of the glass core and the conductive metal.
  • the glass core may be an oxide-reinforced glass having a thickness of 20 to 30 ⁇ m and having high strength, corrosion resistance, transparency, and hardness at room temperature.
  • the glass core may preferably be borosilicate glass or aluminosilicate glass.
  • the thickness of the brazing adhesive layer in the semiconductor glass substrate may be 25 to 100 nm.
  • the brazing alloy may be an aluminum-silicon (Al-Si) alloy in which the silicon (Si) content is 12.5 to 12.6 parts by weight (%) based on 100 parts by weight (%) of the entire alloy and the remainder is aluminum, and the conductive metal may be copper (Cu).
  • Al-Si aluminum-silicon
  • the silicon (Si) content is 12.5 to 12.6 parts by weight (%) based on 100 parts by weight (%) of the entire alloy and the remainder is aluminum
  • the conductive metal may be copper (Cu).
  • the fusion brazing interface in a semiconductor glass substrate may be formed by performing heat treatment in a reducing atmosphere or nitrogen atmosphere maintained at a first temperature range that is higher than the eutectic point of the brazing alloy and lower than the melting point of the glass core.
  • the first temperature range may be 577°C or more and less than 600°C.
  • a brazing bonding layer is formed in the groove of a glass substrate using a brazing alloy, and a conductive metal is filled to form an electrode, followed by heat treatment under specific conditions. During this heat treatment, a phase change (solid to liquid) in the brazing bonding layer creates a fusion brazing interface, which mediates a strong interlayer bond between the glass core and the electrode.
  • the adhesion and bonding properties of the electrode to the glass substrate can be significantly improved or enhanced, and the problem of prior art where the electrode peels off from the organic substrate, adversely affecting performance or quality, can be clearly resolved.
  • the adhesion and bonding properties of the electrode layer to the glass substrate can be improved, thereby providing a high-performance, high-quality semiconductor glass substrate.
  • the electrode is formed in a groove etched to a specific depth and bonded on three sides, the adhesive strength of the electrode is further improved, and since the electrode is located inside the etched groove, it is easy to remove the photosensitive agent and unnecessary deposits outside the groove.
  • FIG. 1 is a flowchart illustrating a method for manufacturing a semiconductor glass substrate according to an embodiment of the present invention.
  • FIG. 2 and FIG. 3 are process schematic diagrams schematically illustrating a manufacturing process of a semiconductor glass substrate according to an embodiment of the present invention.
  • FIG. 4 is a cross-sectional configuration diagram of a semiconductor glass substrate manufactured by a method for manufacturing a semiconductor glass substrate according to an embodiment of the present invention.
  • FIG. 5 is an enlarged view of the main part of the semiconductor glass substrate illustrated in FIG. 4, and is an enlarged view of the main part of the present invention, which is an enlarged view of part 'A' of FIG. 3.
  • FIG. 1 is a flowchart for explaining a method for manufacturing a semiconductor glass substrate according to an embodiment of the present invention
  • FIGS. 2 and 3 are process schematic diagrams schematically illustrating a process for manufacturing a semiconductor glass substrate according to an embodiment of the present invention.
  • a manufacturing method is a method for manufacturing a semiconductor glass substrate capable of significantly improving the adhesive strength of an electrode layer, including a step (S100) of preparing a glass core (10), a step (S200) of forming a pattern (P) on the glass core (10) with a photosensitive agent (40), and a step (S300) of forming a groove (18) corresponding to the pattern (P) at a specific depth.
  • the manufacturing method according to the embodiment also includes a step (S400) of forming a brazing adhesive layer with a specific thickness in the groove using a brazing alloy having a lower melting point than the glass core, a step (S500) of filling the groove in which the brazing adhesive layer is formed with a conductive metal to form an electrode, and a step (S700) of performing heat treatment so that the brazing adhesive layer mediates a strong bond between the glass core and the electrode.
  • a glass core (10) having a predetermined thickness is prepared.
  • a thin-film glass substrate having a thickness of 20 to 30 ⁇ m is prepared.
  • the glass substrate may be tempered glass whose main component is oxide, which has high strength, corrosion resistance, transparency, and hardness at room temperature.
  • the glass substrate may preferably be a borosilicate glass that is mainly composed of boric acid instead of silica, contains at least 5% of boric acid, has a low coefficient of expansion, has chemical resistance to acid and weather resistance, and has excellent thermal shock resistance.
  • the glass substrate may be, as another example, aluminosilicate glass, which is made of alumina and boron oxide and has similar properties to borosilicate glass, but has superior heat resistance and high chemical resistance compared to borosilicate glass.
  • aluminosilicate glass which is made of alumina and boron oxide and has similar properties to borosilicate glass, but has superior heat resistance and high chemical resistance compared to borosilicate glass.
  • a pattern (P, circuit pattern) can be formed on the glass core (10) through a photolithography process of drawing a semiconductor circuit on a wafer.
  • a photolithography technique including the process of photosensitive agent application ⁇ heat treatment ⁇ exposure ⁇ positive development can be applied to form the pattern.
  • the surface of the glass core can be etched to form a groove (18) corresponding to the pattern.
  • the groove (18) corresponding to the pattern (P) can be formed through etching that selectively removes only the surface of the glass core (10) that is not protected by the photosensitive agent (40) (the surface of the glass core exposed to the outside).
  • the depth (d) of the groove (18) can be 0.8 to 1.2 ⁇ m.
  • the etching method in the groove forming step (S300) can be a known wet etching method or a dry etching method using a laser or plasma gas.
  • HF or NaOH can be used as the etchant.
  • HF has the advantage of being able to etch at room temperature and having a fast etching speed
  • NaOH has the advantage of being able to etch precisely, although its etching conditions are more demanding than HF.
  • the step (S400) of forming a brazing adhesive layer is a step of forming a brazing adhesive layer (20) in the groove (18) of the glass core (10) formed in the aforementioned step S300.
  • the brazing adhesive layer (20) is a part that mediates a strong bond between the glass core (10) and an electrode (30) to be described later, and can be formed by depositing a brazing alloy to a specific thickness in the groove (18) formed in the glass core (10).
  • the brazing alloy constituting the brazing bonding layer (20) may be an alloy having a lower melting point than the glass core (10).
  • the brazing alloy constituting the brazing bonding layer (20) may preferably be an aluminum-silicon (Al-Si) alloy having a silicon (Si) content of 12.5 to 12.6 parts by weight (%) based on 100 parts by weight (%) of the total alloy and the remainder being aluminum.
  • Aluminum-silicon (Al-Si) alloys are characterized by their light weight, high ductility, and high malleability. They also possess a low melting point and shrinkage, excellent corrosion resistance, and good fluidity in a molten state. Therefore, they readily melt at relatively low temperatures, forming a fusion brazing interface between glass and metal, mediating a strong bond between them.
  • the brazing adhesive layer (20) can be formed with a specific thickness in the groove (18) of the glass core (10) through vacuum deposition.
  • the brazing adhesive layer (20) can be formed with a specific thickness (t1) in the groove (18) of the glass core (10) through a sputtering process, which is a type of vacuum deposition method.
  • the thickness of the brazing adhesive layer (20) formed in the groove of the glass core (10), i.e., the specific thickness (t1) mentioned above, may be 25 to 100 nm. If the thickness of the brazing adhesive layer (22) is too thin, less than 25 nm, it is difficult to properly perform its function as an adhesive, and if it exceeds 100 nm, the cost may increase due to the input of unnecessary materials, and the electrode formation space may be significantly reduced.
  • the step of forming an electrode (S500) is a step of forming an electrode by filling a groove (18) with a conductive metal having a higher melting point than the brazing alloy.
  • an electrode (30) can be formed by filling the inner wall surface of the groove (18) of the glass core (10) on which the brazing adhesive layer (20) is formed with a conductive metal through electroplating or sputtering, which is a type of vacuum deposition.
  • the conductive metal forming the electrode (30) may be copper (Cu).
  • the conductive metal forming the electrode (30) may be a conductive material other than copper.
  • aluminum (Al), titanium (Ti), tungsten (W), etc. may be used as the conductive metal forming the electrode.
  • a brazing alloy and a conductive material may also be deposited on the surface of the photosensitive agent (40) formed in relief on the surface of the glass core (10).
  • the brazing alloy and conductive material deposited on the surface of the photosensitive agent (40) correspond to unnecessary deposits. Therefore, a step (S600) of removing unnecessary deposits together with the photosensitive agent (40) before performing heat treatment may be added.
  • the photoresist and unnecessary deposits can be removed simultaneously, for example, through dry ashing using plasma.
  • the photoresist and unnecessary deposits can also be removed through a CMP (Chemical Mechanical Polishing) process, which removes unnecessary deposits together with the photoresist while flattening the surface of the glass core and the surface of the electrode so that they are aligned on the same plane.
  • CMP Chemical Mechanical Polishing
  • the heat treatment step (S700) is the final step of the process, and is a step in which the glass core (10) from which unnecessary deposits have been removed is heat-treated under predetermined conditions.
  • the heat treatment is performed at a temperature higher than the melting point of the aforementioned brazing alloy and lower than the melting point of the glass core (10), thereby allowing the brazing adhesive layer (20) to mediate a strong bond between the glass core (10) and the electrode (30).
  • the heat treatment may be performed in a reducing atmosphere or nitrogen atmosphere maintained at a first temperature range that is higher than the eutectic point of the brazing alloy and lower than the melting point of the glass core (10).
  • the first temperature range is preferably 577°C or more and less than 600°C, considering that the eutectic temperature of an aluminum-silicon alloy having a silicon (Si) content of 12.5% is 577°C.
  • the phase change (solid -> liquid) of the brazing adhesive layer (20) occurs by the above heat treatment performed above the eutectic point of the brazing alloy, and a fusion brazing interface that mediates a strong bond between the glass core (10) and the electrode (30) is formed according to the phase change of the brazing adhesive layer (20), so that the electrode (30) and the groove (18) of the glass core (10) can form a strong bond with each other.
  • a brazing bonding layer is formed in the grooves of a glass substrate using a brazing alloy, then a conductive metal is filled to form an electrode, followed by heat treatment under specific conditions. During this heat treatment, the phase change (solid to liquid) of the brazing bonding layer creates a fusion brazing interface, which mediates a strong interlayer bond between the glass core and the electrode.
  • the adhesion and bonding properties of the electrode to the glass substrate can be significantly improved or enhanced, and the problem of prior art where the electrode peels off from the organic substrate, adversely affecting performance or quality, can be clearly resolved.
  • the adhesion and bonding properties of the electrode layer to the glass substrate can be improved, thereby providing a high-performance, high-quality semiconductor glass substrate.
  • FIG. 4 is a cross-sectional view of a semiconductor glass substrate manufactured by the aforementioned method for manufacturing a semiconductor glass substrate
  • FIG. 5 is an enlarged view of the main part of the semiconductor glass substrate shown in FIG. 4, and is an enlarged view of the main part of the present invention showing part 'A' of FIG. 4.
  • a semiconductor glass substrate (1) includes a glass core (10) and one or more grooves (18) formed in the glass core (10).
  • the semiconductor glass substrate (1) also includes an electrode (30) formed in the groove (18) by a conductive metal filled in the groove (18), and a brazing adhesive layer (20) formed between the groove (18) and the electrode (30) to mediate a strong bond therebetween.
  • the glass core (10) has a first surface (upper surface in the drawing, 12) that is even and a second surface (lower surface in the drawing, 14) that is parallel to the first surface, and one or more grooves (18) can be formed on at least one of the first surface (12) and the second surface (14). At this time, the grooves (18) can be formed to a specific depth in the glass core (10) through a general photolithography process and an etching process.
  • the drawing illustrates an example of a configuration in which a groove (18) is formed on the first surface (12) of the glass core (10), but is not limited thereto.
  • a groove may be formed on the second surface (14) of the glass core (10), or at least one groove (18) may be formed on both the first surface (12) and the second surface (14).
  • the glass core (10) may be tempered glass having a thickness of 20 to 30 ⁇ m.
  • the glass core (10) may be tempered glass whose main component is oxide, having high strength, corrosion resistance, transparency, and hardness at room temperature.
  • the glass core (10) may be borosilicate tempered glass. Depending on the embodiment, it may also be aluminosilicate tempered glass.
  • Borosilicate tempered glass is a glass that uses boric acid as its main ingredient instead of silica, and contains at least 5% boric acid. It has a low coefficient of expansion, chemical resistance to acid and weather resistance, and excellent thermal shock resistance, making it suitable for semiconductor glass substrates.
  • Aluminum silicate tempered glass is made of alumina and boron oxide, and has similar properties to borosilicate glass, but has superior heat resistance and high chemical resistance compared to borosilicate glass, making it suitable for semiconductor glass substrates.
  • a brazing adhesive layer (20) can be formed with a specific thickness in the groove (18) of the glass core (10).
  • the brazing adhesive layer (20) is a part that mediates a strong mutual bond between the glass core (10) and the electrode (30), and can be formed by depositing a brazing alloy with a specific thickness in the groove (18).
  • the brazing alloy constituting the brazing bonding layer (20) may be an alloy having a lower melting point than the glass core (10).
  • the brazing alloy constituting the brazing bonding layer (20) may preferably be an aluminum-silicon (Al-Si) alloy having a silicon (Si) content of 12.5 to 12.6 parts by weight (%) based on 100 parts by weight (%) of the total alloy and the remainder being aluminum (Al).
  • Aluminum-silicon (Al-Si) alloys are characterized by their light weight, high ductility, and high malleability. They also possess a low melting point and shrinkage, excellent corrosion resistance, and good fluidity in a molten state. Therefore, they readily melt at relatively low temperatures, forming a fusion brazing interface between glass and metal, mediating a strong bond between them.
  • the fusion brazing interface can be formed by performing a heat treatment in a reducing atmosphere or nitrogen atmosphere maintained at a first temperature range that is higher than the eutectic point of the brazing alloy and lower than the melting point of the glass core.
  • the first temperature range may be 577°C or higher and less than 600°C, considering that the eutectic temperature of an aluminum-silicon alloy having a silicon (Si) content of 12.5% is 577°C.
  • the brazing adhesive layer (20) can be formed with a specific thickness (t1) in the groove (18) of the glass core (10) through a sputtering process, which is a type of vacuum deposition method.
  • the specific thickness (t1) can be 25 to 100 nm. If the thickness of the brazing adhesive layer (22) is too thin, less than 25 nm, it is difficult to properly perform its function as an adhesive, and if it exceeds 100 nm, the cost may increase due to the input of unnecessary materials, and the electrode formation space will be greatly reduced.
  • the electrode (30) may be made of a conductive metal.
  • the electrode (30) may be formed in the groove (30) by the conductive metal so as to have a surface aligned on the same plane as the surface of the glass core (10) in which the groove (18) is formed.
  • the electrode (30) may be formed so as to be in contact with the brazing adhesive layer (20) inside the groove (18) through electroplating or sputtering, which is a type of vacuum deposition.
  • the conductive metal constituting the electrode (30) may be a conductive material having a higher melting point than the glass core (10).
  • the conductive metal constituting the electrode (30) may preferably be copper (Cu).
  • the conductive metal constituting the electrode (30) may be a conductive material other than copper.
  • aluminum (Al), titanium (Ti), tungsten (W), etc. may be used as the conductive metal forming the electrode.
  • a semiconductor glass substrate having this configuration forms a brazing bonding layer using a brazing alloy between the grooves of the glass core and the electrodes formed in the grooves.
  • the brazing bonding interface formed by the phase change (solid to liquid) of the brazing bonding layer which is formed by performing heat treatment under specific temperature conditions, mediates a strong interlayer bonding between the glass core and the electrodes. Accordingly, the adhesive strength and adhesive properties of the electrodes can be significantly enhanced or improved.
  • the electrodes are formed in grooves etched to a specific depth and bonded on three sides, the adhesive strength of the electrodes is further enhanced, and since the electrodes are located inside the etched grooves, there is also a structural advantage in that it is easy to remove the photosensitive agent and unnecessary deposits outside the grooves.
  • a semiconductor glass substrate may be configured in a form in which the brazing adhesive layer is omitted, as shown in FIG. 4.
  • a semiconductor glass substrate may be configured with only a glass core and electrodes formed in the grooves of the glass core.
  • the electrode can be formed by, for example, a method of filling a graphene-based conductive paste having strong adhesive properties at low temperatures into the groove and then performing low-temperature sintering, or a method of forming a metal seed layer in the groove and plating a conductive metal, such as copper.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체용 유리기판의 제조 방법 및 반도체용 유리기판이 개시된다. 개시된 반도체용 유리기판 제조 방법은, 글라스 코어(Glass core)를 준비하는 단계, 감광제를 이용하여 글라스 코어 상에 패턴을 형성시키는 단계, 감광제에 의해 보호되지 않는 글라스 코어 표면을 식각하여 상기 패턴에 대응되는 홈을 형성시키는 단계, 글라스 코어보다 녹는점이 낮은 브레이징 합금을 이용하여 홈에 특정 두께로 브레이징 접착층을 형성시키는 단계, 브레이징 접착층이 형성된 홈에 브레이징 합금보다 녹는점이 높은 전도성 메탈을 채워 전극을 형성시키는 단계 및 홈에 형성된 브레이징 접착층이 글라스 코어와 전극 사이에서 이들의 결합을 매개하도록 특정 조건에 열처리를 수행하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체용 유리기판의 제조 방법 및 반도체용 유리기판
본 발명은 유리기판의 제조 방법에 관한 것으로, 특히 반도체용 유리기판의 제조 방법 및 반도체용 유리기판(Method of manufacturing glass substrate for semiconductors and Glass substrate for semiconductors)에 관한 것이다.
전자부품을 제작하는데 있어 반도체 웨이퍼에 회로를 구현하는 것을 전 공정 (FE: Front-End)이라 한다. 그리고 웨이퍼를 실제 제품에서 사용할 수 있는 상태로 조립하는 것을 후 공정(BE: Back-End)이라 한다. 이러한 후 공정(BE) 중에 웨이퍼 형태로 생산된 여러 개의 반도체를 기기 탑재에 유리한 묶음 형태로 조립하는 패키징(Multi Chip Package) 공정이 포함된다.
반도체 기술은 마이크로 이하 나노 단위의 선폭, 천만 개 이상의 셀(Cell), 고속 동작, 많은 열 방출 등 다양한 형태로 발전하고 있으나, 상대적으로 이를 완벽하게 패키징하는 기술이 뒷받침되지 못한 실정이다. 때문에 반도체의 전기적 성능이 반도체 기술 자체의 성능보다는 패키징 기술 및 그에 따른 전기적 접속에 의해 결정되기도 한다.
패키징 기판의 소재로는 일반적으로 세라믹 또는 수지가 사용된다. 그런데 세라믹 기판의 경우, 저항값이 높거나 유전율이 높아 고성능 고주파의 반도체 소자 탑재가 쉽지 않고, 수지 기판의 경우 상대적으로 고성능 고주파의 반도체 소자 탑재가 용이한 장점은 있으나, 배선의 피치 축소에 한계가 있고, 특히 고르지 못한 표면 때문에 미세화를 거듭하는 고성능 반도체 패키징용으로는 한계가 있다.
대체 패키징 기판으로서 표면이 매끈한 실리콘을 패키징 기판으로 사용하는 방식이 개발되었으나, 이 방식은 원가가 비싸고, 대면적 제조가 어렵다는 단점이 있다. 특히 실리콘 패키징 기판은 고대역폭 메모리(HBM, High Bandwidth Memory)와 같이 마이크로 사이즈의 범프(Bump)가 고밀도로 형성된 다이 패키징용으로 사용하기에는 CTE(Coefficient of Thermal Expansion)가 높다는 단점이 있다.
실리콘 기판을 대체할 수 있는 기술로서 최근 각광받고 있는 기술이 유리기판이다. 유리기판은 실리콘 기판보다 비용 측면에서 효율적이며, 더 큰 면적으로 설계 및 제조가 가능하므로 다수의 칩을 생산할 수 있다는 장점이 있다. 또한 유리의 특성상 표면이 매우 매끄럽고 평평하여 세밀한 회로 설계가 가능하기 때문에 고성능, 고밀도 회로 구현에 있어 유리하다는 장점이 있다.
다만, 전기적 연결 매체로서 기능하는 전도성 메탈을 이용하여 유리기판에 전기 배선(또는 전극)을 형성함에 있어서, 유리기판의 매끈한 표면 때문에 전도성 메탈의 부착력이 저하되는 문제가 있으며, 이로 인해 전도성 메탈이 유리기판으로부터 필 오프(Peel Off)되기 쉽다는 문제가 있다.
본 발명이 해결하고자 하는 기술적 과제는, 전도성 메탈로 유리기판에 전극(전기 배선)을 형성함에 있어 전극의 부착력을 크게 향상시킬 수 있는 반도체용 유리기판의 제조 방법 및 반도체용 유리기판을 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 전극을 형성함에 있어 불필요하게 증착된 증착물을 쉽고 확실하게 제거할 수 있는 리프트 오프(Lift Off) 방식의 반도체용 유리기판 제조 방법 및 반도체용 유리기판을 제공하고자 하는 것이다.
과제의 해결 수단으로서 본 발명의 일 측면에 따르면,
(a) 글라스 코어(Glass core)를 준비하는 단계;
(b) 감광제를 이용하여 상기 글라스 코어 상에 패턴을 형성시키는 단계;
(c) 상기 감광제에 의해 보호되지 않는 글라스 코어 표면을 식각하여 상기 패턴에 대응되는 홈을 형성시키는 단계;
(d) 상기 글라스 코어보다 녹는점이 낮은 브레이징 합금을 이용하여 상기 홈에 특정 두께로 브레이징 접착층을 형성시키는 단계;
(e) 상기 브레이징 합금보다 녹는점이 높은 전도성 메탈을 브레이징 접착층이 형성된 상기 홈에 채워 전극을 형성시키는 단계; 및
(f) 상기 홈에 형성된 상기 브레이징 접착층이 상기 글라스 코어와 상기 전극 사이에서 이들의 강력한 결합을 매개하도록 특정 조건에 열처리를 수행하는 단계;를 포함하는, 반도체용 유리기판의 제조 방법을 제공한다.
본 발명의 일 측면에 따른 반도체용 유리기판 제조 방법의 상기 (a) 단계에서 글라스 코어는, 두께 20 ~ 30㎛ 이며, 상온에서 높은 강도와 내식성, 투명성, 경도를 갖는 산화물 강화유리일 수 있다.
본 발명의 일 측면에 따른 반도체용 유리기판 제조 방법의 상기 (a) 단계에서 글라스 코어는, 붕규산 강화유리(Borosilicate glass) 또는 규산 알루미늄 강화유리(Aluminosilicate glass)일 수 있다.
본 발명의 일 측면에 따른 반도체용 유리기판 제조 방법의 상기 (d) 단계에서는, 스퍼터링(Sputtering) 공정을 통해 브레이징 합금을 특정 두께로 증착함으로써 상기 홈에 브레이징 접착층을 형성시킬 수 있다.
여기서, 상기 특정 두께는 25 ~ 100㎚ 일 수 있다.
본 발명의 일 측면에 따른 반도체용 유리기판 제조 방법의 상기 (e) 단계에서, 전극을 구성하는 전도성 메탈은 구리(Cu)일 수 있으며, 전해 도금 또는 스퍼터링 공정을 통해 브레이징 접착층이 형성된 홈에 채워질 수 있다.
본 발명의 일 측면에 따른 반도체용 유리기판 제조 방법의 상기 (f) 단계에서는, 상기 브레이징 합금의 공융점(Eutectic point)보다 높고 상기 글라스 코어의 녹는점보다는 낮은 제1 온도범위로 유지되는 환원 분위기 또는 질소 분위기에서 열처리를 수행할 수 있다.
여기서, 상기 제1 온도범위는 577℃ 이상 600℃ 미만일 수 있다.
본 발명의 일 측면에 따른 반도체용 유리기판 제조 방법에서 상기 브레이징 합금은, 합금 전체 100 중량부(%)를 기준으로, 규소(Si) 함량이 12.5 ~ 12.6 중량부(%)이고 나머지가 알루미늄으로 이루어진 알루미늄-규소(Al-Si) 합금일 수 있다.
본 발명의 일 측면에 따른 반도체용 유리기판 제조 방법은 또한,
(e') 상기 (e) 단계와 (f) 단계 사이에 위치하며, 양각의 감광제 표면에 증착된 불필요한 증착물을 상기 감광제와 함께 제거하는 단계;를 더 포함할 수 있다.
과제의 해결 수단으로서 본 발명의 다른 측면에 따르면,
면이 고른 제1 면 및 상기 제1 면과 평행한 제2 면을 갖는 글라스 코어(Glass core);
상기 제1 면과 제2 면 중 적어도 한 면에 형성되는 하나 이상의 홈;
상기 홈이 형성된 상기 글라스 코어의 면과 동일 평면상에 정렬되는 표면을 가지도록 전도성 메탈에 의해 상기 홈에 형성되는 전극; 및
상기 홈과 전극 사이에 브레이징 합금에 의해 특정 두께로 형성되며, 열처리 시 상기 홈과 전극 사이에서 상호 결합을 매개하는 융착 브레이징 계면을 형성하는 브레이징 접착층;을 포함하며,
상기 브레이징 합금의 녹는점이 상기 글라스 코어 및 전도성 메탈의 녹는점보다 낮은, 반도체용 유리기판을 제공한다.
본 발명의 다른 측면에 따른 반도체용 유리기판에서 상기 글라스 코어는, 두께 20 ~ 30㎛ 이며, 상온에서 높은 강도와 내식성, 투명성, 경도를 갖는 산화물 강화유리일 수 있다.
본 발명의 다른 측면에 따른 반도체용 유리기판에서 상기 글라스 코어는 바람직하게, 붕규산 강화유리(Borosilicate glass) 또는 알루미노 규산염 강화유리(Aluminosilicate glass)일 수 있다.
본 발명의 다른 측면에 따른 반도체용 유리기판에서 상기 브레이징 접착층의 두께는 25 ~ 100㎚ 일 수 있다.
본 발명의 다른 측면에 따른 반도체용 유리기판에서 상기 브레이징 합금은 합금 전체 100 중량부(%)를 기준으로, 규소(Si) 함량이 12.5 ~ 12.6 중량부(%)이고 나머지가 알루미늄인 알루미늄-규소(Al-Si) 합금일 수 있으며, 상기 전도성 메탈은 구리(Cu)일 수 있다.
본 발명의 다른 측면에 따른 반도체용 유리기판에서 상기 융착 브레이징 계면은, 상기 브레이징 합금의 공융점(Eutectic point)보다 높고 상기 글라스 코어의 녹는점보다는 낮은 제1 온도범위로 유지되는 환원 분위기 또는 질소 분위기에서 열처리를 수행함으로써 형성될 수 있다.
여기서, 상기 제1 온도범위는 577℃ 이상 600℃ 미만일 수 있다.
본 발명에 따르면, 유리기판의 홈에 브레이징 합금으로 브레이징 접착층을 형성하고 전도성 메탈을 채워 전극을 형성한 다음, 특정 조건에서 열처리를 수행한다. 이때 열처리 과정에서 일어나는 브레이징 접착층의 상변화(고체->액체)에 의한 융착 브레이징 계면이 글라스 코어와 전극 사이에서 이들의 강력한 층간 결합을 매개한다.
그 결과, 유리기판에 대한 전극의 부착력 및 부착 특성이 크게 향상 혹은 개선될 수 있으며, 전극이 유기판으로부터 필 오프(Peel Off)되어 성능이나 품질에 악영향을 미치는 종래 기술의 문제점이 명확하게 해소될 수 있다. 다시 말해, 유리기판에 대한 전극층의 부착력 및 부착 특성이 개선되어 고성능, 고품질의 반도체 유리기판을 제공할 수 있다.
또한, 특정 깊이로 식각된 홈에 전극이 형성되어 3면이 접착됨으로써 전극의 부착력이 더욱 향상됨과 동시에, 전극이 식각된 홈의 내부에 위치함으로써 홈 외부의 감광제와 불필요한 증착물의 제거가 용이하다는 장점이 있다.
즉, 감광제로 패턴을 형성한 상태에서 식각 공정을 통해 패턴에 대응되는 홈을 형성하고, 홈을 비롯해 감광제 표면에 대하여 후속처리(브레이징 접착층 형성 및 전극 형성)를 수행하기 때문에, 불필요한 증착물은 감광제와 함께 유리기판 상에 떼어내기 쉬운 양각 구조로 형성된다. 따라서 감광제를 제거할 때 불필요한 증착물도 함께 확실히 제거할 수 있다는 장점이 있다.
도 1은 본 발명의 실시 예에 따른 반도체용 유리기판의 제조 방법을 설명하기 위한 흐름도이다.
도 2 및 도 3은 본 발명의 실시 예에 따른 반도체용 유리기판의 제조 공정을 개략적으로 도시한 공정 개략도이다.
도 4는 본 발명의 실시 예에 따른 반도체용 유리기판의 제조 방법에 의해 제조된 반도체용 유리기판의 단면 구성도이다.
도 5는 도 4에 도시된 반도체용 유리기판의 주요부를 확대 도시한 도면으로서, 도 3의 'A'부분을 확대 도시한 본 발명의 요부 확대도이다.
이하, 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
본 발명의 실시 예를 설명함에 있어 동일하거나 유사한 구성요소에 대해서는 동일한 참조 번호를 부여하고 이에 대한 중복된 설명은 생략하기로 한다. 또한, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우에도 그 상세한 설명을 생략하기로 한다.
또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이 해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것임을 밝혀 둔다.
또한, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소 들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
또한, 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
또한, 본 발명의 실시 예를 설명함에 있어 사용되는 "포함하다", "구비하다", "가지다" 등의 용어는 발명의 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
그리고 어떤 구성 요소가 다른 구성 요소의 "전방", "후방", "상부" 또는 "하부"에 있다는 것은 특별한 사정이 없는 한 다른 구성 요소와 바로 접하여 "전방", "후방", "상부" 또는 "하부"에 배치되는 것뿐만 아니라 그 중간에 또 다 른 구성 요소가 배치되는 경우도 포함한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장되어 표현될 수 있음을 밝힌다.
도 1은 본 발명의 실시 예에 따른 반도체용 유리기판의 제조 방법을 설명하기 위한 흐름도이며, 도 2 및 도 3은 본 발명의 실시 예에 따른 반도체용 유리기판의 제조 공정을 개략적으로 도시한 공정 개략도이다.
도 1 내지 도 3을 참조하면, 실시 예에 따른 제조 방법은, 전극층의 부착력을 크게 향상시킬 수 있는 반도체용 유리기판을 제조하는 방법으로서, 글라스 코어(Glass core, 10)를 준비하는 단계(S100), 글라스 코어(10)의 상에 감광제(40)로 패턴(P)을 형성시키는 단계(S200), 상기 패턴(P)에 대응되는 홈(18)을 특정 깊이로 형성시키는 단계(S300)를 포함한다.
실시 예에 따른 제조 방법은 또한, 글라스 코어보다 녹는점이 낮은 브레이징 합금을 이용하여 상기 홈에 특정 두께로 브레이징 접착층(Brazing adhesive layer)을 형성시키는 단계(S400), 브레이징 접착층이 형성된 상기 홈에 전도성 메탈을 채워 전극을 형성시키는 단계(S500) 및 상기 브레이징 접착층이 글라스 코어와 전극 사이에서 이들의 강력한 결합을 매개하도록 열처리를 수행하는 단계(S700)를 포함한다.
글라스 코어(Glass core)를 준비하는 단계(S100)에서는 소정의 두께를 갖는 글라스 코어(10)를 준비한다. 글라스 코어를 준비하는 단계(S100)에서는, 두께가 20 ~ 30㎛ 인 박막형 유리기판을 준비한다. 글라스 코어를 준비하는 단계(S100)에서 상기 유리기판은 상온에서 높은 강도와 내식성, 투명성, 경도를 갖는 주성분이 산화물인 강화유리일 수 있다.
글라스 코어를 준비하는 단계(S100)에서 상기 유리기판은 바람직하게, 규산(Silicic acid) 대신에 붕산(Boric acid)을 주체로 하는 유리로서, 붕산을 적어도 5% 이상 함유하며, 낮은 팽창계수로 화학적 내산성, 내후성을 지니며, 내열충격성이 우수한 붕규산 강화유리(Borosilicate glass)일 수 있다.
글라스 코어를 준비하는 단계(S100)에서 상기 유리기판은 다른 예로서, 알루미나(Alumina)와 산화 붕소(Boron Oxide)로 이루어져 붕규산 유리와 비슷한 특성을 지니면서도, 붕규산 유리에 비해 우수한 내열성과 높은 화학적 저항성을 갖는 규산 알루미늄 강화유리(Aluminosilicate glass)일 수도 있다.
글라스 코어 상에 감광제(40)로 패턴을 형성시키는 단계(S200)에서는, 웨이퍼 위에 반도체 회로를 그려 넣는 포토리소그래피(Photolithography) 공정을 통해 글라스 코어(10) 상에 패턴(P, 회로 패턴)을 형성시킬 수 있다. 다시 말해, S200 단계에서 상기 패턴 형성에는 감광제 도포 → 열처리 → 노광(Exposure) → 양성(Positive) 현상(Develop) 과정을 포함하는 포토리소그래피 기술이 적용될 수 있다.
홈을 형성시키는 단계(S300)에서는 글라스 코어의 표면을 식각하여 패턴에 대응되는 홈(18)을 형성시킬 수 있다. 홈을 형성시키는 단계(S300)에서는 감광제(40)에 의해 보호되지 않는 글라스 코어(10)의 표면(외부로 노출된 글라스 코어의 표면)만을 선택적으로 제거하는 식각(Etching)을 통해 상기 패턴(P)에 대응되는 홈(18)을 형성시킬 수 있다. 이때 홈(18)의 깊이(d)는 0.8 ~ 1.2㎛일 수 있다.
홈을 형성시키는 단계(S300)에서의 식각 방식으로는 공지된 습식 식각(Wet etching) 또는 레이저나 플라즈마 가스를 이용하는 건식 식각(Dry etching) 방식이 적용될 수 있다. 습식 식각인 경우 식각액으로 HF나 NaOH가 사용될 수 있다. HF는 상온 식각이 가능하며 식각 속도 빠른 장점이 있고, NaOH은 HF에 비해 식각 조건은 까다롭지만 정밀 식각이 가능하다는 장점이 있다.
브레이징 접착층을 형성시키는 단계(S400)는 전술한 S300 단계에서 형성된 글라스 코어(10)의 홈(18)에 브레이징 접착층(20)을 형성시키는 단계이다. 브레이징 접착층을 형성시키는 단계(S200)에서 브레이징 접착층(20)은 글라스 코어(10)와 후술하게 될 전극(30) 간 강력한 결합을 매개하는 부분으로서, 글라스 코어(10)에 형성된 홈(18)에 브레이징 합금을 특정 두께로 증착시킴으로써 형성될 수 있다.
브레이징 접착층을 형성시키는 단계(S400)에서 브레이징 접착층(20)을 구성하는 브레이징 합금은 글라스 코어(10)보다 녹는점이 낮은 합금일 수 있다. 브레이징 접착층(20)을 구성하는 브레이징 합금은 바람직하게, 합금 전체 100 중량부(%)를 기준으로, 규소(Si) 함량이 12.5 ~ 12.6 중량부(%)이고 나머지가 알루미늄으로 이루어진 알루미늄-규소(Al-Si) 합금일 수 있다.
알루미늄-규소(Al-Si) 합금의 특징은 가볍고, 연성과 전성이 모두 크다. 알루미늄-규소(Al-Si) 합금은 또한, 녹는점 및 수축율이 낮고, 내부식성이 강하며, 용융 상태에서 유동성이 좋은 특징을 지닌다. 때문에 비교적 낮은 온도에서 쉽게 용융 상태가 되어 유리와 금속 중간에서 이들의 강력한 결합을 매개하는 융착 브레이징 계면을 형성할 수 있다.
브레이징 접착층을 형성시키는 단계(S400)에서 브레이징 접착층(20)은 진공 증착을 통해 글라스 코어(10)의 홈(18)에 특정 두께로 형성될 수 있다. 브레이징 접착층을 형성시키는 단계(S400)에서 브레이징 접착층(20)은 진공 증착법의 일종인 스퍼터링(Sputtering) 공정을 통해 글라스 코어(10)의 홈(18)에 특정 두께(t1)로 형성될 수 있다.
브레이징 접착층을 형성시키는 단계(S400)에서 글라스 코어(10)의 홈에 형성되는 브레이징 접착층(20)의 두께, 즉 앞서 언급한 특정 두께(t1)는 25 ~ 100㎚ 일 수 있다. 브레이징 접착층(22)의 두께가 25㎚ 미만으로 너무 얇으면 접착제로서의 기능을 제대로 수행하기 어렵고, 100㎚를 초과하면 필요 이상의 소재 투입으로 원가 상승이 초래될 수 있고, 전극 형성 공간이 크게 줄어 들게 된다.
전극을 형성시키는 단계(S500)는 브레이징 합금보다 녹는점이 높은 전도성 메탈을 홈(18)에 채워 전극을 형성시키는 단계이다. 전극을 형성시키는 단계(S500)에서는 브레이징 접착층(20)이 형성된 글라스 코어(10)의 홈(18) 내벽면에 전해 도금(Electroplating) 또는 진공 증착의 일종인 스퍼터링(Sputtering)을 통해 전도성 메탈을 채움으로써 전극(30)을 형성시킬 수 있다.
전극을 형성시키는 단계(S500)에서 전극(30)을 구성하는 전도성 메탈은 구리(Cu)일 수 있다. 전극을 형성시키는 단계(S500)에서 상기 전극(30)을 구성하는 전도성 메탈은 구리 외에 다른 전도성 물질이 사용될 수도 있다. 예를 들어, 알루미늄(Al), 티타늄(Ti), 텅스텐(W) 등이 전극을 형성하는 전도성 메탈로 사용될 수 있다.
전술한 S400 및 S500 단계를 통한 일련의 처리과정에서, 글라스 코어(10)의 표면에 양각으로 형성된 감광제(40)의 표면에도 브레이징 합금과 전도성 물질이 증착될 수 있다. 감광제(40)의 표면에 증착된 브레이징 합금과 전도성 물질은 불필요한 증착물에 해당한다. 따라서 열처리 수행 전 감광제(40)와 함께 불필요한 증착물을 제거하는 단계(S600)가 추가될 수 있다.
불필요한 증착물을 제거하는 단계(S600)에서는 예를 들어, 플라즈마를 이용하는 드라이 에싱(Dry ashing)을 통해 감광제와 불필요한 증착물을 한 번에 제거할 수 있다. 경우에 따라서는, 감광제와 함께 불필요한 증착물을 제거하면서, 글라스 코어의 표면과 전극의 표면이 동일 평면상에 정렬되도록 평탄화 하는 CMP(Chemical Mechanical Polishing) 공정을 통해 감광제와 불필요한 증착물을 제거할 수도 있다.
열처리 단계(S700)는 공정의 마지막 단계로서, 불필요한 증착물이 제거된 글라스 코어(10)를 소정의 조건에서 열처리하는 단계이다. 열처리 단계(S600)에서는 전술한 브레이징 합금의 녹는점보다는 높고 글라스 코어(10)의 녹는점보다는 낮은 온도조건에서 열처리를 수행함으로써, 브레이징 접착층(20)이 글라스 코어(10)와 전극(30) 사이에서 이들의 강력한 결합을 매개하도록 한다.
열처리 단계(S700)에서는 브레이징 합금의 공융점(Eutectic point)보다는 높고 글라스 코어(10)의 녹는점보다는 낮은 제1 온도범위로 유지되는 환원 분위기 또는 질소 분위기에서 열처리가 행해질 수 있다. 실시 예에서 제1 온도범위는 규소(Si) 함량이 12.5%인 알루미늄-규소 합금의 공융온도가 577℃인 점을 고려했을 때, 577℃ 이상 600℃ 미만이 바람직하다.
브레이징 합금의 공융점 이상에서 행해지는 위와 같은 열처리에 의해 브레이징 접착층(20)의 상변화(고체->액체)가 일어나고, 브레이징 접착층(20)의 상변화에 따라 글라스 코어(10)와 전극(30) 사이에 이들의 강력한 결합을 매개하는 융착 브레이징 계면이 형성됨으로써, 전극(30)과 글라스 코어(10)의 홈(18)은 상호 강력한 결합을 이룰 수 있다.
이상에서 살펴본 제조 방법에 따르면, 유리기판의 홈에 브레이징 합금으로 브레이징 접착층을 형성하고 전도성 메탈을 채워 전극을 형성한 다음, 특정 조건에서 열처리를 수행한다. 이때 열처리 과정에서 일어나는 브레이징 접착층의 상변화(고체->액체)에 의한 융착 브레이징 계면이 글라스 코어와 전극 사이에서 이들의 강력한 층간 결합을 매개한다.
그 결과, 유리기판에 대한 전극의 부착력 및 부착 특성이 크게 향상 혹은 개선될 수 있으며, 전극이 유기판으로부터 필 오프(Peel Off)되어 성능이나 품질에 악영향을 미치는 종래 기술의 문제점이 명확하게 해소될 수 있다. 다시 말해, 유리기판에 대한 전극층의 부착력 및 부착 특성이 개선되어 고성능, 고품질의 반도체 유리기판을 제공할 수 있다.
또한, 감광제로 패턴을 형성한 상태에서 식각 공정을 통해 패턴에 대응되는 홈을 형성하고, 홈을 비롯해 감광제 표면에 대하여 후속처리(브레이징 접착층 형성 및 전극 형성)를 수행함으로써, 불필요한 증착물은 감광제와 함께 유리기판 상에 양각 형태로 형성된다. 때문에 감광제 제거 과정에서 함께 확실한 제거가 가능하다. 그 결과, 전극의 불량율이 획기적으로 감소될 수 있다.
도 4는 전술한 반도체용 유리기판의 제조 방법에 의해 제조된 반도체용 유리기판의 단면 구성도이며, 도 5는 도 4에 도시된 반도체용 유리기판의 주요부를 확대 도시한 도면으로서, 도 4의 'A'부분을 확대 도시한 본 발명의 요부 확대도이다.
도 4 및 도 5를 참조하면, 반도체용 유리기판(1)은 글라스 코어(10) 및 상기 글라스 코어(10)에 형성된 하나 이상의 홈(18)을 포함한다. 반도체용 유리기판(1)은 또한, 홈(18)에 채워지는 전도성 메탈에 의해 상기 홈(18)에 형성되는 전극(30)과, 상기 홈(18)과 전극(30) 사이에 이들의 강력한 결합을 매개하기 위해 형성되는 브레이징 접착층(20)을 포함한다.
글라스 코어(10)는 면이 고른 제1 면(도면상 상면, 12) 및 상기 제1 면과 평행한 제2 면(도면상 하면, 14)을 가지며, 홈(18)은 상기 제1 면(12)과 제2 면(14) 중 적어도 한 면에 하나 이상 형성될 수 있다. 이때 홈(18)은 일반적인 포토리소그래피(Photolithography) 공정 및 식각(Etching) 공정을 통해 글라스 코어(10)에 특정 깊이로 형성될 수 있다.
참고로, 도면(도 4)에는 글라스 코어(10)의 제1 면(12) 측에 홈(18) 형성된 구성을 예를 도시하였으나, 이에 한정되는 것은 아니다. 실시 예에 따라서는 글라스 코어(10)의 제2 면(14) 측에 홈이 형성되거나, 제1 면(12) 측과 제2 면(14) 측 모두에 홈(18)이 적어도 하나 형성될 수 있다.
글라스 코어(10)는 20 ~ 30㎛ 두께의 강화유리일 수 있다. 실시 예에서 글라스 코어(10)는 상온에서 높은 강도와 내식성, 투명성 및 경도를 갖는 주성분이 산화물인 강화유리일 수 있다. 바람직한 예로서, 글라스 코어(10)는 붕규산 강화유리(Borosilicate glass)일 수 있다. 실시 예에 따라서는 규산 알루미늄 강화유리(Aluminosilicate glass)일 수도 있다.
붕규산 강화유리는 규산 대신에 붕산을 주체로 하는 유리로서, 붕산을 적어도 5% 이상 함유하며, 낮은 팽창계수로 화학적 내산성, 내후성을 지니며, 내열충격성이 우수하여 반도체 유리기판으로 적합하며, 규산 알루미늄 강화유리는 알루미나와 산화 붕소로 이루어져 붕규산 유리와 비슷한 특성을 지니면서도, 붕규산 유리에 비하여 우수한 내열성과 높은 화학적 저항성을 가져 반도체 유리기판에 적합하다.
브레이징 접착층(20)은 글라스 코어(10)의 홈(18)에 특정 두께로 형성될 수 있다. 브레이징 접착층(20)은 글라스 코어(10)와 전극(30) 사이에서 이들의 강력한 상호 결합을 매개하는 부분으로서, 홈(18)에 브레이징 합금을 특정 두께로 증착시킴으로써 형성될 수 있다.
브레이징 접착층(20)을 구성하는 상기 브레이징 합금은 글라스 코어(10)보다 녹는점이 낮은 합금일 수 있다. 브레이징 접착층(20)을 구성하는 상기 브레이징 합금은 바람직하게, 합금 전체 100 중량부(%)를 기준으로, 규소(Si) 함량이 12.5 ~ 12.6 중량부(%)이고 나머지가 알루미늄(Al)으로 이루어진 알루미늄-규소(Al-Si) 합금일 수 있다.
알루미늄-규소(Al-Si) 합금의 특징은 가볍고, 연성과 전성이 모두 크다. 알루미늄-규소(Al-Si) 합금은 또한, 녹는점 및 수축율이 낮고, 내부식성이 강하며, 용융 상태에서 유동성이 좋은 특징을 지닌다. 때문에 비교적 낮은 온도에서 쉽게 용융 상태가 되어 유리와 금속 중간에서 이들의 강력한 결합을 매개하는 융착 브레이징 계면을 형성할 수 있다.
융착 브레이징 계면은 브레이징 합금의 공융점(Eutectic point)보다 높고 상기 글라스 코어의 녹는점보다는 낮은 제1 온도범위로 유지되는 환원 분위기 또는 질소 분위기에서 열처리를 수행함으로써 형성될 수 있다. 실시 예에서 제1 온도범위는 규소(Si) 함량이 12.5%인 알루미늄-규소 합금의 공융온도가 577℃인 점을 고려했을 때, 577℃ 이상 600℃ 미만일 수 있다.
브레이징 접착층(20)은 진공 증착법의 일종인 스퍼터링(Sputtering) 공정을 통해 글라스 코어(10)의 홈(18)에 특정 두께(t1)로 형성될 수 있다. 특정 두께(t1)는 25 ~ 100㎚ 일 수 있다. 브레이징 접착층(22)의 두께가 25㎚ 미만으로 너무 얇으면 접착제로서의 기능을 제대로 수행하기 어렵고, 100㎚를 초과하면 필요 이상의 소재 투입으로 원가 상승이 초래될 수 있고, 전극 형성 공간이 크게 줄어 들게 된다
전극(30)은 전도성 메탈로 이루어질 수 있다. 전극(30)은 홈(18)이 형성된 글라스 코어(10)의 면과 동일 평면상에 정렬되는 표면을 가지도록 전도성 메탈에 의해 상기 홈(30)에 형성될 수 있다. 전극(30)은 전해 도금(Electroplating) 또는 진공 증착의 일종인 스퍼터링을 통해 홈(18) 안쪽에서 브레이징 접착층(20)과 접하도록 형성될 수 있다.
전극(30)을 구성하는 전도성 메탈은 글라스 코어(10)보다 녹는점이 높은 전도성 소재일 수 있다. 전극(30)을 구성하는 전도성 메탈은 바람직하게, 구리(Cu)일 수 있다. 전극(30)을 구성하는 전도성 메탈은 구리 외에 다른 전도성 물질일 수도 있다. 예를 들어, 알루미늄(Al), 티타늄(Ti), 텅스텐(W) 등이 전극을 형성하는 전도성 메탈로 사용될 수 있다.
이와 같은 구성의 반도체용 유리기판은, 글라스 코어의 홈과 홈에 형성되는 전극 사이에 브레이징 합금으로 브레이징 접착층이 형성되되, 특정 온도 조건에서 열처리를 수행함으로써 형성되는 브레이징 접착층의 상변화(고체->액체)에 의한 융착 브레이징 계면이 글라스 코어와 전극 사이에서 이들의 강력한 층간 결합을 매개한다. 이에 따라, 전극의 부착력 및 부착 특성이 크게 향상 또는 개선될 수 있다.
또한, 특정 깊이로 식각된 홈에 전극이 형성되어 3면이 접착됨으로써 전극의 부착력이 더욱 향상됨과 동시에, 전극이 식각된 홈의 내부에 위치함으로써 홈 외부의 감광제와 불필요한 증착물의 제거가 용이하다는 구조적인 장점도 있다.
한편, 도시하지는 않았으나, 다른 예로서 도 4에서 브레이징 접착층이 생략된 형태로 반도체용 유리기판이 구성될 수도 있다. 즉 글라스 코어 및 글라스 코어의 홈에 형성되는 전극만으로 반도체용 유리기판이 구성될 수도 있다.
이 경우, 전극은 일례로서, 홈에 저온에서 강한 접착 특성을 갖는 그래핀 기반의 전도성 페이스트를 채운 후 저온 소결하는 방법 또는 홈에 금속 시드층을 형성하고 전도성 메탈, 예컨대 구리를 도금하는 방법 등에 의해 형성될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (18)

  1. (a) 글라스 코어(Glass core)를 준비하는 단계;
    (b) 감광제를 이용하여 상기 글라스 코어 상에 패턴을 형성시키는 단계;
    (c) 상기 감광제에 의해 보호되지 않는 글라스 코어 표면을 식각하여 상기 패턴에 대응되는 홈을 형성시키는 단계;
    (d) 상기 글라스 코어보다 녹는점이 낮은 브레이징 합금을 이용하여 상기 홈에 특정 두께로 브레이징 접착층을 형성시키는 단계;
    (e) 브레이징 접착층이 형성된 상기 홈에 상기 브레이징 합금보다 녹는점이 높은 전도성 메탈을 채워 전극을 형성시키는 단계; 및
    (f) 상기 홈에 형성된 상기 브레이징 접착층이 상기 글라스 코어와 상기 전극 사이에서 상호 결합을 매개하도록 특정 조건에 열처리를 수행하는 단계;를 포함하는, 반도체용 유리기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계에서 글라스 코어는,
    두께 20 ~ 30㎛ 이며, 상온에서 높은 강도와 내식성, 투명성, 경도를 갖는 산화물 강화유리인, 반도체용 유리기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 글라스 코어는,
    붕규산 강화유리(Borosilicate glass) 또는 규산 알루미늄 강화유리(Aluminosilicate glass)인, 반도체용 유리기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 (d) 단계에서는 스퍼터링(Sputtering) 공정을 통해 브레이징 합금을 특정 두께로 증착하여 상기 홈에 브레이징 접착층을 형성시키는, 반도체용 유리기판의 제조 방법.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 특정 두께는 25 ~ 100㎚ 인, 반도체용 유리기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 (f) 단계에서는,
    상기 브레이징 합금의 공융점(Eutectic point)보다 높고 상기 글라스 코어의 녹는점보다는 낮은 제1 온도범위로 유지되는 환원 분위기 또는 질소 분위기에서 열처리를 수행하는, 반도체용 유리기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제1 온도범위는 577℃ 이상 600℃ 미만인, 반도체용 유리기판의 제조 방법.
  8. 제 1 항 또는 제 6 항에 있어서,
    상기 브레이징 합금은 합금 전체 100 중량부(%)를 기준으로, 규소(Si) 함량이 12.5 ~ 12.6 중량부(%)이고 나머지가 알루미늄으로 이루어진 알루미늄-규소(Al-Si) 합금인, 반도체용 유리기판의 제조 방법.
  9. 제 1 항에 있어서,
    (e') 상기 (e) 단계와 (f) 단계 사이에 위치하며, 감광제의 표면에 증착된 불필요한 증착물을 상기 감광제와 함께 제거하는 단계;를 더 포함하는, 반도체용 유리기판의 제조 방법.
  10. 면이 고른 제1 면 및 상기 제1 면과 평행한 제2 면을 갖는 글라스 코어(Glass core);
    상기 제1 면과 제2 면 중 적어도 한 면에 형성되는 하나 이상의 홈; 및
    상기 홈이 형성된 상기 글라스 코어의 면과 동일 평면상에 정렬되는 표면을 가지도록 전도성 메탈에 의해 상기 홈에 형성되는 전극;을 포함하는, 반도체용 유리기판.
  11. 제 10 항에 있어서,
    상기 홈과 전극 사이에 브레이징 합금에 의해 특정 두께로 형성되며, 열처리 시 상기 홈과 전극 사이에서 상호 결합을 매개하는 융착 브레이징 계면을 형성하는 브레이징 접착층;을 더 포함하며,
    상기 브레이징 합금의 녹는점이 상기 글라스 코어 및 전도성 메탈의 녹는점보다 낮은, 반도체용 유리기판.
  12. 제 11 항에 있어서,
    상기 브레이징 접착층의 두께는 25 ~ 100㎚ 인, 반도체용 유리기판.
  13. 제 11 항에 있어서,
    상기 브레이징 합금은 합금 전체 100 중량부(%)를 기준으로, 규소(Si) 함량이 12.5 ~ 12.6 중량부(%)이고 나머지가 알루미늄인 알루미늄-규소(Al-Si) 합금이고, 상기 전도성 메탈은 구리(Cu)인, 반도체용 유리기판.
  14. 제 13항에 있어서,
    상기 브레이징 합금의 공융점(Eutectic point)보다 높고 상기 글라스 코어의 녹는점보다는 낮은 제1 온도범위로 유지되는 환원 분위기 또는 질소 분위기에서 열처리를 수행함으로써 상기 융착 브레이징 계면이 형성되는, 반도체용 유리기판.
  15. 제 14 항에 있어서,
    상기 제1 온도범위는 577℃ 이상 600℃ 미만인, 반도체용 유리기판.
  16. 제 10 항에 있어서,
    상기 글라스 코어는,
    두께 20 ~ 30㎛ 이며, 상온에서 높은 강도와 내식성, 투명성, 경도를 갖는 산화물 강화유리인, 반도체용 유리기판.
  17. 제 16 항에 있어서,
    상기 글라스 코어는,
    붕규산 강화유리(Borosilicate glass) 또는 알루미노 규산염 강화유리(Aluminosilicate glass)인, 반도체용 유리기판.
  18. 제 10 항에 있어서,
    상기 전도성 메탈은 구리(Cu)인, 반도체용 유리기판.
PCT/KR2025/010051 2024-07-19 2025-07-10 반도체용 유리기판의 제조 방법 및 반도체용 유리기판 Pending WO2026019154A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2024-0095426 2024-07-19
KR1020240095426A KR20260012869A (ko) 2024-07-19 2024-07-19 반도체용 유리기판의 제조 방법 및 반도체용 유리기판

Publications (1)

Publication Number Publication Date
WO2026019154A1 true WO2026019154A1 (ko) 2026-01-22

Family

ID=98437866

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2025/010051 Pending WO2026019154A1 (ko) 2024-07-19 2025-07-10 반도체용 유리기판의 제조 방법 및 반도체용 유리기판

Country Status (2)

Country Link
KR (1) KR20260012869A (ko)
WO (1) WO2026019154A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653632A (ja) * 1992-07-30 1994-02-25 Taiyo Yuden Co Ltd 配線基板
JPH0883867A (ja) * 1994-07-15 1996-03-26 Mitsubishi Materials Corp 高放熱性セラミックパッケージ
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JP2009206432A (ja) * 2008-02-29 2009-09-10 Canon Inc 配線基板、その製造方法、配線基板を用いた画像表示装置用のパネル、および、該パネルが搭載された画像表示装置
KR20140094006A (ko) * 2011-11-16 2014-07-29 세람테크 게엠베하 세라믹 기판들에 임베딩된 금속 구조물들

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101784005B1 (ko) 2010-12-28 2017-11-07 동우 화인켐 주식회사 투명 전극이 패터닝된 유리 기판의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653632A (ja) * 1992-07-30 1994-02-25 Taiyo Yuden Co Ltd 配線基板
JPH0883867A (ja) * 1994-07-15 1996-03-26 Mitsubishi Materials Corp 高放熱性セラミックパッケージ
JPH10284836A (ja) * 1997-04-08 1998-10-23 Hitachi Ltd セラミック一括積層配線基板及びその製造方法
JP2009206432A (ja) * 2008-02-29 2009-09-10 Canon Inc 配線基板、その製造方法、配線基板を用いた画像表示装置用のパネル、および、該パネルが搭載された画像表示装置
KR20140094006A (ko) * 2011-11-16 2014-07-29 세람테크 게엠베하 세라믹 기판들에 임베딩된 금속 구조물들

Also Published As

Publication number Publication date
KR20260012869A (ko) 2026-01-27

Similar Documents

Publication Publication Date Title
WO2014182120A1 (ko) 인터포저 기판의 관통전극 형성 방법 및 인터포저 기판을 포함하는 반도체 패키지
WO2018097414A1 (ko) 재배선층을 가지는 반도체 패키지 및 이의 제조방법
US20100127394A1 (en) Through substrate vias for back-side interconnections on very thin semiconductor wafers
US20060027934A1 (en) Silicon chip carrier with conductive through-vias and method for fabricating same
WO2023272942A1 (zh) 半导体结构及半导体结构的制作方法
WO2020009338A1 (ko) 세라믹 메탈라이징 기판과 그 제조 방법
JP7698082B2 (ja) 極薄高密度多層相互接続セラミック基板の製造方法
CN107473774B (zh) 铜-陶瓷基板的制备方法
WO2016182395A1 (ko) 센서 패키징 및 그 제조 방법
WO2010114238A2 (ko) 회로 기판 및 그 제조 방법
CN119725233A (zh) 一种基于双面覆铝的碳化硅绝缘基板及其制备方法
WO2013010352A1 (zh) 一种低k芯片封装方法
CN103094126B (zh) 陶瓷元器件细微立体导电线路的制备方法
JPH10326949A (ja) 回路基板
WO2026019154A1 (ko) 반도체용 유리기판의 제조 방법 및 반도체용 유리기판
WO2022025593A1 (ko) 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지
WO2020159031A1 (ko) 전력 반도체 모듈 패키지 및 이의 제조방법
WO2026019153A1 (ko) 브레이징 접착층을 갖는 반도체용 유리기판의 제조 방법 및 반도체용 유리기판
WO2017014343A1 (ko) 신축성이 향상된 메타 계면 구조물 및 그 제조방법
CN119812009A (zh) 一种嵌入式多层互连电子封装结构及其制备工艺
WO2026034862A1 (ko) 반도체용 유리기판의 제조 방법 및 반도체용 유리기판
WO2026019155A1 (ko) 반도체용 다층 유리기판의 제조 방법 및 반도체용 다층 유리기판
WO2021162369A1 (ko) 파워모듈 및 그 제조방법
WO2026034861A1 (ko) 반도체용 유리기판의 제조 방법 및 반도체용 유리기판
WO2026034863A1 (ko) 반도체용 다층 유리기판의 제조 방법 및 반도체용 다층 유리기판

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25841355

Country of ref document: EP

Kind code of ref document: A1