WO2025263237A1

WO2025263237A1 - 駆動回路

Info

Publication number: WO2025263237A1
Application number: PCT/JP2025/018910
Authority: WO
Inventors: 貴仁早川; 剛志藤野
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2024-06-21
Filing date: 2025-05-26
Publication date: 2025-12-26
Anticipated expiration: 2026-12-21
Also published as: JP2026002486A

Abstract

出力側回路（１２、４２、５２）は、駆動信号に基づいてスイッチング素子（４、４Ａ、４Ｂ）をオン駆動するオン駆動回路（１６）と、駆動信号に基づいて前記スイッチング素子をオフ駆動するオフ駆動回路（１７）と、前記スイッチング素子のゲート電圧を検出し、その検出結果に基づいて出力側保持信号を出力する出力側禁止保持回路（１８、４３、５３）と、を備える。入力側回路（１１）は、駆動信号が前記スイッチング素子をオフ駆動する状態から前記スイッチング素子をオン駆動する状態に切り替わってから所定の第１保持期間が経過するまで入力側保持信号を出力する入力側禁止保持回路（２２）と、駆動指令信号、出力側保持信号および入力側保持信号に基づいて前記スイッチング素子のオン駆動を禁止するオン禁止信号を生成して対向アーム側の駆動回路に出力する禁止信号生成回路（２３）と、を備える。

Description

駆動回路

関連出願の相互参照

　本出願は、２０２４年６月２１日に出願された日本出願番号２０２４－１００５１４号に基づくもので、ここにその記載内容を援用する。

　本開示は、直列接続された上下アームのうち一方のアームを構成するスイッチング素子を駆動する駆動回路に関する。

　例えばハーフブリッジ回路において直列接続された上下アームのそれぞれを構成する２つのスイッチング素子を駆動する駆動回路では、上下アームの短絡の発生を防止するため、２つのスイッチング素子の双方がオフする期間であるデッドタイムを設けるようになっている。なお、本明細書では、上下アームのうち、駆動回路の駆動対象である一方のアームを自アームと称するとともに、駆動回路の駆動対象ではない他方のアームを対向アームと称することがある。

　この場合、駆動回路は、外部のＭＣＵを含む制御装置から与えられる駆動指令信号に基づいてスイッチング素子の駆動を行うようになっている。なお、ＭＣＵは、Micro Controller Unitの略称である。上記構成において、制御装置は、上下アームのオン駆動のタイミングがずれるようにして各スイッチング素子の双方がオフする期間を設定し、それに基づいた駆動指令信号を生成して駆動回路へ送信するようになっており、これによりデッドタイムが設けられている。

　上記構成において、各種のばらつきを考慮して必要以上に各スイッチング素子の双方がオフする期間が設定されるとデッドタイムが長くなり損失が大きくなってしまう。このような点を改善するため、自アームのスイッチング素子がオン駆動される期間、対向アームのスイッチング素子のオン駆動を禁止する、つまりオフ駆動するという制御手法を採用することが考えられる。このような制御手法として、特許文献１に開示される技術が挙げられる。以下、特許文献１に開示される技術のことを従来技術と称することがある。

　従来技術では、自アームのスイッチング素子のゲート電圧、電流状態などをモニタすることにより自アームのスイッチング素子がオフしていると判断すると、対向アームのスイッチング素子を駆動する駆動回路に対してオン駆動を許可する、言い換えると、オン駆動の禁止を解除するための信号を送信する。このような従来技術によれば、デッドタイムが短くなるように制御することができる。

特許第３３３６４８８号公報

　従来技術では、オンを指令する駆動指令信号のパルス幅が例えば数百ｎｓオーダーといった短い時間となる短パルス駆動時、上記した制御が追い付かず、上下アームのスイッチング素子が同時にオンする不具合が発生する可能性がある。以下、このような不具合について、短パルス駆動時であって、自アームに対する駆動指令信号がオフを指令する状態からオンを指令する状態を経て再びオフを指令する状態へと変化するときを例にして説明する。

　従来技術では、短パルス駆動時、自アームの駆動回路に入力される駆動指令信号がオンを指令するレベルになっている状態であっても、駆動回路の出力が未だオフ駆動する動作状態であれば、対向アームの駆動回路にオン駆動を許可している状態となる。ただし、この状態のとき、自アームの駆動回路では、オンを指令する駆動指令信号が内部で各種の遅延が生じつつも後段へと伝達されてゆき、その結果、自アームのスイッチング素子が遅れてオン駆動される。

　このとき、対向アームの駆動回路では、オン駆動が許可されていることから、スイッチング素子がオン駆動される。これにより、上下アームの各スイッチング素子がどちらもオン駆動の動作状態となり、上下アーム短絡が発生する。このような不具合は、デッドタイムを必要以上に長くすれば解消するが、そのようにした場合には、より短いオン時間での駆動が難しくなり、制御性が悪くなるという別の課題が生じることになる。

　本開示の目的は、制御性を良好に維持しつつ、上下アーム同時オンの不具合の発生を防止することができる駆動回路を提供することにある。

　本開示の一態様において、駆動回路は、直列接続された上下アームのうち一方のアームを構成するスイッチング素子を駆動する駆動回路である。この場合、前記一方のアームを自アームとするとともに、前記上下アームのうち他方のアームを対向アームとする。前記駆動回路は、外部から与えられる駆動指令信号および前記対向アーム側の駆動回路から出力されるオン禁止信号に基づいて前記スイッチング素子を駆動するための駆動信号を生成する入力側回路と、前記入力側回路とは異なる電源で動作するものであり、前記駆動信号に基づいて前記スイッチング素子を駆動する出力側回路と、前記入力側回路と前記出力側回路との間での信号の伝達を行う信号伝達回路と、を備える。

　前記出力側回路は、前記駆動信号に基づいて前記スイッチング素子のゲート電荷の充電を行うことにより前記スイッチング素子をオン駆動するオン駆動回路と、前記駆動信号に基づいて前記スイッチング素子のゲート電荷の放電を行うことにより前記スイッチング素子をオフ駆動するオフ駆動回路と、前記スイッチング素子のゲート電圧を検出し、その検出結果に基づいて出力側保持信号を出力する出力側禁止保持回路と、を備える。

　前記入力側回路は、前記駆動信号が前記スイッチング素子をオフ駆動する状態から前記スイッチング素子をオン駆動する状態に切り替わってから所定の第１保持期間が経過するまで入力側保持信号を出力する入力側禁止保持回路と、前記駆動指令信号、前記出力側保持信号および前記入力側保持信号に基づいて前記スイッチング素子のオン駆動を禁止する前記オン禁止信号を生成して前記対向アーム側の駆動回路に出力する禁止信号生成回路と、を備える。

　上記構成によれば、比較的短い時間のオンを指令する駆動指令信号が駆動回路の内部において入力側回路から出力側回路へと遅延しながら伝達されることで出力側回路によりスイッチング素子がオン駆動される可能性がある期間に対向アーム側の駆動回路に対してオン禁止信号が確実に送信される、といった制御が実施されることになる。このような制御が実施されることにより、デッドタイムを必要以上に長くすることなく、上下アームの短絡が防止される。したがって、上記構成によれば、制御性を良好に維持しつつ、上下アーム同時オンの不具合の発生を防止することができる。

　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
図１は、第１実施形態に係る駆動回路の構成を模式的に示す図であり、図２は、第１実施形態に係る短パルス駆動時における各部の動作波形を模式的に示すタイミングチャートであり、図３は、第１実施形態に係る通常パルス駆動時における各部の動作波形を模式的に示すタイミングチャートであり、図４は、比較例に係る駆動回路の構成を模式的に示す図であり、図５は、比較例に係る短パルス駆動時における各部の動作波形を模式的に示すタイミングチャートであり、図６は、比較例に係る通常パルス駆動時における各部の動作波形を模式的に示すタイミングチャートであり、図７は、第２実施形態に係る駆動回路の構成を模式的に示す図であり、図８は、第２実施形態に係る短パルス駆動時における各部の動作波形を模式的に示すタイミングチャートであり、図９は、第２実施形態に係る通常パルス駆動時における各部の動作波形を模式的に示すタイミングチャートであり、図１０は、第３実施形態に係る駆動回路の構成を模式的に示す図であり、図１１は、第３実施形態に係る短パルス駆動時における各部の動作波形を模式的に示すタイミングチャートであり、図１２は、第３実施形態に係る通常パルス駆動時における各部の動作波形を模式的に示すタイミングチャートである。

　以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
　　　（第１実施形態）
　以下、第１実施形態について図１～図６を参照して説明する。

　図１に示すように、本実施形態の駆動回路１Ａ、１Ｂは、一対の直流電源線２、３の間に直列接続された上下アームを構成するスイッチング素子４Ａ、４Ｂを駆動する。この場合、駆動回路１Ａは、上アームを構成するスイッチング素子４Ａを駆動し、駆動回路１Ｂは、下アームを構成するスイッチング素子４Ｂを駆動する。スイッチング素子４Ａ、４Ｂを含む上下アームは、例えば３相のインバータ回路のうちの１相を構成している。

　駆動回路１Ａ、１Ｂは、直列接続された上下アームのうち一方のアームを構成するスイッチング素子を駆動するものであり、それらは同様の構成である。また、スイッチング素子４Ａ、４Ｂは、同様の構成である。そのため、本明細書では、駆動回路１Ａ、１Ｂおよびスイッチング素子４Ａ、４Ｂのそれぞれについて区別する必要がない場合には、末尾のアルファベットを省略して総称することとする。また、本明細書では、駆動回路１Ａ、１Ｂおよびスイッチング素子４Ａ、４Ｂのそれぞれに対応して設けられる各種の構成および各種の信号について、符号の末尾に同様のアルファベットを付して区別するとともに、それらについても区別する必要がない場合には末尾のアルファベットを省略して総称することとする。

　この場合、駆動回路１Ａから見たときには、駆動対象であるスイッチング素子４Ａ側の構成が自アームとなり、駆動対象ではないスイッチング素子４Ｂ側の構成が対向アームとなる。また、この場合、駆動回路１Ｂから見たときには、駆動対象であるスイッチング素子４Ｂ側の構成が自アームとなり、駆動対象ではないスイッチング素子４Ａ側の構成が対向アームとなる。

　スイッチング素子４は、パワーデバイスであり、この場合、例えばＮチャネル型のＭＯＳトランジスタである。スイッチング素子４Ａのドレインは、高電位側の直流電源線２に接続されている。スイッチング素子４Ａのソースは、スイッチング素子４Ｂのドレインに接続されている。スイッチング素子４Ｂのソースは、低電位側の直流電源線３に接続されている。スイッチング素子４Ａのゲートは、ゲート抵抗Ｒ１Ａ、Ｒ２Ａ、Ｒ３Ａを介して、駆動回路１Ａの端子Ｐ１、Ｐ２、Ｐ３に接続されている。スイッチング素子４Ｂのゲートは、ゲート抵抗Ｒ１Ｂ、Ｒ２Ｂ、Ｒ３Ｂを介して、駆動回路１Ｂの端子Ｐ１、Ｐ２、Ｐ３に接続されている。

　制御装置５は、例えばＭＣＵ、ＰＭＩＣなどを含む構成であり、駆動回路１の動作を制御する。なお、ＰＭＩＣは、Power Management ICの略称である。制御装置５は、上アームのスイッチング素子４Ａの駆動を指令する駆動指令信号Ｓ１Ａおよび下アームのスイッチング素子４Ｂの駆動を指令する駆動指令信号Ｓ１Ｂを生成して出力する。駆動回路１Ａは、制御装置５から与えられる駆動指令信号Ｓ１Ａに基づいてスイッチング素子４Ａを駆動する。駆動回路１Ｂは、制御装置５から与えられる駆動指令信号Ｓ１Ｂに基づいてスイッチング素子４Ｂを駆動する。

　駆動指令信号Ｓ１Ａは、２値の信号であり、ハイレベルのときにスイッチング素子４Ａのオン駆動を指令するとともにロウレベルのときにスイッチング素子４Ａのオフ駆動を指令する。駆動指令信号Ｓ１Ｂは、２値の信号であり、ハイレベルのときにスイッチング素子４Ｂのオン駆動を指令するとともにロウレベルのときにスイッチング素子４Ｂのオフ駆動を指令する。

　駆動回路１は、IＣとして構成されており、入力側回路１１、出力側回路１２および信号伝達回路１３を備えている。なお、ＩＣは、Integrated Circuitの略称である。入力側回路１１は、外部から与えられる駆動指令信号Ｓ１および対向アーム側の駆動回路１から出力されるオン禁止信号Ｓ２に基づいてスイッチング素子４を駆動するための駆動信号Ｓ３を生成する。

　駆動信号Ｓ３は、２値の信号である。この場合、駆動信号Ｓ３がハイレベルである状態がスイッチング素子４のオン駆動を表す状態に相当し、駆動信号Ｓ３がロウレベルである状態がスイッチング素子４のオフ駆動を表す状態に相当する。オン禁止信号Ｓ２は、２値の信号である。この場合、オン禁止信号Ｓ２は、ロウレベルのときに有効となる信号、つまりロウアクティブの信号である。出力側回路１２は、入力側回路１１とは異なる電源で動作するものであり、駆動信号Ｓ３に基づいてスイッチング素子４を駆動する。

　信号伝達回路１３は、入力側回路１１と出力側回路１２との間での信号の伝達を行う。この場合、入力側回路１１と出力側回路１２とは互いに別々のチップにより構成されている。具体的には、入力側回路１１は、電源電圧が相対的に低い低圧チップにより構成されており、出力側回路１２は、電源電圧が相対的に高い高圧チップにより構成されている。そのため、本実施形態では、信号伝達回路１３は、入力側回路１１と出力側回路１２との間において絶縁通信を行う絶縁通信回路１４、１５を備え、それら絶縁通信回路１４、１５による絶縁通信を介して信号の伝達を行う構成となっている。

　出力側回路１２は、オン駆動回路１６、オフ駆動回路１７および出力側禁止保持回路１８を備える。オン駆動回路１６、オフ駆動回路１７および出力側禁止保持回路１８には、信号伝達回路１３の絶縁通信回路１４から出力される駆動信号Ｓ４が入力されている。駆動信号Ｓ４は、入力側回路１１から出力される２値の駆動信号Ｓ３と同様の論理を有する信号であるが、駆動信号Ｓ３に対して信号伝達回路１３の絶縁通信回路１４における遅延時間分だけ遅延した信号となっている。

　オン駆動回路１６は、駆動信号Ｓ４に基づいてスイッチング素子４のゲート電荷の充電を行うことによりスイッチング素子４をオン駆動する。オン駆動回路１６の出力端子は、端子Ｐ１に接続されている。具体的には、オン駆動回路１６は、駆動信号Ｓ４がハイレベルのときにスイッチング素子４をオン駆動する。オフ駆動回路１７は、駆動信号Ｓ４に基づいてスイッチング素子４のゲート電荷の放電を行うことによりスイッチング素子４をオフ駆動する。オフ駆動回路１７の出力端子は、端子Ｐ２に接続されている。具体的には、オフ駆動回路１７は、駆動信号Ｓ４がロウレベルの時にスイッチング素子４をオフ駆動する。

　出力側禁止保持回路１８は、スイッチング素子４のゲート電圧を検出し、その検出結果に基づいて出力側保持信号Ｓ５を出力する。出力側保持信号Ｓ５は、２値の信号である。この場合、出力側保持信号Ｓ５は、ロウレベルのときに有効となる信号、つまりロウアクティブの信号である。そのため、「出力側禁止保持回路が出力側保持信号を出力する」とは、出力側保持信号がロウレベルになる、ということを意味している。

　出力側禁止保持回路１８は、ゲート電圧検出回路１９を備える。ゲート電圧検出回路１９は、端子Ｐ３の信号に基づいてスイッチング素子４のゲート電圧を検出し、その検出結果を表す２値の信号を出力する。ゲート電圧検出回路１９の出力信号は、スイッチング素子４のゲート電圧が所定の閾値電圧以上のときにロウレベルになるとともに、閾値電圧未満のときにハイレベルになる信号である。

　上記した閾値電圧の値は、スイッチング素子４のゲート閾値電圧に基づいて適宜設定すればよい。この場合、ゲート電圧検出回路１９の出力信号が、出力側保持信号Ｓ５となる。出力側禁止保持回路１８から出力される出力側保持信号Ｓ５は、信号伝達回路１３の絶縁通信回路１５に与えられる。

　入力側回路１１は、駆動信号生成回路２１、入力側禁止保持回路２２および禁止信号生成回路２３を備える。駆動信号生成回路２１は、駆動指令信号Ｓ１およびオン禁止信号Ｓ２に基づいて駆動信号Ｓ３を生成する。具体的には、駆動信号生成回路２１は、ＡＮＤ回路であり、その一方の入力端子は端子Ｐ４に接続され、その他方の入力端子は端子Ｐ５に接続されている。端子Ｐ４には、制御装置５から出力される駆動指令信号Ｓ１が与えられる。端子Ｐ５には、対向アーム側の駆動回路１から出力されるオン禁止信号Ｓ２が与えられる。

　駆動信号生成回路２１は、駆動指令信号Ｓ１およびオン禁止信号Ｓ２の論理積を表す駆動信号Ｓ３を生成して出力する。駆動信号生成回路２１から出力される駆動信号Ｓ３は、入力側禁止保持回路２２に与えられるとともに、信号伝達回路１３の絶縁通信回路１４に与えられる。入力側禁止保持回路２２は、駆動信号Ｓ３がスイッチング素子４をオフ駆動する状態であるロウレベルからスイッチング素子４をオン駆動する状態であるハイレベルに切り替わってから所定の第１保持期間Ｔ１が経過するまで入力側保持信号Ｓ６を出力する。

　入力側保持信号Ｓ６は、２値の信号である。この場合、入力側保持信号Ｓ６は、ハイレベルのときに有効となる信号、つまりハイアクティブの信号である。そのため、「入力側禁止保持回路が入力側保持信号を出力する」とは、入力側保持信号がハイレベルになる、ということを意味している。

　この場合、入力側禁止保持回路２２には、駆動信号Ｓ３が入力される。入力側禁止保持回路２２は、駆動信号Ｓ３を一定期間だけ保持した信号である入力側保持信号Ｓ６を生成する。具体的には、入力側禁止保持回路２２は、駆動信号Ｓ３に同期して立ち上がるとともに、駆動信号Ｓ３よりも一定期間だけ遅く立ち下がる入力側保持信号Ｓ６を生成する。入力側禁止保持回路２２により生成される入力側保持信号Ｓ６の立ち上がりエッジから立ち下がりエッジまでの期間は、前述した第１保持期間Ｔ１に相当する。

　禁止信号生成回路２３は、駆動指令信号Ｓ１、入力側保持信号Ｓ６および出力側保持信号Ｓ７に基づいてスイッチング素子４のオン駆動を禁止するオン禁止信号Ｓ２を生成して対向アーム側の駆動回路１に出力する。具体的には、禁止信号生成回路２３は、ＡＮＤ回路であり、２つの反転入力端子および１つの非反転入力端子を備える。禁止信号生成回路２３の一方の反転入力端子には駆動指令信号Ｓ１が与えられ、その他方の反転入力端子には入力側保持信号Ｓ６が与えられる。

　禁止信号生成回路２３の非反転入力端子には、信号伝達回路１３の絶縁通信回路１５から出力される出力側保持信号Ｓ７が入力されている。出力側保持信号Ｓ７は、出力側回路１２から出力される２値の出力側保持信号Ｓ５と同様の論理を有する信号であるが、出力側保持信号Ｓ５に対して信号伝達回路１３の絶縁通信回路１５における遅延時間分だけ遅延した信号となっている。禁止信号生成回路２３は、駆動指令信号Ｓ１の論理を反転させた信号、入力側保持信号Ｓ６の論理を反転させた信号および出力側保持信号Ｓ７の論理積を表すオン禁止信号Ｓ２を生成して出力する。

　禁止信号生成回路２３の出力端子は、端子Ｐ６に接続されている。端子Ｐ６は、対向アーム側の駆動回路１の端子Ｐ５に接続されている。詳細は後述するが、上記構成において、出力側禁止保持回路１８および入力側禁止保持回路２２は、出力側保持信号Ｓ７が出力される期間と入力側保持信号Ｓ６が出力される期間とが重複するように、出力側保持信号Ｓ５および入力側保持信号Ｓ６を生成するように構成されている。

　次に、上記構成の作用について図２および図３のタイミングチャートを参照して説明する。
　駆動指令信号Ｓ１がロウレベルからハイレベルに転じる時点ｔａから駆動指令信号Ｓ１がハイレベルからロウレベルに転じる時点ｔｂまでの期間、つまり駆動指令信号Ｓ１のパルス幅が、例えば数百ｎｓオーダーといった短い時間となる短パルス駆動時における各部の動作波形は、例えば図２に示すようなものとなる。また、駆動指令信号Ｓ１のパルス幅が、短パルス駆動時に比べて長い時間となる通常パルス駆動時における各部の動作波形は、例えば図３に示すようなものとなる。

　以下、自アームに対する駆動指令信号Ｓ１がオフを指令する状態であるロウレベルからオンを指令する状態であるハイレベルを経て再びオフを指令する状態であるロウレベルへと変化するときの各部の動作について説明する。なお、この場合、スイッチング素子４Ａ側の構成が自アームであるものとし、スイッチング素子４Ｂ側の構成が対向アームであるものとしている。

　　［１］自アーム側の動作
　駆動信号３Ａは、時点ｔａではロウレベルのままであるが、その後、オン禁止信号Ｓ２Ａがロウレベルからハイレベルに転じる時点ｔ３においてハイレベルに転じる。このとき、入力側保持信号Ｓ６Ａは、ロウレベルからハイレベルに転じる。なお、入力側保持信号Ｓ６Ａは、時点ｔ３から第１保持期間Ｔ１が経過した時点においてロウレベルに転じる。駆動信号Ｓ４Ａは、時点ｔ３から遅延時間ｄ１が経過した時点ｔ４においてハイレベルに転じる。遅延時間ｄ１は、絶縁通信回路１４における回路遅延などに相当する。

　スイッチング素子４Ａのゲート電圧ＶｇＡは、駆動信号Ｓ４Ａがハイレベルに転じた時点ｔ４から遅延時間ｄ２が経過した時点から上昇し始める。遅延時間ｄ２は、オン駆動回路１６における回路遅延、ゲート抵抗Ｒ１Ａおよびスイッチング素子４Ａのゲートにおける素子遅延などに相当する。スイッチング素子４Ａは、そのゲート電圧がゲート閾値電圧に到達した時点ｔ５においてオンする。

　このとき、出力側保持信号Ｓ５Ａは、ハイレベルからロウレベルに転じる。出力側保持信号Ｓ７Ａは、時点ｔ５から遅延時間ｄ３が経過した時点においてロウレベルに転じる。遅延時間ｄ３は、絶縁通信回路１５における回路遅延などに相当する。なお、出力側保持信号Ｓ７Ａがロウレベルに転じるタイミングは、入力側保持信号Ｓ６Ａがロウレベルに転じるタイミングよりも前のタイミングになっている。つまり、この場合、出力側保持信号Ｓ７Ａが出力される期間と入力側保持信号Ｓ６Ａが出力される期間とが重複している。

　駆動指令信号Ｓ１Ａがハイレベルからロウレベルに転じる時点ｔｂにおいて、オン禁止信号Ｓ２Ａおよび駆動信号Ｓ３Ａがロウレベルに転じる。駆動信号Ｓ４Ａは、時点ｔｂから遅延時間ｄ４が経過した時点においてロウレベルに転じる。遅延時間ｄ４は、絶縁通信回路１４における回路遅延などに相当する。スイッチング素子４Ａのゲート電圧ＶｇＡは、駆動信号Ｓ４Ａがロウレベルに転じた時点から遅延時間ｄ５が経過した時点から低下し始める。

　遅延時間ｄ５は、オフ駆動回路１７における回路遅延、ゲート抵抗Ｒ２Ａおよびスイッチング素子４Ａのゲートにおける素子遅延などに相当する。スイッチング素子４Ａは、そのゲート電圧がゲート閾値電圧に到達した時点ｔ６においてオフする。このとき、出力側保持信号Ｓ５Ａは、ロウレベルからハイレベルに転じる。出力側保持信号Ｓ７Ａは、時点ｔ６から遅延時間ｄ６が経過した時点においてハイレベルに転じる。遅延時間ｄ６は、絶縁通信回路１５における回路遅延などに相当する。

　　［２］対向アーム側の動作
　駆動指令信号Ｓ１Ｂは、時点ｔａにおいてハイレベルからロウレベルに転じる。このとき、オン禁止信号Ｓ２Ｂおよび駆動信号Ｓ３Ｂは、ハイレベルからロウレベルに転じる。駆動信号Ｓ４Ｂは、時点ｔａから遅延時間ｄ４が経過した時点ｔ１においてロウレベルに転じる。スイッチング素子４Ｂのゲート電圧ＶｇＢは、駆動信号Ｓ４Ｂがロウレベルに転じた時点ｔ１から遅延時間ｄ５が経過した時点から低下し始める。

　スイッチング素子４Ｂは、そのゲート電圧がゲート閾値電圧に到達した時点ｔ２においてオフする。このとき、出力側保持信号Ｓ５Ｂは、ロウレベルからハイレベルに転じる。出力側保持信号Ｓ７Ｂは、時点ｔ２から遅延時間ｄ６が経過した時点ｔ３においてハイレベルに転じる。その後、時点ｔｂにおいて駆動指令信号Ｓ１Ｂがロウレベルからハイレベルに転じる。駆動信号Ｓ３Ｂは、時点ｔｂではロウレベルのままであるが、その後、オン禁止信号Ｓ２Ｂがロウレベルからハイレベルに転じる時点ｔ７においてハイレベルに転じる。

　このとき、入力側保持信号Ｓ６Ｂは、ロウレベルからハイレベルに転じる。なお、入力側保持信号Ｓ６Ｂは、時点ｔ７から第１保持期間Ｔ１が経過した時点においてロウレベルに転じる。駆動信号Ｓ４Ｂは、時点ｔ７から遅延時間ｄ１が経過した時点ｔ８においてハイレベルに転じる。スイッチング素子４Ｂのゲート電圧ＶｇＢは、駆動信号Ｓ４Ｂがハイレベルに転じた時点ｔ８から遅延時間ｄ２が経過した時点から上昇し始める。

　スイッチング素子４Ｂは、そのゲート電圧がゲート閾値電圧に到達した時点ｔ９においてオンする。このとき、出力側保持信号Ｓ５Ｂは、ハイレベルからロウレベルに転じる。出力側保持信号Ｓ７Ｂは、時点ｔ９から遅延時間ｄ３が経過した時点においてロウレベルに転じる。なお、出力側保持信号Ｓ７Ｂがロウレベルに転じるタイミングは、入力側保持信号Ｓ６Ｂがロウレベルに転じるタイミングよりも前のタイミングになっている。つまり、この場合、出力側保持信号Ｓ７Ｂが出力される期間と入力側保持信号Ｓ６Ｂが出力される期間とが重複している。

　以上説明したように、上記構成によれば、入力側回路１１においてオン駆動の条件が満たされた時点、つまり駆動指令信号Ｓ１Ａがロウレベルからハイレベルに転じた時点ｔａから対向アーム側の駆動回路１Ｂに対してオン禁止信号Ｓ２Ｂが出力され、その状態が一定期間保持されるようになっている。また、上記構成によれば、入力側保持信号Ｓ６の出力が保持される第１保持期間Ｔ１は、遅延時間ｄ１、ｄ２、ｄ３を合計した期間に相当する期間に設定されている。

　以上説明した本実施形態によれば、比較的短い時間のオンを指令する駆動指令信号Ｓ１が駆動回路１の内部において入力側回路１１から出力側回路１２へと遅延しながら伝達されることで出力側回路１２によりスイッチング素子４がオン駆動される可能性がある期間に対向アーム側の駆動回路１に対してオン禁止信号Ｓ２が確実に送信される、といった制御が実施されることになる。このような制御が実施されることにより、デッドタイムを必要以上に長くすることなく、上下アームの短絡が防止される。したがって、本実施形態によれば、制御性を良好に維持しつつ、上下アーム同時オンの不具合の発生を防止することができる。

　このような本実施形態により得られる効果は、本実施形態の構成から一部の構成を省いた比較例の構成と比較することにより一層明確になる。図４に示すように、比較例の駆動回路３１は、本実施形態の駆動回路１に対し、入力側回路１１に代えて入力側回路３２を備えている点などが異なっている。入力側回路３２は、入力側回路１１に対し、入力側禁止保持回路２２が省かれている点、禁止信号生成回路２３に代えて禁止信号生成回路３３を備えている点などが異なっている。

　禁止信号生成回路３３は、ＡＮＤ回路であり、その反転入力端子には駆動指令信号Ｓ１が入力され、その非反転入力端子には信号伝達回路１３の絶縁通信回路１５から出力される出力側保持信号Ｓ７が入力されている。禁止信号生成回路３３は、駆動指令信号Ｓ１の論理を反転させた信号および出力側保持信号Ｓ７の論理積を表すオン禁止信号Ｓ２を生成して出力する。

　図３および図６のタイミングチャートに示すように、本実施形態の構成および比較例の構成のいずれによっても、通常パルス駆動時には、上下アーム同時オンの不具合が発生することはない。しかし、図５のタイミングチャートに示すように、比較例の構成では、短パルス駆動時、自アームの駆動回路１Ａに入力される駆動指令信号Ｓ１Ａがハイレベルになっている状態であっても、スイッチング素子４Ａのゲート電圧ＶｇＡがゲート閾値未満になる期間が存在しており、それにより対向アームの駆動回路１Ｂにオン禁止信号Ｓ２Ｂが出力されない状態となる期間が存在する。

　そして、このとき、自アームの駆動回路１Ａでは、オンを指令する駆動指令信号Ｓ１Ａが内部で各種の遅延が生じつつも後段へと伝達されてゆき、その結果、自アームのスイッチング素子４Ａが遅れてオン駆動される。一方、このとき、対向アームの駆動回路１Ｂでは、オン駆動が許可されていることから、スイッチング素子４Ｂがオン駆動される。これにより、上下アームの各スイッチング素子４Ａ、４Ｂがどちらもオン駆動の動作状態となり、上下アーム短絡が発生する。このような不具合は、デッドタイムを必要以上に長くすれば解消するが、そのようにした場合には、より短いオン時間での駆動が難しくなり、制御性が悪くなるという別の課題が生じることになる。

　これに対し、本実施形態の構成では、ハイレベルの駆動指令信号Ｓ１Ａが与えられた時点において出来る限り早く対向アーム側の駆動回路１Ｂに対してオン禁止信号Ｓ２Ｂが出力されるとともに、その出力を内部の遅延時間に基づいて定められた一定期間保持するようになっているため、図２のタイミングチャートに示すように、短パルス駆動時においても上下アーム同時オンの不具合が発生することがない。

　　　（第２実施形態）
　以下、第２実施形態について図７～図９を参照して説明する。
　図７に示すように、本実施形態の駆動回路４１Ａ、４１Ｂは、第１実施形態の駆動回路１Ａ、１Ｂに対し、出力側回路１２に代えて出力側回路４２を備えている点などが異なっている。出力側回路４２は、出力側回路１２に対し、出力側禁止保持回路１８に代えて出力側禁止保持回路４３を備えている点などが異なっている。出力側禁止保持回路４３は、出力側禁止保持回路１８と同様のゲート電圧検出回路１９に加え、ＡＮＤ回路４４を備えている。

　ＡＮＤ回路４４の反転入力端子には駆動信号Ｓ４が入力され、その非反転入力端子にはゲート電圧検出回路１９から出力される信号Ｓ５が入力されている。ＡＮＤ回路４４は、駆動信号Ｓ４の論理を反転させた信号および信号Ｓ５の論理積を表す信号を生成して出力する。この場合、ＡＮＤ回路４４から出力される信号が出力側保持信号Ｓ４１となる。このような構成により、出力側禁止保持回路４３は、駆動信号Ｓ４がスイッチング素子４のオフ駆動を表す状態であるロウレベルからオン駆動を表す状態であるハイレベルに切り替わった時点から出力側保持信号Ｓ４１の出力を開始するようになっている。

　次に、上記構成の作用について図８および図９のタイミングチャートを参照して説明する。
　短パルス駆動時における各部の動作波形は、例えば図８に示すようなものとなる。また、通常パルス駆動時における各部の動作波形は、例えば図９に示すようなものとなる。以下、自アームに対する駆動指令信号Ｓ１がオフを指令する状態であるロウレベルからオンを指令する状態であるハイレベルを経て再びオフを指令する状態であるロウレベルへと変化するときの各部の動作について説明する。なお、この場合、スイッチング素子４Ａ側の構成が自アームであるものとし、スイッチング素子４Ｂ側の構成が対向アームであるものとしている。

　　［１］自アーム側の動作
　駆動信号３Ａは、時点ｔａではロウレベルのままであるが、その後、オン禁止信号Ｓ２Ａがロウレベルからハイレベルに転じる時点ｔ３においてハイレベルに転じる。このとき、入力側保持信号Ｓ６Ａは、ロウレベルからハイレベルに転じる。なお、入力側保持信号Ｓ６Ａは、時点ｔ３から第１保持期間Ｔ４１が経過した時点においてロウレベルに転じる。

　駆動信号Ｓ４Ａは、時点ｔ３から遅延時間ｄ１が経過した時点においてハイレベルに転じる。このとき、出力側保持信号Ｓ４１Ａは、ハイレベルからロウレベルに転じる。出力側保持信号Ｓ７Ａは、時点ｔ４から遅延時間ｄ３が経過した時点においてロウレベルに転じる。なお、出力側保持信号Ｓ７Ａがロウレベルに転じるタイミングは、入力側保持信号Ｓ６Ａがロウレベルに転じるタイミングよりも前のタイミングになっている。つまり、この場合、出力側保持信号Ｓ７Ａが出力される期間と入力側保持信号Ｓ６Ａが出力される期間とが重複している。

　スイッチング素子４Ａのゲート電圧ＶｇＡは、駆動信号Ｓ４Ａがハイレベルに転じた時点から遅延時間ｄ２が経過した時点から上昇し始める。スイッチング素子４Ａは、そのゲート電圧がゲート閾値電圧に到達した時点ｔ５においてオンする。このとき、信号Ｓ５Ａは、ハイレベルからロウレベルに転じる。駆動指令信号Ｓ１Ａがハイレベルからロウレベルに転じる時点ｔｂにおいて、オン禁止信号Ｓ２Ａおよび駆動信号Ｓ３Ａがロウレベルに転じる。

　駆動信号Ｓ４Ａは、時点ｔｂから遅延時間ｄ４が経過した時点においてロウレベルに転じる。スイッチング素子４Ａのゲート電圧ＶｇＡは、駆動信号Ｓ４Ａがロウレベルに転じた時点から遅延時間ｄ５が経過した時点から低下し始める。スイッチング素子４Ａは、そのゲート電圧がゲート閾値電圧に到達した時点ｔ６においてオフする。このとき、信号Ｓ５Ａおよび出力側保持信号Ｓ４１Ａは、ロウレベルからハイレベルに転じる。出力側保持信号Ｓ７Ａは、時点ｔ６から遅延時間ｄ６が経過した時点ｔ７においてハイレベルに転じる。

　スイッチング素子４Ｂは、そのゲート電圧がゲート閾値電圧に到達した時点ｔ２においてオフする。このとき、信号Ｓ５Ｂおよび出力側保持信号Ｓ４１Ｂは、ロウレベルからハイレベルに転じる。出力側保持信号Ｓ７Ｂは、時点ｔ２から遅延時間ｄ６が経過した時点ｔ３においてハイレベルに転じる。その後、時点ｔｂにおいて駆動指令信号Ｓ１Ｂがロウレベルからハイレベルに転じる。駆動信号Ｓ３Ｂは、時点ｔｂではロウレベルのままであるが、その後、オン禁止信号Ｓ２Ｂがロウレベルからハイレベルに転じる時点ｔ７においてハイレベルに転じる。

　このとき、入力側保持信号Ｓ６Ｂは、ロウレベルからハイレベルに転じる。なお、入力側保持信号Ｓ６Ｂは、時点ｔ６から第１保持期間Ｔ４１が経過した時点においてロウレベルに転じる。駆動信号Ｓ４Ｂは、時点ｔ７から遅延時間ｄ１が経過した時点ｔ８においてハイレベルに転じる。このとき、出力側保持信号Ｓ４１Ｂは、ハイレベルからロウレベルに転じる。

　出力側保持信号Ｓ７Ｂは、時点ｔ８から遅延時間ｄ３が経過した時点においてロウレベルに転じる。なお、出力側保持信号Ｓ７Ｂがロウレベルに転じるタイミングは、入力側保持信号Ｓ６Ｂがロウレベルに転じるタイミングよりも前のタイミングになっている。つまり、この場合、出力側保持信号Ｓ７Ｂが出力される期間と入力側保持信号Ｓ６Ｂが出力される期間とが重複している。

　スイッチング素子４Ｂのゲート電圧ＶｇＢは、駆動信号Ｓ４Ｂがハイレベルに転じた時点から遅延時間ｄ２が経過した時点から上昇し始める。スイッチング素子４Ｂは、そのゲート電圧がゲート閾値電圧に到達した時点ｔ９においてオンする。このとき、信号Ｓ５Ｂは、ハイレベルからロウレベルに転じる。

　以上説明したように、上記構成によれば、入力側回路１１においてオン駆動の条件が満たされた時点、つまり駆動指令信号Ｓ１Ａがロウレベルからハイレベルに転じた時点ｔａから対向アーム側の駆動回路１Ｂに対してオン禁止信号Ｓ２Ｂが出力され、その状態が一定期間保持されるようになっている。また、上記構成によれば、入力側保持信号Ｓ６の出力が保持される第１保持期間Ｔ４１は、遅延時間ｄ１、ｄ３を合計した期間に相当する期間に設定されている。

　以上説明した本実施形態によれば、第１実施形態と同様の効果が得られるうえ、次のような効果も得られる。すなわち、本実施形態によれば、入力側保持信号Ｓ６の出力が保持される第１保持期間Ｔ４１が、第１実施形態における第１保持期間Ｔ１に比べて短い時間に抑えられる。そのため、本実施形態によれば、上下アーム短絡の発生を防止しつつ、より短いパルス幅でのオン駆動を行い得ることが可能となり、その制御性を高めることができる。

　　　（第３実施形態）
　以下、第３実施形態について図１０～図１２を参照して説明する。
　図１０に示すように、本実施形態の駆動回路５１Ａ、５１Ｂは、第２実施形態の駆動回路４１Ａ、４１Ｂに対し、出力側回路４２に代えて出力側回路５２を備えている点などが異なっている。出力側回路５２は、出力側回路４２に対し、出力側禁止保持回路４３に代えて出力側禁止保持回路５３を備えている点などが異なっている。出力側禁止保持回路５３は、出力側禁止保持回路４３に対し、保持回路５４が追加されている点、ＡＮＤ回路４４に代えてＡＮＤ回路５５を備えている点などが異なっている。

　保持回路５４には、駆動信号Ｓ４が入力されている。保持回路５４は、駆動信号Ｓ４がスイッチング素子４をオフ駆動する状態であるロウレベルからスイッチング素子４をオン駆動する状態であるハイレベルに切り替わってから所定の期間Ｔ５１が経過するまで信号Ｓ５１を出力する。

　期間Ｔ５１は、オン駆動回路１６における回路遅延、ゲート抵抗Ｒ１およびスイッチング素子４のゲートにおける素子遅延、ゲート電圧検出回路１９における回路遅延などに相当する遅延時間に応じた期間とすることができる。信号Ｓ５１は、２値の信号である。この場合、信号Ｓ５１は、ハイレベルのときに有効となる信号、つまりハイアクティブの信号である。そのため、「保持回路５４が信号Ｓ５１を出力する」とは、信号Ｓ５１がハイレベルになる、ということを意味している。

　ＡＮＤ回路５５は、２つの反転入力端子および１つの非反転入力端子を備える。ＡＮＤ回路５５の一方の反転入力端子には駆動信号Ｓ４が与えられ、その他方の反転入力端子には保持回路５４から出力される信号Ｓ５１が与えられる。ＡＮＤ回路５５の非反転入力端子には、ゲート電圧検出回路１９から出力される信号Ｓ５が入力されている。ＡＮＤ回路５５は、駆動信号Ｓ４の論理を反転させた信号、信号Ｓ５１の論理を反転させた信号および信号Ｓ５の論理積を表す信号を生成して出力する。この場合、ＡＮＤ回路５５から出力される信号が出力側保持信号Ｓ５２となる。

　このような構成により、出力側禁止保持回路５３は、駆動信号Ｓ４がスイッチング素子４のオフ駆動を表す状態であるロウレベルからオン駆動を表す状態であるハイレベルに切り替わってから所定の第２保持期間Ｔ２が経過するまで出力側保持信号Ｓ５２の出力を保持するようになっている。

　次に、上記構成の作用について図１１および図１２のタイミングチャートを参照して説明する。
　短パルス駆動時における各部の動作波形は、例えば図１１に示すようなものとなる。また、通常パルス駆動時における各部の動作波形は、例えば図１２に示すようなものとなる。以下、自アームに対する駆動指令信号Ｓ１がオフを指令する状態であるロウレベルからオンを指令する状態であるハイレベルを経て再びオフを指令する状態であるロウレベルへと変化するときの各部の動作について説明する。なお、この場合、スイッチング素子４Ａ側の構成が自アームであるものとし、スイッチング素子４Ｂ側の構成が対向アームであるものとしている。

　駆動信号Ｓ４Ａは、時点ｔ３から遅延時間ｄ１が経過した時点ｔ４においてハイレベルに転じる。このとき、信号Ｓ５１Ａがロウレベルからハイレベルに転じるとともに、出力側保持信号Ｓ５２Ａがハイレベルからロウレベルに転じる。なお、信号Ｓ５１Ａは、時点ｔ４から期間Ｔ５１が経過した時点においてロウレベルに転じる。出力側保持信号Ｓ７Ａは、時点ｔ４から遅延時間ｄ３が経過した時点においてロウレベルに転じる。なお、出力側保持信号Ｓ７Ａがロウレベルに転じるタイミングは、入力側保持信号Ｓ６Ａがロウレベルに転じるタイミングよりも前のタイミングになっている。つまり、この場合、出力側保持信号Ｓ７Ａが出力される期間と入力側保持信号Ｓ６Ａが出力される期間とが重複している。

　駆動信号Ｓ４Ａは、時点ｔｂから遅延時間ｄ４が経過した時点においてロウレベルに転じる。スイッチング素子４Ａのゲート電圧ＶｇＡは、駆動信号Ｓ４Ａがロウレベルに転じた時点から遅延時間ｄ５が経過した時点から低下し始める。スイッチング素子４Ａは、そのゲート電圧がゲート閾値電圧に到達した時点ｔ６においてオフする。このとき、信号Ｓ５Ａおよび出力側保持信号Ｓ５２Ａは、ロウレベルからハイレベルに転じる。出力側保持信号Ｓ７Ａは、時点ｔ６から遅延時間ｄ６が経過した時点においてハイレベルに転じる。

　スイッチング素子４Ｂは、そのゲート電圧がゲート閾値電圧に到達した時点ｔ２においてオフする。このとき、信号Ｓ５Ｂおよび出力側保持信号Ｓ５２Ｂは、ロウレベルからハイレベルに転じる。出力側保持信号Ｓ７Ｂは、時点ｔ２から遅延時間ｄ６が経過した時点ｔ３においてハイレベルに転じる。その後、時点ｔｂにおいて駆動指令信号Ｓ１Ｂがロウレベルからハイレベルに転じる。駆動信号Ｓ３Ｂは、時点ｔｂではロウレベルのままであるが、その後、オン禁止信号Ｓ２Ｂがロウレベルからハイレベルに転じる時点ｔ７においてハイレベルに転じる。

　このとき、入力側保持信号Ｓ６Ｂは、ロウレベルからハイレベルに転じる。なお、入力側保持信号Ｓ６Ｂは、時点ｔ７から第１保持期間Ｔ４１が経過した時点においてロウレベルに転じる。駆動信号Ｓ４Ｂは、時点ｔ７から遅延時間ｄ１が経過した時点ｔ８においてハイレベルに転じる。このとき、信号Ｓ５１Ｂがロウレベルからハイレベルに転じるとともに、出力側保持信号Ｓ５２Bがハイレベルからロウレベルに転じる。なお、信号Ｓ５１Ｂは、時点ｔ８から期間Ｔ５１が経過した時点においてロウレベルに転じる。

　スイッチング素子４Ｂのゲート電圧ＶｇＢは、駆動信号Ｓ４Ｂがハイレベルに転じた時点ｔ８から遅延時間ｄ２が経過した時点から上昇し始める。スイッチング素子４Ｂは、そのゲート電圧がゲート閾値電圧に到達した時点ｔ９においてオンする。このとき、信号Ｓ５Ｂは、ハイレベルからロウレベルに転じる。

　以上説明したように、上記構成によれば、入力側回路１１においてオン駆動の条件が満たされた時点、つまり駆動指令信号Ｓ１Ａがロウレベルからハイレベルに転じた時点ｔａから対向アーム側の駆動回路１Ｂに対してオン禁止信号Ｓ２Ｂが出力され、その状態が一定期間保持されるようになっている。また、上記構成によれば、入力側保持信号Ｓ６の出力が保持される第１保持期間Ｔ４１は、遅延時間ｄ１、ｄ３を合計した期間に相当する期間に設定されている。また、上記構成によれば、出力側保持信号Ｓ５２の出力が保持される第２保持期間Ｔ２は、遅延時間ｄ２などに相当する期間に設定されている。このような本実施形態によっても、第２実施形態と同様の効果が得られる。

　　　（その他の実施形態）
　なお、本開示は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
　上記各実施形態で示した数値などは例示であり、それに限定されるものではない。

　上記各実施形態では、入力側回路１１と出力側回路１２、４２、５２とは互いに別々のチップにより構成されていたが、これに限らずともよく、例えば素子の耐圧などに問題がなければ、入力側回路１１と出力側回路１２、４２、５２とを同一の１つのチップにより構成することもできる。

　上記各実施形態では、信号伝達回路１３は、絶縁通信回路１４、１５を備えた構成となっていたが、これに限らずともよく、例えば入力側回路１１と出力側回路１２、４２、５２とを同一の１つのチップにより構成する場合などにおいてレベルシフタを備えた構成とすることもできる。

　本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

　本開示は、特許請求の範囲に記載の発明に加え、以下のような発明を含む。
［１］
　直列接続された上下アームのうち一方のアームを構成するスイッチング素子（４、４Ａ、４Ｂ）を駆動する駆動回路であって、
　前記一方のアームを自アームとするとともに、前記上下アームのうち他方のアームを対向アームとすると、
　外部から与えられる駆動指令信号および前記対向アーム側の駆動回路から出力されるオン禁止信号に基づいて前記スイッチング素子を駆動するための駆動信号を生成する入力側回路（１１）と、
　前記入力側回路とは異なる電源で動作するものであり、前記駆動信号に基づいて前記スイッチング素子を駆動する出力側回路（１２、４２、５２）と、
　前記入力側回路と前記出力側回路との間での信号の伝達を行う信号伝達回路（１３）と、
　を備え、
　前記出力側回路は、
　前記駆動信号に基づいて前記スイッチング素子のゲート電荷の充電を行うことにより前記スイッチング素子をオン駆動するオン駆動回路（１６）と、
　前記駆動信号に基づいて前記スイッチング素子のゲート電荷の放電を行うことにより前記スイッチング素子をオフ駆動するオフ駆動回路（１７）と、
　前記スイッチング素子のゲート電圧を検出し、その検出結果に基づいて出力側保持信号を出力する出力側禁止保持回路（１８、４３、５３）と、
　を備え、
　前記入力側回路は、
　前記駆動信号が前記スイッチング素子をオフ駆動する状態から前記スイッチング素子をオン駆動する状態に切り替わってから所定の第１保持期間が経過するまで入力側保持信号を出力する入力側禁止保持回路（２２）と、
　前記駆動指令信号、前記出力側保持信号および前記入力側保持信号に基づいて前記スイッチング素子のオン駆動を禁止する前記オン禁止信号を生成して前記対向アーム側の駆動回路に出力する禁止信号生成回路（２３）と、
　を備える駆動回路。
［２］
　前記出力側禁止保持回路（４３）は、
　前記駆動信号が前記スイッチング素子のオフ駆動を表す状態からオン駆動を表す状態に切り替わった時点から前記出力側保持信号の出力を開始する［１］に記載の駆動回路。
［３］
　前記出力側禁止保持回路（５３）は、
　前記駆動信号が前記スイッチング素子のオフ駆動を表す状態からオン駆動を表す状態に切り替わってから所定の第２保持期間が経過するまで前記出力側保持信号の出力を保持する［１］または［２］に記載の駆動回路。
［４］
　前記出力側禁止保持回路および前記入力側禁止保持回路は、前記出力側保持信号が出力される期間と前記入力側保持信号が出力される期間とが重複するように、前記出力側保持信号および前記入力側保持信号を生成するように構成されている［１］から［３］のいずれか一項に記載の駆動回路。
［５］
　前記信号伝達回路は、前記入力側回路と前記出力側回路との間において絶縁通信を行う絶縁通信回路（１４、１５）であり、前記絶縁通信を介して信号の伝達を行う構成である［１］から［４］のいずれか一項に記載の駆動回路。

Claims

　直列接続された上下アームのうち一方のアームを構成するスイッチング素子（４、４Ａ、４Ｂ）を駆動する駆動回路であって、
　前記一方のアームを自アームとするとともに、前記上下アームのうち他方のアームを対向アームとすると、
　外部から与えられる駆動指令信号および前記対向アーム側の駆動回路から出力されるオン禁止信号に基づいて前記スイッチング素子を駆動するための駆動信号を生成する入力側回路（１１）と、
　前記入力側回路とは異なる電源で動作するものであり、前記駆動信号に基づいて前記スイッチング素子を駆動する出力側回路（１２、４２、５２）と、
　前記入力側回路と前記出力側回路との間での信号の伝達を行う信号伝達回路（１３）と、
　を備え、
　前記出力側回路は、
　前記駆動信号に基づいて前記スイッチング素子のゲート電荷の充電を行うことにより前記スイッチング素子をオン駆動するオン駆動回路（１６）と、
　前記駆動信号に基づいて前記スイッチング素子のゲート電荷の放電を行うことにより前記スイッチング素子をオフ駆動するオフ駆動回路（１７）と、
　前記スイッチング素子のゲート電圧を検出し、その検出結果に基づいて出力側保持信号を出力する出力側禁止保持回路（１８、４３、５３）と、
　を備え、
　前記入力側回路は、
　前記駆動信号が前記スイッチング素子をオフ駆動する状態から前記スイッチング素子をオン駆動する状態に切り替わってから所定の第１保持期間が経過するまで入力側保持信号を出力する入力側禁止保持回路（２２）と、
　前記駆動指令信号、前記出力側保持信号および前記入力側保持信号に基づいて前記スイッチング素子のオン駆動を禁止する前記オン禁止信号を生成して前記対向アーム側の駆動回路に出力する禁止信号生成回路（２３）と、
　を備える駆動回路。
　前記出力側禁止保持回路（４３）は、
　前記駆動信号が前記スイッチング素子のオフ駆動を表す状態からオン駆動を表す状態に切り替わった時点から前記出力側保持信号の出力を開始する請求項１に記載の駆動回路。
　前記出力側禁止保持回路（５３）は、
　前記駆動信号が前記スイッチング素子のオフ駆動を表す状態からオン駆動を表す状態に切り替わってから所定の第２保持期間が経過するまで前記出力側保持信号の出力を保持する請求項２に記載の駆動回路。
　前記出力側禁止保持回路および前記入力側禁止保持回路は、前記出力側保持信号が出力される期間と前記入力側保持信号が出力される期間とが重複するように、前記出力側保持信号および前記入力側保持信号を生成するように構成されている請求項１から３のいずれか一項に記載の駆動回路。
　前記信号伝達回路は、前記入力側回路と前記出力側回路との間において絶縁通信を行う絶縁通信回路（１４、１５）であり、前記絶縁通信を介して信号の伝達を行う構成である請求項１から３のいずれか一項に記載の駆動回路。