WO2025225614A1 - 電子源 - Google Patents

電子源

Info

Publication number
WO2025225614A1
WO2025225614A1 PCT/JP2025/015594 JP2025015594W WO2025225614A1 WO 2025225614 A1 WO2025225614 A1 WO 2025225614A1 JP 2025015594 W JP2025015594 W JP 2025015594W WO 2025225614 A1 WO2025225614 A1 WO 2025225614A1
Authority
WO
WIPO (PCT)
Prior art keywords
emitter
electron source
field emission
region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/015594
Other languages
English (en)
French (fr)
Inventor
昌善 長尾
勝久 村上
博雅 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of WO2025225614A1 publication Critical patent/WO2025225614A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/06—Electron sources; Electron guns
    • H01J37/07—Eliminating deleterious effects due to thermal effects or electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H01J37/06—Electron sources; Electron guns
    • H01J37/073—Electron guns using field emission, photo emission, or secondary emission electron sources

Definitions

  • the present invention relates to a field emission electron source, and more particularly to a structure of an electron source in which an extraction gate electrode for extracting electrons and a focusing electrode for focusing an electron beam are integrated.
  • Field emission devices are used in devices such as flat panel displays, electron sources for generating X-rays, and traveling wave tubes (TWTs) that amplify high-frequency, high-output signals in the GHz range.
  • a field emission device primarily consists of an emitter with a sharp tip and an extraction gate electrode surrounding the emitter.
  • the extraction gate electrode is an electrode that applies an extraction voltage to cause electrons to be emitted from the emitter.
  • a field emission device when a voltage of around 10V to 60V is applied to the gate electrode, a very high electric field is generated at the tip of the emitter, from which electrons are emitted.
  • the emitted electrons can be captured or accelerated using an anode (also called a collector or anode).
  • Non-Patent Document 1 discloses that by integrating 16,000 field emission elements, it is possible to emit electrons equivalent to a current of 10 mA.
  • Patent Document 1 discloses that electron beam focusing can be achieved by structuring the extraction gate electrode like the crater of a volcano and integrating the focusing electrodes in multiple stages.
  • Non-Patent Document 2 discloses a structure in which the opening of the extraction gate electrode is positioned so that it protrudes outward from the focusing electrode. With this structure, it is possible to significantly reduce the decrease in current during focusing.
  • FIG. 15 is a cross-sectional view of the vicinity of the outer edge of the emitter array that constitutes the electron source 300.
  • emitters 304 are periodically arranged along with electron emitters 302.
  • Focusing electrodes 306 extend outside outer edge 302E of the emitter array (to the right in the figure). Inside outer edge 302E, the potential distribution alternates between high potential H created by gate electrode 305 and low potential L created by focusing electrode 306A (306), but outside outer edge 302E, only the low potential L created by focusing electrode 306B (306) exists.
  • electrons emitted from emitter 304B located at the outer edge are affected by the low potential L created by focusing electrode 306B outside the outer edge, and follow a different trajectory from electrons emitted from emitter 304A near the center. These electrons may follow an abnormal trajectory that does not reach the anode and may enter gate electrode 305. Under normal operation, very few electrons enter gate electrode 305, but when an increasing number of electrons follow such abnormal trajectories and enter gate electrode 305, gas is emitted from gate electrode 305. The emitted gas collides with electrons emitted from emitter 304A and is ionized. These ions then bombard emitter 304, shortening the life of emitter 304. Furthermore, excessive gas emission can cause arc discharge, often destroying the electron source.
  • the present invention was made in consideration of the above circumstances, and aims to provide an electron source in which multiple field emission elements are arranged in an array, and which is capable of suppressing a decrease in the focusing ability of electrons emitted from the field emission elements arranged at the outer periphery.
  • the present invention employs the following measures.
  • An electron source comprises, on one side of a substrate, a field emission element that emits electrons into external space, and a dummy element that surrounds the field emission element, wherein the field emission element and the dummy element each comprise an emitter having a pointed end, a gate electrode that surrounds the one end of the emitter, and a focusing electrode that surrounds the gate electrode, and wherein the one end of the emitter of the dummy element is electrically insulated from the external space.
  • the emitter provided in the dummy element may be made of a conductive material, and one end side of the emitter may be covered with a first insulating film.
  • the first insulating film is made of a material having a relative dielectric constant of 1.0 or more and 10.0 or less. It is even more preferable that this relative dielectric constant is 1.0 or more and 5.0 or less.
  • the thickness of the first insulating film is 5 nm or more and is equal to or less than the sum of the thicknesses of the second insulating film and the third insulating film
  • the second insulating film is an insulating film formed between the emitter and the gate electrode
  • the third insulating film is an insulating film formed between the gate electrode and the focusing electrode.
  • the gate electrode provided in the dummy element is covered with the first insulating film.
  • the emitter provided in the dummy element may be made of an insulating material.
  • the width of the first region on the one surface in which the dummy elements are arranged is at least 1/5 of the width of the second region in which the field emission elements are arranged.
  • the present invention provides an electron source in which multiple field emission elements are arranged in an array, and which is capable of suppressing a decrease in the focusing ability of electrons emitted from the field emission elements arranged at the outer periphery.
  • FIG. 1 is a perspective view of an electron source according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of a part of the electron source according to the embodiment.
  • FIG. 2 is a cross-sectional view of a field emission element constituting the electron source of the embodiment.
  • FIG. 2 is a cross-sectional view of a dummy element constituting the electron source of the embodiment.
  • 3A to 3C are diagrams illustrating a potential distribution obtained when the electron source of the embodiment is operated.
  • FIG. 2 is a diagram showing an example of the arrangement of field emission devices and dummy devices that constitute the electron source of the embodiment.
  • 10A and 10B are diagrams illustrating step A of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating step B of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating a step C of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating step D of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating step E of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating a step F of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating step G of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating a step H of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating step I of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating a step A' of a modified example of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating a step B' of a modified example of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating a step C' of a modified example of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating a step D' of a modified example of the manufacturing method of the electron source according to the embodiment.
  • 10A and 10B are diagrams illustrating a step I' of a modified example of the manufacturing method of the electron source according to the embodiment.
  • FIGS. 10A and 10B are diagrams illustrating a step J′ in a modified example of the method for manufacturing the electron source according to the embodiment.
  • FIG. 10 is a perspective view of an electron source according to a second embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of a part of the electron source according to the embodiment.
  • 3A to 3C are diagrams illustrating a potential distribution obtained when the electron source of the embodiment is operated.
  • 1 is a graph showing electrical properties obtained in Example 1 of the present invention and Comparative Example 1.
  • 1A and 1B are diagrams illustrating a potential distribution obtained when an electron source according to a conventional technique is operated.
  • FIG. 1 is a perspective view of an electron source 100 according to a first embodiment of the present invention.
  • Fig. 2 is a partial cross-sectional view of the electron source 100 taken along the ⁇ - ⁇ line in Fig. 1.
  • the electron source 100 includes one or more field emission elements 102 and dummy elements 103 arranged in an array on one surface 101a of a substrate 101.
  • the number of field emission elements 102 is determined by the amount of current required for the electron source 100, the focused beam diameter, etc.
  • the distance between adjacent field emission elements 102 is determined by manufacturing conditions.
  • the number of dummy elements 103 is not particularly limited, but it is preferable that it be as large as possible within the range allowed by device design.
  • the width W1 of the first region R1 where the dummy elements 103 are arranged is preferably equal to or greater than one field emission element 102, and more preferably equal to or greater than five field emission elements.
  • the width W1 of the first region R1 is preferably equal to or greater than 1/5 of the width W2 of the second region R2 where the field emission elements 102 are arranged.
  • FIG. 3 is an enlarged cross-section of a field emission element 102.
  • a field emission element is a field emitter with an integrated focusing electrode, and has the function of emitting electrons (electron beams) into external space (vacuum). It mainly comprises an emitter 104, a gate electrode 105, and a focusing electrode 106.
  • the emitter 104 has a conical shape at one end (tip) 104a, and is tapered toward the end 104a.
  • the surface of the emitter 104 may be coated with another material that has electron emission properties. Examples of coating materials include materials with a low work function and a high melting point, such as transition metal nitrides and carbides.
  • the gate electrode 105 has an opening 105a that exposes one end 104a of the emitter 104, surrounds the periphery (wall) of one end 104a of the emitter, and has a portion shaped like the periphery of the crater of a volcano. From the perspective of improving the focusing of electrons emitted from the emitter 104, it is preferable that the position of the opening 105a of the gate electrode is higher than the one end 104a of the emitter with respect to the one surface 101a of the substrate.
  • the gate electrodes 105 of adjacent field emission elements 102 are connected to each other on the side opposite the opening.
  • the gate electrodes 105 of the field emission elements 102 at the outer periphery extend along the one surface 101a of the substrate on the side opposite the opening.
  • the focusing electrode 106 has an opening 106a similar to that of the gate electrode 105, and surrounds the gate electrode 105. From the perspective of improving the focusing of electrons emitted from the emitter 104, it is preferable that the position of the opening 106a of the focusing electrode is lower than the end 104a of the emitter with respect to the surface 101a of the substrate.
  • the focusing electrodes 106 of adjacent field emission elements 102 are connected to each other on the side opposite the opening.
  • the focusing electrodes 106 of the field emission elements 102 at the outer periphery each extend along the surface 101a of the substrate on the side opposite the opening.
  • the emitter 104, gate electrode 105, and focusing electrode 106 are made of conductive materials such as silicon, niobium, or molybdenum.
  • an insulating film (second insulating film) 107A is formed between the emitter 104 and gate electrode 105, and an insulating film (third insulating film) 107B is formed between the gate electrode 105 and focusing electrode 106.
  • the insulating films 107A and 107B are made of insulating materials such as silicon nitride, silicon oxide, or aluminum oxide. There is no problem if the insulating films 107A and 107B are made of different materials.
  • the potential of the gate electrode 105 is made higher than the potential of the emitter 104.
  • the emitter 104 is fixed at ground potential, and a voltage is applied between the emitter 104 and gate electrode 105 so that the gate electrode 105 is positive.
  • the applied voltage may be, for example, approximately 20V to 100V. This voltage draws electrons from one end 104a of the emitter and releases them into external space.
  • the emitted electrons can be captured or accelerated, for example, by an anode electrode (not shown).
  • the anode electrode is positioned opposite one end 104a of the emitter.
  • a higher voltage is applied to the anode electrode than to the gate electrode 105.
  • the voltage value is determined according to the application and may be, for example, 1 kV.
  • the component By replacing the anode electrode with a component made of a specific material, or by placing this component in front of the anode electrode, the component can be used as an X-ray source.
  • Figure 4 is an enlarged cross-section of dummy element 103.
  • dummy element 103 comprises emitter 104, gate electrode 105, and focusing electrode 106.
  • the electrode structure including emitter 104, gate electrode 105, and focusing electrode 106 there is no difference in the configuration (shape, size, etc.) of the electrode structure including emitter 104, gate electrode 105, and focusing electrode 106 between field emission element 102 and dummy element 103.
  • one end 104a of the emitter of dummy element 103 is electrically insulated from external space, dummy element 103 does not have the function of emitting electrons into external space.
  • Figure 4 illustrates a configuration in which, when the emitter 104 of the dummy element 103 is made of a conductive material, one end 104a of the emitter is covered with an insulating film (first insulating film) 108, thereby isolating it from the external space.
  • the gate electrode 105 of the dummy element 103 may also be covered with the insulating film 108. If the emitter 104 of the dummy element 103 is made of an insulating material, this insulating film 108 is not necessary.
  • insulating film 108 is preferably made of a material with a relative dielectric constant of 1.0 or more and 10.0 or less. It is even more preferable if this relative dielectric constant is 1.0 or more and 5.0 or less. From the same perspective, thickness 108a of insulating film 108 is preferably 5 nm or more and less than the sum of the thicknesses of insulating films 107A and 107B. Setting thickness 108a to 5 nm or less is undesirable, as it may result in electron emission when a strong electric field is applied.
  • the potential distribution created by dummy elements 103 covered with insulating film 108 can be made closer to the potential distribution created by field emission elements 102 exposed to a vacuum.
  • Figure 5 is a diagram illustrating the potential distribution around the field emission elements 102 and dummy elements 103 obtained when the electron source 100 is operated.
  • the electron source 100 is operated by applying predetermined voltages to the emitters 104, gate electrodes 105, and focusing electrodes 106 of the field emission elements 102 and dummy elements 103, respectively.
  • the region near one end 104a of the emitter is at a high potential H due to the high voltage applied to the gate electrode 105, and the peripheral region away from one end 104a of the emitter is at a low potential L due to the low voltage applied to the focusing electrode 106.
  • a potential distribution is formed above the field emission element 102 in which regions of high potential H and regions of low potential L are alternately arranged.
  • a high voltage applied between the emitter 104 and gate electrode 105 generates a high electric field at one end 104a of the emitter, from which electrons E are emitted.
  • the emitted electrons E are drawn toward the high-potential gate electrode 105. Because the focusing electrode 106 keeps the area around the gate electrode 105 at a low potential, the electrons E are prevented from diffusing in a direction parallel to one surface 101a of the substrate, and are emitted in a focused state in a perpendicular direction.
  • Dummy element 103 has an emitter 104, gate electrode 105, and focusing electrode 106 with the same configuration as field emission element 102, so a potential distribution almost identical to the potential distribution formed above field emission element 102 is also formed above dummy element 103.
  • one end 104a of the emitter is electrically insulated from the external space, so electrons E are not emitted from emitter 104.
  • the dummy elements 103 By arranging the dummy elements 103 around the field emission elements 102, a potential distribution in which high potential and low potential alternate is also formed outside the second region R2 in which the field emission elements 102 are arranged.
  • the dummy elements 103 are arranged side by side at the same pitch as the field emission elements 102. Therefore, the potential distribution due to the field emission elements 102 arranged at the outer periphery of the second region R2 is substantially the same as the potential distribution due to the field emission elements 102 arranged in the center of the second region R2 .
  • the field emission elements 102 and dummy elements 103 are illustrated as being arranged in a square lattice pattern, but as long as a potential distribution in which high potentials and low potentials alternate is formed, the field emission elements 102 and dummy elements 103 may be arranged in any manner.
  • Figure 6 is a diagram showing an example of the arrangement of the field emission elements 102 and dummy elements 103.
  • the field emission elements 102 and dummy elements 103 are arranged in a hexagonal close-packed pattern.
  • a hexagonal close-packed arrangement is an effective arrangement when increasing the number of field emission elements 102 and dummy elements 103 arranged.
  • FIGS 7A to 7G, 8A, and 8B are diagrams illustrating a method for manufacturing the electron source 100 of this embodiment.
  • the electron source 100 can be manufactured mainly through the following steps A to I.
  • the lift-off resist 109 has the property of being etched isotropically by development, and etching also progresses in a direction H parallel to the surface 101a of the substrate (here, the lateral direction). Therefore, the micropores in the lift-off resist 109 can be made wider than the micropores in the photoresist 110, creating an overhang structure as shown in Figure 7A.
  • emitter material 104A is supplied from a direction V perpendicular to one surface 101a of the substrate, as shown in FIG. 7B, and a film is formed on the one surface 101a of the substrate.
  • the film evaporated on the photoresist 110 grows so as to gradually block the microholes 110A. Therefore, the film evaporated in the microholes 109A of the lift-off resist 109 grows in a tapered shape as the supply of material gradually decreases.
  • a conical emitter 104 is formed inside the microholes 109A, as shown in FIG. 7B.
  • an insulating film 107A is formed on the emitter 104 and one surface 101a of the substrate, and a metal film 105A, which will serve as a gate electrode, is formed on the insulating film 107A.
  • the insulating film 107A can be formed by, for example, chemical vapor deposition (CVD).
  • the metal film 105A can be formed by, for example, sputtering.
  • Photoresist 111 is applied to the entire metal film 105A. Next, to open the metal film 105A (gate electrode 105) above one end 104a of the emitter, the photoresist 111 and a portion of the metal film 105A are etched as shown in FIG. 7E. Thereafter, the photoresist 111 is removed using a predetermined chemical solution.
  • step D an insulating film 107B and a metal film 106A that will become a focusing electrode are formed in this order on the exposed metal film 105A and insulating film 107A, as shown in FIG. 7F.
  • Photoresist 112 is applied to the entire metal film 106A.
  • the photoresist 112 and a portion of the metal film 106A are etched, as shown in FIG. 7G.
  • the opening in the metal film 106A is preferably on the side closer to the substrate 101 than the metal film 105A (here, the lower side).
  • FIG. 8A the photoresist 112 is removed using a predetermined chemical solution.
  • a plurality of elements are depicted in Fig. 8A.
  • the boundary between the insulating film 107A and the insulating film 107B depicted near the emitter 104 in Figs. 7F and 7G is omitted.
  • FIGS 9A to 9D are diagrams illustrating a variation of the emitter formation method using the above-mentioned steps A to C.
  • the emitter is formed by evaporating a conductive material onto the substrate 101, but the emitter formation may also be performed in the following steps A' to D'.
  • a mask layer 114 made of an oxide such as SiO2 is formed on one surface 101b of a silicon substrate 101 by thermal oxidation, plasma CVD, or the like.
  • the mask layer 114 is removed using photolithography and etching, except for a portion 114A located directly above the emitter.
  • Process B' Isotropic etching of silicon is performed from the side of one surface 101b of the substrate using a predetermined chemical solution. The etching proceeds in the depth direction around the periphery of the mask layer 114A and also in a direction perpendicular to the depth direction, so that the outermost portion of the silicon directly below the mask layer 114A is removed, as shown in Figure 9B. The closer to the mask layer 114A, the more etching progresses and the more silicon is removed.
  • FIGS 10A and 10B are diagrams illustrating a modified example of the method for forming the insulating film in step I above.
  • step I only the insulating films 107A and 107B on the field emission elements 102 are removed, but after removing the insulating films 107A and 107B on the field emission elements 102 and dummy elements 103, the insulating film may be formed only in the region where the dummy elements 103 will be located in the next steps I' and J'.
  • Step I' 10A, only the region where the field emission elements 102 are to be disposed is covered with photoresist 116. Then, an insulating film 107D is formed by vacuum deposition, sputtering, or the like so as to cover one end 104a of the emitter of the dummy element 103, opening ends 105a and 106a of the metal films 105A and 106A, and other exposed portions.
  • dummy elements 103 having an electrode structure identical to that of the field emission elements 102 are arranged around a plurality of field emission elements 102 arranged in an array. Therefore, when the electron source 100 is operated, the distribution of high and low potentials formed on the field emission elements 102 can also be formed on the dummy elements 103.
  • the potential distribution around the field emission elements 102 arranged at the outer edge of the array is substantially similar to the potential distribution around the field emission elements 102 arranged in the center of the array. Therefore, the electrons E emitted from the field emission elements 102 at the outer edge are not strongly influenced by the low potential from the surrounding focusing electrode 106.
  • the electrons E emitted from the field emission elements 102 at the outer edge can be emitted in a focused state, similar to the electrons E emitted from the central field emission elements 102, and a decrease in focusing ability due to the strong influence of the surrounding low potential can be suppressed.
  • electrons emitted in an abnormal trajectory can be prevented from entering the gate electrode, reducing the risk of discharge breakdown due to an increase in gate current.
  • FIG. 11 is a perspective view of an electron source 200 according to a second embodiment of the present invention.
  • FIG. 12 is a partial cross-sectional view of the electron source 200 taken along the ⁇ - ⁇ line in FIG. 11.
  • the electron source 200 differs from the electron source 100 of the first embodiment in that it includes a third region R 3 (gap) between the first region R 1 and the second region R 2 along one surface 101 a of the substrate, in which neither the field emission elements 102 nor the dummy elements 103 are arranged.
  • the configuration other than the third region R 3 is the same as that of the first embodiment, and the same reference numerals are used to designate corresponding components.
  • the electron source 200 can achieve at least the effects obtained by the electron source 100 of the first embodiment.
  • the width W3 of the third region R3 is adjusted to such an extent that the trajectory of the electrons E emitted from the field emission elements 102 at the outer peripheral edge of the second region R2 is not bent, and is preferably 200% or less, and more preferably 100% or less, of the width of one field emission element 102.
  • the electron source 200 can avoid the following problems related to photolithography.
  • the process of selectively forming the insulating film 108 only in the first region R1 where the dummy elements 103 are arranged is performed using a photolithography method.
  • a photolithography method As shown in Figures 8A and 8B, of the insulating film 108 once formed over the entire surface, only the first region R1 is covered with a resist, and only the insulating film 108 in the second region R2 that is not covered with the resist is removed.
  • Figures 10A and 10B only the second region R2 is covered with a resist, and the insulating film 108 is formed only in the first region R1 that is not covered with the resist.
  • part of the field emission element 102 may be partially covered by the insulating film 108, resulting in a defect whereby electrons E cannot be sufficiently emitted or the trajectory of the emitted electrons E may be bent. Furthermore, there may be a defect where the insulating film 108 of the dummy element 103 is partially open, resulting in the emission of excess electrons E. Such defects can cause the electron source 200 to be destroyed.
  • the electron source 200 of this embodiment includes a third region R3 between the first region R1 and the second region R2 , in which neither the electron emitters 102 nor the dummy elements 103 are arranged.
  • This allows the third region R3 to absorb the excess (margin) when the resist applied only to the first region R1 overflows from the first region R1 , or when the resist applied only to the second region R2 overflows from the second region R2 . Since neither the field emitters 102 nor the dummy elements 103 are arranged in the third region R3 , even if there is misalignment within the width W3 of the third region R3 , no problems with potential distribution will occur, as will be described below.
  • FIG. 13 is a diagram illustrating the potential distribution around the field emission elements 102 and the dummy elements 103 obtained when the electron source 200 is operated.
  • the third region R3 only a low potential distribution created by the focusing electrode 106 exists.
  • the first region R1 and the second region R2 as in the first embodiment, a distribution in which a high potential created by the gate electrode 105 and a low potential created by the focusing electrode 106 alternate exists. Therefore, the potential distribution is a distribution in which high potentials and low potentials alternate throughout the entire electron source 200. This makes it possible to avoid the problem of the influence of the low potential created by the focusing electrode 106 being locally increased, significantly bending the trajectory of electrons E emitted from the field emission elements 102 in the vicinity, and reducing the focusing ability of the electrons E.
  • Example 1 An electron source according to the second embodiment was fabricated. 15 x 15 field emission devices were fabricated in a second region of 2025 ⁇ m 2 (45 ⁇ m x 45 ⁇ m) on one surface of the substrate. The width of the third region around the second region was set to 3 ⁇ m. The width of the first region around the third region was set to 30 ⁇ m, and 10 rows of dummy devices were fabricated in the first region. The following materials were used for the components of the electron source. Substrate: Si Emitter: Si Gate electrode: Nb Focusing electrode: Nb Insulating film: SiO2
  • Example 1 Except for not forming dummy elements in the first region, an electron source was fabricated in the same manner as in Example 1. The third region was configured to extend around the second region.
  • Fig. 14 is a graph showing the measurement results.
  • the horizontal axis of the graph represents the focusing voltage (V), and the vertical axis of the graph represents the ratio ( Ig / Ia ) (%) of the gate current Ig to the anode current Ia .
  • the gate current begins to increase when the focusing voltage is lowered to around 20 V.
  • the gate current ratio (I g /I a ) reaches 4%, and it can be seen that 4% of the electrons emitted toward the anode electrode return to the gate electrode. This is thought to be because, when the focusing voltage of the electron source of Comparative Example 1 is lowered, electrons emitted from the emitter located at the outer edge of the second region follow an abnormal trajectory due to the influence of the low potential created by the focusing electrode outside the outer edge, and are incident on the gate electrode.
  • the gate current hardly increases even when the focusing voltage is lowered to near 0 V. Even when the focusing voltage is lowered to near -20 V, the gate current ratio (I g /I a ) is about 3%, and it can be seen that the ratio of electrons emitted toward the anode electrode that return to the gate electrode is suppressed to about 3%.
  • the dummy elements form a potential distribution almost similar to that of the field emission elements, and therefore, even when the focusing voltage is lowered, the electrons emitted from the emitters located at the outer edge of the second region are hardly affected by the potential outside the outer edge. It is thought that the electron source of Example 1 has improved focusing of emitted electrons compared to the electron source of Comparative Example 1.
  • the probability of discharge breakdown increases sharply when the gate current ratio ( Ig / Ia ) exceeds 10%. From the graph in Figure 14, it can be seen that in the electron source of Example 1, the gate current ratio ( Ig / Ia ) is kept within 10% within the expected range of focus voltage, and the risk of discharge breakdown is low.
  • the electron source of the first embodiment is used as the electron source of Example 1, the regularity of the potential distribution increases due to the absence of the third region, and the number of electrons whose trajectories are bent decreases, thereby reducing the gate current and further improving the electron focusing ability.
  • Electron source 101 Substrate 101a... One surface of the substrate 102... Field emission element 103... Dummy element 104, 304... Emitter 104a... One end of the emitter 105, 305... Gate electrode 105a... Gate electrode opening 106, 306... Focusing electrode 106a... Focusing electrode opening 107, 107A, 107B, 108... Insulating film 109... Lift-off resist 110, 111, 112, 113, 115, 116... Photoresist 114... Mask layer E... Electrons R1 ... First region R2 ... Second region R3 ... Third region

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

本発明の電子源（１００）は、基板（１０１）の一面（１０１ａ）側に、外部空間に電子を放出する電界放出素子（１０２）と、電界放出素子（１０２）の周りを囲むダミー素子（１０３）と、を備え、電界放出素子（１０２）およびダミー素子（１０３）は、それぞれ、一端（１０４ａ）側が尖ったエミッタ（１０４）と、エミッタの一端（１０４ａ）側の周りを囲むゲート電極（１０５）と、ゲート電極（１０５）の周りを囲む集束電極（１０６）と、を備え、ダミー素子（１０３）が備えるエミッタの一端（１０４ａ）側が、外部空間と電気的に絶縁されている。

Description

電子源
　本発明は、電界放出型の電子源であって、特に、電子を引き出すための引出ゲート電極と、電子ビームを集束させるための集束電極が集積された電子源の構造に関する。
　本願は、２０２４年４月２６日に、日本に出願された特願２０２４－０７３０４１に基づく優先権を主張し、その内容をここに援用する。
　薄型ディスプレイ、エックス線を発生するエックス線源のための電子源、ＧＨｚオーダーの高周波かつ高出力の信号増幅を行う進行波管（Traveling Wave Tube：ＴＷＴ）等に、電界放出素子が用いられている。電界放出素子は、主に、鋭利な先端を有するエミッタと、エミッタを取り囲む引出用ゲート電極とで構成される。引出用ゲート電極は、エミッタから電子を放出させるための引出電圧を印加する電極である。電界放出素子において、ゲート電極に１０Ｖ～６０Ｖ程度の電圧を印加すると、エミッタ先端に非常に高い電界が発生し、そこから電子が放出される。放出される電子は、陽極（コレクタまたはアノードとも呼ぶ）を用いて捕獲あるいは加速することができる。
　一つの電界放出素子から放出できる電子は、電流に換算してたかだか数μＡ程度であるが、多数の電界放出素子を平面に沿ってアレイ状に並べることで、ｍＡを越える大電流を得ることができる。例えば、１６０００個の電界放出素子を集積することで、１０ｍＡの電流に相当する電子放出が可能になることが、非特許文献１で開示されている。
　一方で、電界放出素子を様々なアプリケーションに使用するためには、エミッタの先端から放出される電子ビームを集束させる技術が重要である。本発明者らは、放出された電子ビームを集束させるために、電界放出素子に集束電極を一体化した構造を開示している。例えば、特許文献１では、引き出しゲート電極を火山の噴火口のような構造とし、尚且つ集束電極を多段に集積することで、電子ビームの集束を実現できることが開示されている。さらに、より簡便な構造として、非特許文献２では、引き出しゲート電極の開口部を、集束電極より外側に突出させるように配置する構造が、開示されている。この構造では、集束時の電流減少を、大幅に抑えることが可能である。
特許第５０６２７６１号公報
T. Sato, S. Yamamoto, M. Nagao, T. Matsukawa, S. Kanemaru, J. Itoh, Journal of Vacuum Science & Technology B21(4), p.1589, (2003). Y. Neo, T. Soda, M. Takeda, M. Nagao, T. Yoshida, C. Yasumuro,S. Kanemaru, T. Sakai, K. Hagiwara, N. Saito, T. Aoki, H. Mimura: Applied Physics Ex press, 1 (2008) 053001. 長尾昌善、J. Vac. Soc. Jpn, Vol. 59, No. 4 (2016) pp.36-39.
　複数の電界放出素子のエミッタ３０４が、アレイ状に並んで配置される場合、中央付近に配置されるエミッタ３０４Ａ（３０４）と、外周端に配置されるエミッタ３０４Ｂ（３０４）とでは、その近傍に生成される電位分布に違いが生まれる。図１５は、電子源３００を構成するエミッタアレイの外周端近傍の断面図である。電子源３００の中央部では、電子放出素子３０２とともにエミッタ３０４が周期的に並んでいる。エミッタアレイの外周端３０２Ｅより外側（図では右側）には、集束電極３０６が広がっている。外周端３０２Ｅより内側では、ゲート電極３０５が作る高い電位Ｈと、集束電極３０６Ａ（３０６）が作る低い電位Ｌとが交互に並んだ電位分布となるが、外周端３０２Ｅより外側では、集束電極３０６Ｂ（３０６）が作る低い電位Ｌの分布だけが存在する。
　このような電位分布において、外周端に配置されるエミッタ３０４Ｂから放出された電子は、外周端より外側の集束電極３０６Ｂが作る低電位Ｌに影響されて、中心付近のエミッタ３０４Ａから放出される電子とは、異なる軌道を描くことになる。このような電子は、アノードに到達しない異常な軌道を描き、ゲート電極３０５に入射することがある。正常な動作においては、ほとんど電子がゲート電極３０５に入射しないが、このように異常な軌道を描いてゲート電極３０５に入射する電子が多くなると、ゲート電極３０５からガス放出が起こる。放出されたガスは、エミッタ３０４Ａから放出された電子と衝突してイオン化し、そのイオンがエミッタ３０４に衝撃するようになり、エミッタ３０４の寿命が短くなる。また、ガス放出が多くなると、それが原因でアーク放電が起こり、電子源が破壊されることもしばしば起きる。
　本発明は上記事情に鑑みてなされたものであり、複数の電界放出素子をアレイ状に配置した電子源であって、外周端に配置された電界放出素子から放出される、電子の集束性の低下を抑えることが可能な、電子源を提供することを目的とする。
　上記課題を解決するため、本発明は以下の手段を採用している。
（１）本発明の一態様に係る電子源は、基板の一面側に、外部空間に電子を放出する電界放出素子と、前記電界放出素子の周りを囲むダミー素子と、を備え、前記電界放出素子および前記ダミー素子は、それぞれ、一端側が尖ったエミッタと、前記エミッタの一端側の周りを囲むゲート電極と、前記ゲート電極の周りを囲む集束電極と、を備え、前記ダミー素子が備える前記エミッタの前記一端側が、前記外部空間と電気的に絶縁されている。
（２）前記（１）に記載の電子源において、前記ダミー素子が備える前記エミッタが導電材料で構成され、前記エミッタの一端側が第一絶縁膜で覆われてもよい。
（３）前記（２）に記載の電子源において、前記第一絶縁膜が、１．０以上、１０．０以下の比誘電率を有する材料で構成されることが好ましい。この比誘電率は、１．０以上、５．０以下であれば、さらに好ましい。
（４）前記（２）または（３）のいずれかに記載の電子源において、前記第一絶縁膜の厚みが、５ｎｍ以上、かつ第二絶縁膜と第三絶縁膜の厚さの合計以下であり、前記二絶縁膜は、前記エミッタと前記ゲート電極の間に形成される絶縁膜であり、前記第三絶縁膜は、前記ゲート電極と前記集束電極の間に形成される絶縁膜であることが好ましい。
（５）前記（２）または（３）のいずれかに記載の電子源において、前記ダミー素子が備える前記ゲート電極が、前記第一絶縁膜で覆われることが好ましい。
（６）前記（１）に記載の電子源において、前記ダミー素子が備える前記エミッタが、絶縁材料で構成されてもよい。
（７）前記（１）～（６）のいずれか一つに記載の電子源において、前記一面において、前記ダミー素子が配置される第一領域の幅が、前記電界放出素子が配置される第二領域の幅の１／５以上であることが好ましい。
（８）前記（１）～（７）のいずれか一つに記載の電子源において、前記一面に沿って、前記ダミー素子が配置される第一領域と前記電界放出素子が配置される第二領域との間に、前記電界放出素子および前記ダミー素子のいずれも配置されない第三領域を備え、
　前記第三領域の幅が、前記電界放出素子一つ分の幅の３００％以下であることが好ましい。
　本発明によれば、複数の電界放出素子をアレイ状に配置した電子源であって、外周端に配置された電界放出素子から放出される、電子の集束性の低下を抑えることが可能な、電子源を提供することできる。
本発明の第一実施形態に係る電子源の斜視図である。 同実施形態に係る電子源の一部の断面図である。 同実施形態の電子源を構成する電界放出素子の断面図である。 同実施形態の電子源を構成するダミー素子の断面図である。 同実施形態の電子源を動作させた際に得られる電位分布について、説明する図である。 同実施形態の電子源を構成する、電界放出素子とダミー素子の配置の一例を示す図である。 同実施形態に係る電子源の製造方法の工程Ａについて説明する図である。 同実施形態に係る電子源の製造方法の工程Ｂについて説明する図である。 同実施形態に係る電子源の製造方法の工程Ｃについて説明する図である。 同実施形態に係る電子源の製造方法の工程Ｄについて説明する図である。 同実施形態に係る電子源の製造方法の工程Ｅについて説明する図である。 同実施形態に係る電子源の製造方法の工程Ｆについて説明する図である。 同実施形態に係る電子源の製造方法の工程Ｇについて説明する図である。 同実施形態に係る電子源の製造方法の工程Ｈについて説明する図である。 同実施形態に係る電子源の製造方法の工程Ｉについて説明する図である。 同実施形態に係る電子源の製造方法の変形例の工程Ａ’について説明する図である。 同実施形態に係る電子源の製造方法の変形例の工程Ｂ’について説明する図である。 同実施形態に係る電子源の製造方法の変形例の工程Ｃ’について説明する図である。 同実施形態に係る電子源の製造方法の変形例の工程Ｄ’について説明する図である。 同実施形態に係る電子源の製造方法の変形例の工程Ｉ’について説明する図である。 同実施形態に係る電子源の製造方法の変形例の工程Ｊ’について説明する図である。 本発明の第二実施形態に係る電子源の斜視図である。 同実施形態に係る電子源の一部の断面図である。 同実施形態の電子源を動作させた際に得られる電位分布について、説明する図である。 本発明の実施例１と比較例１により、得られた電気特性を示すグラフである。 従来技術の電子源を動作させた際に得られる電位分布について、説明する図である。
　以下、本発明を適用した実施形態に係る電子源について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴を分かりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
＜第一実施形態＞
　図１は、本発明の第一実施形態に係る電子源１００の斜視図である。図２は、図１においてα－α線で切断した電子源１００の断面図の一部である。電子源１００は、基板１０１の一面１０１ａ側にアレイ状に配置された、一つ以上の電界放出素子１０２と、ダミー素子１０３とを備える。
　電界放出素子１０２の数は、電子源１００として必要とされる電流量、集束させたビーム径等によって決定される。隣接する電界放出素子１０２同士の距離は、製造条件によって決定される。ダミー素子１０３の数は、特に限定されないが、デバイス設計上許される範囲で多いほど好ましい。例えば、基板の一面１０１ａにおいて、ダミー素子１０３が配置される第一領域Ｒ１の幅Ｗ１は、電界放出素子１０２の一つ分以上であることが好ましく、電界放出素子の五つ分以上であれば、より好ましい。また、第一領域Ｒ１の幅Ｗ１は電界放出素子１０２が配置される第二領域Ｒ２の幅Ｗ２の１／５以上であることが好ましい。
　図３は、電界放出素子１０２の断面を拡大した図である。電界放出素子は、集束電極一体型のフィールドエミッタであり、外部空間（真空中）に電子（電子ビーム）を放出する機能を有し、主に、エミッタ１０４とゲート電極１０５と集束電極１０６とを備える。
　エミッタ１０４は、一端（先端）１０４ａ側が円錐状であり、一端１０４ａに近づくほど細くなるように尖っている。エミッタ１０４の表面は、電子放出特性を有する他の材料で被覆されていてもよい。被覆する材料としては、仕事関数が低く、融点が高い材料、例えば遷移金属の窒化物、炭化物等が挙げられる。
　ゲート電極１０５は、エミッタ１０４の一端１０４ａ側を露出させる開口部１０５ａを有し、エミッタの一端１０４ａ側の周り（壁面）を囲み、火山の火口部周辺のような形状の部分を有する。エミッタ１０４から放出される電子の集束性を高める観点から、基板の一面１０１ａに対し、ゲート電極の開口部１０５ａの位置が、エミッタの一端１０４ａより高い位置にあることが好ましい。隣接する電界放出素子１０２のゲート電極１０５同士は、開口部の反対側で互いに接続されている。外周端の電界放出素子１０２のゲート電極１０５は、開口部と反対側が基板の一面１０１ａに沿って延在する。
　集束電極１０６は、ゲート電極１０５と同様の開口部１０６ａを有し、ゲート電極１０５の周りを囲む。エミッタ１０４から放出される電子の集束性を高める観点から、基板の一面１０１ａに対し、集束電極の開口部１０６ａの位置が、エミッタの一端１０４ａより低い位置にあることが好ましい。隣接する電界放出素子１０２の集束電極１０６同士は、開口部の反対側で互いに接続されている。外周端の電界放出素子１０２の集束電極１０６は、それぞれ、開口部と反対側が基板の一面１０１ａに沿って延在する。集束電極１０６について、本実施形態では一段のみ備える場合を例示しているが、複数段備えてもよい。
　エミッタ１０４、ゲート電極１０５、集束電極１０６は、シリコン、ニオブ、モリブデン等の導電材料で構成される。基板の一面１０１ａに平行な方向において、エミッタ１０４とゲート電極１０５の間には、絶縁膜（第二絶縁膜）１０７Ａが形成され、ゲート電極１０５と集束電極１０６の間には、絶縁膜（第三絶縁膜）１０７Ｂが形成されている。絶縁膜１０７Ａ、１０７Ｂは、窒化シリコン、酸化シリコン、酸化アルミニウム等の絶縁材料で構成される。絶縁膜１０７Ａと絶縁膜１０７Ｂは、互いに異なる材料であっても問題無い。
　電界放出素子１０２において電子を放出させる場合には、ゲート電極１０５の電位を、エミッタ１０４の電位より高くする。例えば、エミッタ１０４を接地電位に固定し、ゲート電極１０５が正になるように、エミッタ１０４とゲート電極１０５の間に電圧を印加する。印加する電圧は、例えば、２０Ｖ～１００Ｖ程度としてもよい。この電圧によって、エミッタの一端１０４ａから電子が引き出され、外部空間に放出される。
　放出された電子は、例えばアノード電極（不図示）で捕獲または加速することができる。アノード電極は、エミッタの一端１０４ａと対向するように配置される。アノード電極には、ゲート電極１０５よりもさらに高い電圧が印加される。電圧値は用途に応じて決定され、例えば１ｋＶとしてもよい。
　所定の材料からなる部材をアノード電極と置き換えて配置するか、アノード電極の手前にこの部材を配置することにより、同部材をＸ線源とすることができる。
　図４は、ダミー素子１０３の断面を拡大した図である。ダミー素子１０３は、電界放出素子１０２と同様に、エミッタ１０４とゲート電極１０５と集束電極１０６とを備える。電界放出素子１０２とダミー素子１０３との間で、エミッタ１０４、ゲート電極１０５、集束電極１０６を含む電極構造の構成（形状、大きさ等）には、違いがない。ただし、ダミー素子１０３が備えるエミッタの一端１０４ａ側が、外部空間と電気的に絶縁されているため、ダミー素子１０３は、外部空間に電子を放出する機能を有していない。
　エミッタ１０４と外部空間とを電気的に絶縁させる構成については、特に限定されない。図４では、ダミー素子１０３が備えるエミッタ１０４が、導電材料で構成される場合において、エミッタの一端１０４ａ側が絶縁膜（第一絶縁膜）１０８で覆われることで、外部空間と絶縁される構成が例示されている。ここで例示されているように、ダミー素子１０３が備えるゲート電極１０５が、絶縁膜１０８で覆われてもよい。ダミー素子１０３が備えるエミッタ１０４が、絶縁材料で構成される場合には、この絶縁膜１０８が不要となる。
　ゲート電極１０５、集束電極１０６が作る電位分布への影響を小さくする観点から、絶縁膜１０８は、１．０以上、１０．０以下の比誘電率を有する材料で構成されることが好ましい。この比誘電率は、１．０以上、５．０以下であれば、さらに好ましい。また、同観点から、絶縁膜１０８の厚み１０８ａは、５ｎｍ以上、かつ絶縁膜１０７Ａと絶縁膜１０７Ｂの厚さの合計以下であることが好ましい。厚み１０８ａを５ｎｍ以下とすると、強電界が印加されたときに電子放出する可能性があり、好ましくない。絶縁膜１０８の比誘電率、厚み１０８ａをこのような範囲とすることにより、絶縁膜１０８で覆われたダミー素子１０３による電位分布を、真空に露出した電界放出素子１０２による電位分布に近づけることができる。
　図５は、電子源１００を動作させた際に得られる、電界放出素子１０２およびダミー素子１０３の周辺の電位分布について説明する図である。電子源１００の動作は、電界放出素子１０３およびダミー素子１０３において、エミッタ１０４、ゲート電極１０５、集束電極１０６に、それぞれ所定の電圧を印加することによって行われる。
　電界放出素子１０２では、エミッタの一端１０４ａの近傍の領域が、ゲート電極１０５に印加される高電圧によって高い電位Ｈになり、エミッタの一端１０４ａから離れた周辺領域は、集束電極１０６に印加される低電圧によって低い電位Ｌになる。その結果として、電界放出素子１０２の上側に、高い電位Ｈの領域と低い電位Ｌの領域とが、交互に並ぶ電位分布が形成される。
　エミッタ１０４とゲート電極１０５の間に印加される高い電圧によって、エミッタの一端１０４ａに高い電界が発生し、そこから電子Ｅが放出される。放出された電子Ｅは、高電位のゲート電極１０５側に引き出される。集束電極１０６によって、ゲート電極１０５の周囲が低電位になっているため、この電子Ｅは、基板の一面１０１ａに対し、平行な方向への拡散が抑えられ、集束した状態で垂直な方向に放出される。
　ダミー素子１０３は、電界放出素子１０２と同じ構成のエミッタ１０４、ゲート電極１０５、集束電極１０６を備えているため、電界放出素子１０２の上側に形成される電位分布とほぼ同様の電位分布が、ダミー素子１０３の上側にも形成される。ただし、ダミー素子１０３では、エミッタの一端１０４ａが、外部空間と電気的に絶縁されているため、エミッタ１０４から電子Ｅが放出されることはない。
　電界放出素子１０２の周りにダミー素子１０３が配置されることにより、高電位と低電位が交互に並ぶ電位分布が、電界放出素子１０２が配置される第二領域Ｒ２より外側にも形成される。ダミー素子１０３は、電界放出素子１０２と同じピッチで並んで配置される。したがって、第二領域Ｒ２の外周端に配置される電界放出素子１０２による電位分布が、第二領域Ｒ２の中央に配置される電界放出素子１０２による電位分布と、ほぼ同様になる。
　ダミー素子１０３が配置されない場合、図１５に示すように、集束電極１０６による低電位の影響が高まり、外周端の電界放出素子１０２から放出される電子の軌道が大きく曲げられ、電子の集束性が低下してしまう。ダミー素子１０３が配置される本実施形態では、このような問題を回避することができる。
　図１では、電界放出素子１０２とダミー素子１０３が、正方格子状に配置される場合について例示されているが、高電位と低電位が交互に並ぶ電位分布が形成される限りにおいて、電界放出素子１０２とダミー素子１０３は、どのように配置されてもよい。図６は、電界放出素子１０２とダミー素子１０３の配置の一例を示す図である。図６では、電界放出素子１０２とダミー素子１０３が、六方最密状に配置されている。六方最密状の配置は、電界放出素子１０２とダミー素子１０３の配置数を多くする場合に、有効な配置となる。
　図７Ａ～７Ｇ、図８Ａ、８Ｂは、本実施形態の電子源１００の製造方法について説明する図である。電子源１００は、主に、次の工程Ａ～Ｉを経て製造することができる。
（工程Ａ）
　図７Ａに示すように、基板の一面１０１ａに、リフトオフレジスト（ＬＯＲ：マイクロケム社製ＬＯＲ－７Ａ等）１０９、通常のフォトレジスト１１０を順に塗布する。フォトレジスト１１０のうち、エミッタ１０４を形成する微細孔（空間）になる部分１１０Ａを、露光して現像（除去）する。続いて、リフトオフレジスト１０９のうち、エミッタ１０４を形成する微細孔になる部分１０９Ａも、露光して現像（除去）する。
　リフトオフレジスト１０９は、現像によって等方的にエッチングされる性質を有しており、基板の一面１０１ａと平行な方向（ここでは横方向）Ｈにもエッチングが進行する。そのため、リフトオフレジスト１０９の微細孔を、フォトレジスト１１０の微細孔より太く形成し、図７Ａに示すようなオーバーハング構造とすることができる。
（工程Ｂ）
　電子ビーム蒸着法等を用いて、図７Ｂに示すように、基板の一面１０１ａに対して垂直な方向Ｖからエミッタ材料１０４Ａを供給し、基板の一面１０１ａ側に成膜する。この成膜では、フォトレジスト１１０上に蒸着された膜が、微細孔１１０Ａ上を少しずつ塞ぐように成長する。そのため、リフトオフレジスト１０９の微細孔１０９Ａ内に蒸着された膜は、材料の供給が少しずつ減って先細るように成長する。その結果として、図７Ｂに示すように、微細孔１０９Ａの内部に、円錐状のエミッタ１０４が形成される。
（工程Ｃ）
　所定の有機溶剤を用いて、リフトオフレジスト１０９およびフォトレジスト１１０を溶かし、図７Ｃに示すように、基板の一面１０１ａから、円錐状のエミッタ１０４以外の部分を除去する。
（工程Ｄ）
　図７Ｄに示すように、エミッタ１０４および基板の一面１０１ａに絶縁膜１０７Ａを形成し、その絶縁膜１０７Ａの上に、ゲート電極となる金属膜１０５Ａを形成する。絶縁膜１０７Ａは、例えば、化学気相成長法（ＣＶＤ法）等を用いて形成することができる。金属膜１０５Ａは、例えば、スパッタリング法等を用いて形成することができる。
（工程Ｅ）
　金属膜１０５Ａの全体に、フォトレジスト１１１を塗布する。続いて、エミッタの一端１０４ａの上側で金属膜１０５Ａ（ゲート電極１０５）を開口させるため、図７Ｅに示すように、フォトレジスト１１１および金属膜１０５Ａの一部をエッチングする。その後に、所定の薬液を用いてフォトレジスト１１１を除去する。
（工程Ｆ）
　露出している金属膜１０５Ａおよび絶縁膜１０７Ａの上に、工程Ｄと同様に、図７Ｆに示すように、絶縁膜１０７Ｂ、集束電極になる金属膜１０６Ａを順に形成する。
（工程Ｇ）
　金属膜１０６Ａの全体に、フォトレジスト１１２を塗布する。続いて、エミッタの一端１０４ａの上側で金属膜１０６Ａ（集束電極１０６）を開口させるため、図７Ｇに示すように、フォトレジスト１１２および金属膜１０６Ａの一部をエッチングする。金属膜１０６Ａは、金属膜１０５Ａよりも基板１０１に近い側（ここでは下側）で開口させることが好ましい。
（工程Ｈ）
　図８Ａに示すように、所定の薬液を用いてフォトレジスト１１２を除去する。図８Ａでは複数の素子を描いている。また、図７Ｆおよび図７Ｇのエミッタ１０４付近に描いている絶縁膜１０７Ａと絶縁膜１０７Ｂとの境界線は省略している。
（工程Ｉ）
　図８Ｂに示すように、ダミー素子１０３が配置される第一領域Ｒ１のみに対し、フォトレジスト１１３で被覆する。その上で、電界放出素子１０２が配置される第二領域Ｒ２において、フッ化水素酸等を用いて絶縁膜１０７Ａおよび１０７Ｂを除去し、エミッタの一端１０４ａおよび金属膜１０５Ａ、１０６Ａの開口端１０５ａ、１０６ａを露出させる。その後に、ダミー素子１０３が配置される領域においては、フォトレジスト１１３のみを除去し、エミッタの一端１０４ａ、金属膜１０５ａ、１０５Ｂの開口端１０５ａが絶縁膜１０７Ａと１０７Ｂで覆われた状態を維持する。
　図９Ａ～９Ｄは、上記工程Ａ～Ｃによるエミッタの形成方法の変形例について、説明する図である。工程Ａ～Ｃでは、基板１０１に対し、導電材料を蒸着させることによって、エミッタを形成するが、エミッタの形成は次の工程Ａ’～Ｄ’で行ってもよい。
（工程Ａ’）
　図９Ａに示すように、シリコンの基板１０１の一面１０１ｂに、熱酸化法、プラズマＣＶＤ法等を用いて、ＳｉＯ２等の酸化物からなるマスク層１１４を形成する。続いて、マスク層１１４のうち、エミッタの直上に位置する部分１１４Ａ以外の部分を、フォトリソグラフィ法およびエッチング法を用いて除去する。
（工程Ｂ’）
　基板の一面１０１ｂ側から、所定の薬液を用いて、シリコンの等方性エッチングを行う。エッチングは、マスク層１１４Ａの周囲において、深さ方向に進行するとともに、深さ方向と直交する方向にも進むため、図９Ｂに示すように、マスク層１１４Ａの直下のシリコンのうち外側が除去される。マスク層１１４Ａに近いところほど、エッチングが進行し、多くのシリコンが除去される。
（工程Ｃ’）
　図９Ｃに示すように、エッチング後の表面（露出面）１０１ｃに対して熱酸化を行い、酸化膜１１５を形成する。
（工程Ｄ’）
　フッ化水素酸等を用いて酸化膜１１５およびマスク層１１４Ａを除去することにより、図９Ｄに示すように、新たに形成される基板の一面１０１ａに、一端１０４ａが尖ったエミッタ１０４だけが残った状態になる。
　図１０Ａ、１０Ｂは、上記工程Ｉによる絶縁膜の形成方法の変形例について、説明する図である。工程Ｉでは、電界放出素子１０２の上の絶縁膜１０７Ａおよび１０７Ｂだけを除去したが、電界放出素子１０２およびダミー素子１０３上の絶縁膜１０７Ａおよび１０７Ｂを除去した後、次の工程Ｉ’、Ｊ’でダミー素子１０３が配置される領域にのみ絶縁膜を形成してもよい。
（工程Ｉ’）
　図１０Ａに示すように、電界放出素子１０２が配置される領域のみに対し、フォトレジスト１１６で被覆する。その上で、真空蒸着やスパッタリング等により、ダミー素子１０３のエミッタの一端１０４ａ、金属膜１０５Ａ、１０６Ａの開口端１０５ａ、１０６ａ、および他の露出部分を覆うように、絶縁膜１０７Ｄを形成する。
（工程Ｊ’）
　図１０Ｂに示すように、フォトレジスト１１６と、その上に形成された絶縁膜１０７Ｄを除去する。
　以上のように、本実施形態の電子源１００では、アレイ状に配置された複数の電界放出素子１０２の周囲に、電界放出素子１０２と同じ構成の電極構造を備えたダミー素子１０３が配置される。そのため、電子源１００を動作させた際に、電界放出素子１０２上に形成される高電位と低電位の分布を、ダミー素子１０３上にも形成することができる。アレイ状の外周端に配置される電界放出素子１０２の周囲の電位分布は、アレイ状の中央に配置される電界放出素子１０２の周囲の電位分布と、ほぼ同様になる。したがって、外周端の電界放出素子１０２から放出される電子Ｅは、周囲の集束電極１０６からの低電位の影響を強く受けることがない。そのため、外周端の電界放出素子１０２からの電子Ｅの放出は、中央の電界放出素子１０２からの電子Ｅの放出と同様に、集束させた状態で行うことができ、周囲の低電位の影響を強く受けることによる、集束性の低下を抑えることができる。その結果として、異常な軌道を描いて放出された電子が、ゲート電極に入射するのを防ぐことができ、ゲート電流が増加することによる放電破壊の危険性を低くすることができる。
＜第二実施形態＞
　図１１は、本発明の第二実施形態に係る電子源２００の斜視図である。図１２は、図１１においてβ－β線で切断した電子源２００の断面図の一部である。電子源２００は、基板の一面１０１ａに沿って、第一領域Ｒ１と第二領域Ｒ２との間に、電界放出素子１０２およびダミー素子１０３のいずれも配置されない第三領域Ｒ３（空隙）を備える点において、第一実施形態の電子源１００と異なる。第三領域Ｒ３以外の構成については、第一実施形態と同様であり、対応する構成に同じ符号を付している。電子源２００は、少なくとも、第一実施形態の電子源１００で得られる効果を奏することができる。
　第三領域Ｒ３の幅Ｗ３は、第二領域Ｒ２の外周端の電界放出素子１０２から放出される電子Ｅの軌道が曲げられない程度に調整され、電界放出素子１０２一つ分の幅の２００％以下であることが好ましく、１００％以下であればより好ましい。電子源２００は、第三領域Ｒ３を備えることにより、フォトリソグラフィに関する次の問題を回避することができる。
　第一領域Ｒ１と第二領域Ｒ２が隣接する場合、ダミー素子１０３が配置される第一領域Ｒ１のみに、選択的に絶縁膜１０８を形成する処理は、フォトリソグラフィ法を用いて行われる。具体的には、図８Ａ、８Ｂに示すように、一旦、全面に形成した絶縁膜１０８のうち、第一領域Ｒ１のみにレジストを被覆し、レジストで被覆されていない第二領域Ｒ２の絶縁膜１０８のみを除去する。あるいは、図１０Ａ、１０Ｂに示すように、第二領域Ｒ２のみにレジストを被覆し、レジストで被覆されていない第一領域Ｒ１のみに絶縁膜１０８を形成する。
　しかしながら、第一領域Ｒ１と第二領域Ｒ２との境界にちょうど合うようにレジストを被覆するためには、アライメント精度の高い高価なリソグラフィ装置が必要になる。リソグラフィの精度が低くアライメントがずれてしまうと、例えば第一領域Ｒ１のみにレジストを被覆しようとしても、第一領域Ｒ１の一部が被覆されなかったり、第二領域Ｒ２の一部が余計に被覆されてしまったりすることがある。反対に、例えば第二領域Ｒ２のみにレジストを被覆しようとしても、実際には、第一領域Ｒ１との境界近傍において、第二領域Ｒ２の一部が露出してしまったり、第一領域Ｒ１の一部が余計に被覆されてしまったりすることがある。
　このようなアライメントのずれによる被覆の不具合があると、電界放出素子１０２の一部が絶縁膜１０８で中途半端に覆われて、電子Ｅを十分に放出できないか、放出された電子Ｅの軌道が曲がってしまう不具合が生じることがある。また、ダミー素子１０３の絶縁膜１０８が中途半端に開口してしまい、そこから余計な電子Ｅが放出されてしまう不具合が生じることもある。このような不具合は、電子源２００の破壊の原因となる。
　本実施形態の電子源２００では、第一領域Ｒ１と第二領域Ｒ２との間に、電子放出素子１０２とダミー素子１０３のいずれも配置されない第三領域Ｒ３を備える。これにより、第一領域Ｒ１のみに塗布したレジストが第一領域Ｒ１からはみ出した場合、または、第二領域Ｒ２のみに塗布したレジストが第二領域Ｒ２からはみ出した場合に、そのはみ出した分（マージン）を第三領域Ｒ３に吸収させることができる。第三領域Ｒ３では、電界放出素子１０２とダミー素子１０３のいずれも配置されないため、第三領域Ｒ３の幅Ｗ３以内のアライメントのずれがあっても、次に述べるように、電位分布に関する問題が生じない。
　図１３は、電子源２００を動作させた際に得られる、電界放出素子１０２およびダミー素子１０３の周辺の電位分布について説明する図である。第三領域Ｒ３には、集束電極１０６が作る低電位の分布だけが存在する。第一領域Ｒ１と第二領域Ｒ２には、第一実施形態と同様に、ゲート電極１０５が作る高電位と集束電極１０６が作る低電位とが、交互に並ぶ分布が存在する。したがって、電子源２００の全体にわたって、電位分布が、高電位と低電位が交互に並ぶ分布になっている。そのため、局所的に集束電極１０６による低電位の影響が高まり、その近傍の電界放出素子１０２から放出される電子Ｅの軌道が大きく曲げられ、電子Ｅの集束性が低下してしまう問題を回避することができる。
　以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
（実施例１）
　上記第二実施形態の電子源を作製した。基板の一面において、２０２５μｍ２（４５μｍ×４５μｍ）の第二領域に、１５×１５個の電界放出素子を作製した。第二領域の周囲の第三領域の幅を３μｍとした。第三領域の周囲の第一領域の幅を３０μｍとし、第一領域に１０列個のダミー素子を作製した。電子源の各構成要素の材料として、下記の材料を用いた。
　基板：Ｓｉ
　エミッタ：Ｓｉ
　ゲート電極：Ｎｂ
　集束電極：Ｎｂ
　絶縁膜：ＳｉＯ２
（比較例１）
　第一領域にダミー素子を作製しない以外は、実施例１と同様に電子源を作製した。第二領域の周囲に第三領域が広がる構成とした。
　各電極に所定の電圧を印加し、実施例１、比較例１の電子源を動作させた際に、発生するゲート電流を測定した。図１４は、測定の結果を示すグラフである。グラフの横軸は、集束電圧（Ｖ）を示し、グラフの縦軸は、アノード電流Ｉａに対するゲート電流Ｉｇの比（Ｉｇ／Ｉａ）（％）を示す。
　ダミー素子を備えていない比較例１の電子源では、集束電圧を２０Ｖ付近まで低くするとゲート電流が増加し始めている。集束電圧を０Ｖとすると、ゲート電流の比（Ｉｇ／Ｉａ）が４％に達しており、アノード電極に向けて放出した電子の４％がゲート電極に戻っていることが分かる。これは、比較例１の電子源の集束電圧を低くした場合、第二領域の外周端に配置されるエミッタから放出された電子が、外周端より外側の集束電極が作る低電位に影響されて異常な軌道を描き、ゲート電極に入射するためであると考えられる。
　一方、ダミー素子を備えている実施例１の電子源では、集束電圧を０Ｖ付近まで低くしても、ゲート電流はほとんど増加していない。集束電圧を－２０Ｖ付近まで下げても、ゲート電流の比（Ｉｇ／Ｉａ）は３％程度であり、アノード電極に向けて放出した電子のうち、ゲート電極に戻る電子の比率が、３％程度に抑えられていることが分かる。これは、実施例１の電子源では、ダミー素子が電界放出素子とほぼ同様の電位分布を形成しており、集束電圧を低くしても、第二領域の外周端に配置されるエミッタから放出された電子が、外周端より外側の電位の影響をほとんど受けないためであると考えられる。実施例１の電子源では、比較例１の電子源に比べて、放出される電子の集束性が高められていると考えられる。
　ゲート電流が増加すると、放電破壊が起きる確率が増大する。本発明者の実験により、ゲート電流の比（Ｉｇ／Ｉａ）が１０％を超えると、放電破壊の確率が急激に高まることが分かっている。図１４のグラフから、実施例１の電子源では、想定される集束電圧の範囲において、ゲート電流の比（Ｉｇ／Ｉａ）が１０％以内に抑えられており、放電破壊の危険性が低くなっていることが分かる。
　なお、実施例１の電子源として、第一実施形態の電子源を用いた場合には、第三領域がない分だけ電位分布の規則性が高まり、軌道を曲げられる電子の数が減るため、ゲート電流が減り、電子の集束性をさらに高めることができると考えられる。
１００、２００、３００・・・電子源
１０１・・・基板
１０１ａ・・・基板の一面
１０２・・・電界放出素子
１０３・・・ダミー素子
１０４、３０４・・・エミッタ
１０４ａ・・・エミッタの一端
１０５、３０５・・・ゲート電極
１０５ａ・・・ゲート電極の開口部
１０６、３０６・・・集束電極
１０６ａ・・・集束電極の開口部
１０７、１０７Ａ、１０７Ｂ、１０８・・・絶縁膜
１０９・・・リフトオフレジスト
１１０、１１１、１１２、１１３、１１５、１１６・・・フォトレジスト
１１４・・・マスク層
Ｅ・・・電子
Ｒ１・・・第一領域
Ｒ２・・・第二領域
Ｒ３・・・第三領域

Claims (8)

  1. 　基板の一面側に、外部空間に電子を放出する電界放出素子と、前記電界放出素子の周りを囲むダミー素子と、を備え、
    　前記電界放出素子および前記ダミー素子は、それぞれ、
    　一端側が尖ったエミッタと、
    　前記エミッタの一端側の周りを囲むゲート電極と、
    　前記ゲート電極の周りを囲む集束電極と、を備え、
    　前記ダミー素子が備える前記エミッタの前記一端側が、前記外部空間と電気的に絶縁されている、ことを特徴とする電子源。
  2. 　前記ダミー素子が備える前記エミッタが導電材料で構成され、その前記エミッタの一端側が第一絶縁膜で覆われる、ことを特徴とする請求項１に記載の電子源。
  3. 　前記第一絶縁膜が、１．０以上、１０．０以下の比誘電率を有する材料で構成される、ことを特徴とする請求項２に記載の電子源。
  4. 　前記第一絶縁膜の厚みが、５ｎｍ以上、かつ第二絶縁膜と第三絶縁膜の厚みの合計以下であり、
    　前記第二絶縁膜は、前記エミッタと前記ゲート電極の間に形成される絶縁膜であり、
    　前記第三絶縁膜は、前記ゲート電極と前記集束電極の間に形成される絶縁膜である、ことを特徴とする請求項２または３のいずれかに記載の電子源。
  5. 　前記ダミー素子が備える前記ゲート電極が、前記第一絶縁膜で覆われる、ことを特徴とする請求項２または３のいずれかに記載の電子源。
  6. 　前記ダミー素子が備える前記エミッタが、絶縁材料で構成される、ことを特徴とする請求項１に記載の電子源。
  7. 　前記一面において、前記ダミー素子が配置される第一領域の幅が、前記電界放出素子が配置される第二領域の幅の１／５以上である、ことを特徴とする請求項１または２のいずれかに記載の電子源。
  8. 　前記一面に沿って、前記ダミー素子が配置される第一領域と前記電界放出素子が配置される第二領域との間に、前記電界放出素子および前記ダミー素子のいずれも配置されない第三領域を備え、
    　前記第三領域の幅が、前記電界放出素子一つ分の幅の３００％以下である、ことを特徴とする請求項１または２のいずれかに記載の電子源。
PCT/JP2025/015594 2024-04-26 2025-04-22 電子源 Pending WO2025225614A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024073041A JP2025167981A (ja) 2024-04-26 2024-04-26 電子源
JP2024-073041 2024-04-26

Publications (1)

Publication Number Publication Date
WO2025225614A1 true WO2025225614A1 (ja) 2025-10-30

Family

ID=97490334

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/015594 Pending WO2025225614A1 (ja) 2024-04-26 2025-04-22 電子源

Country Status (2)

Country Link
JP (1) JP2025167981A (ja)
WO (1) WO2025225614A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197214A (ja) * 2003-12-26 2005-07-21 Samsung Sdi Co Ltd ダミー電極を備えた電子放出素子及びその製造方法
JP2006278008A (ja) * 2005-03-28 2006-10-12 Ulvac Japan Ltd 電界放出型表示装置
JP2021018846A (ja) * 2019-07-17 2021-02-15 国立研究開発法人産業技術総合研究所 電界放出素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197214A (ja) * 2003-12-26 2005-07-21 Samsung Sdi Co Ltd ダミー電極を備えた電子放出素子及びその製造方法
JP2006278008A (ja) * 2005-03-28 2006-10-12 Ulvac Japan Ltd 電界放出型表示装置
JP2021018846A (ja) * 2019-07-17 2021-02-15 国立研究開発法人産業技術総合研究所 電界放出素子

Also Published As

Publication number Publication date
JP2025167981A (ja) 2025-11-07

Similar Documents

Publication Publication Date Title
US6259199B1 (en) Electrode structures, display devices containing the same, and methods of making the same
JP4880568B2 (ja) 表面伝導型電子放出素子及び該電子放出素子を利用する電子源
JP3532275B2 (ja) 平面表示パネル
US5969467A (en) Field emission cathode and cleaning method therefor
KR100243990B1 (ko) 전계방출 캐소드와 그 제조방법
KR100314830B1 (ko) 전계방출표시장치의제조방법
JP3246137B2 (ja) 電界放出カソード及び電界放出カソードの製造方法
Nagao et al. Fabrication of a field emitter array with a built-in einzel lens
JP2025167981A (ja) 電子源
US20050001536A1 (en) Field emission electron source
KR100237273B1 (ko) 전계 방사형 냉음극
JP7279936B2 (ja) 電界放出素子
JP2010146914A (ja) 電子放出素子の製造方法および画像表示装置の製造方法
US6960876B2 (en) Electron emission devices
KR100278502B1 (ko) 더블 게이트를 갖는 화산형 금속 fea 제조방법
JP4206480B2 (ja) 電界放出型電子源
KR100452693B1 (ko) 전계 방출 소자의 제조방법
JPH1167057A (ja) 微小冷陰極
KR100186253B1 (ko) Locos에 의한 실리콘 fea 제조방법
KR100205056B1 (ko) 화산형 금속 에프이에이 제조방법
JPH1131452A (ja) 電界放出型冷陰極およびその製造方法
KR100447129B1 (ko) 전계 방출 소자의 제조방법
KR100292829B1 (ko) 3극구조의몰리브덴팁전계효과전자방출표시소자제조방법
KR100434533B1 (ko) 필드 에미터 어레이의 제조방법
JP2003109489A (ja) 電子放出素子、電子源及び画像形成装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25793577

Country of ref document: EP

Kind code of ref document: A1