JP3532275B2 - 平面表示パネル - Google Patents
平面表示パネルInfo
- Publication number
- JP3532275B2 JP3532275B2 JP32863094A JP32863094A JP3532275B2 JP 3532275 B2 JP3532275 B2 JP 3532275B2 JP 32863094 A JP32863094 A JP 32863094A JP 32863094 A JP32863094 A JP 32863094A JP 3532275 B2 JP3532275 B2 JP 3532275B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter
- display panel
- gate electrode
- emitter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 33
- 230000005684 electric field Effects 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 238000000605 extraction Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電界放出型カソード
（エミッタ電極）配列を有する平面表示パネルに関す
る。
（エミッタ電極）配列を有する平面表示パネルに関す
る。
【０００２】
【従来の技術】電界放出型カソード配列を有する平面表
示パネルとして、特開平４−２４９８２７号公報、特開
平２４９８４１号公報に示すような平面表示パネルが知
られている。これら公報に示す平面表示パネルでは、シ
リコン基板上に、酸化シリコンなどの絶縁膜とゲート電
極とが順次積層してあり、ゲート電極および絶縁膜に開
設されたアレイ状のキャビティ内に、先端先細のマイク
ロカソードがアレイ状に配置してある。
示パネルとして、特開平４−２４９８２７号公報、特開
平２４９８４１号公報に示すような平面表示パネルが知
られている。これら公報に示す平面表示パネルでは、シ
リコン基板上に、酸化シリコンなどの絶縁膜とゲート電
極とが順次積層してあり、ゲート電極および絶縁膜に開
設されたアレイ状のキャビティ内に、先端先細のマイク
ロカソードがアレイ状に配置してある。
【０００３】マイクロカソードが形成された基板には、
蛍光面が形成された対向基板が、所定間隔で配置され、
ゲート電極により走査されたマイクロカソードの先端か
ら蛍光面に向けて電子が放出されることにより、平面表
示がなされる。上記公報に示すような平面表示パネルで
は、マイクロカソードの先端の曲率半径を揃えることが
重要であり、曲率半径にばらつきがあると、一部のマイ
クロカソードの先端が放電により破壊され、電子が放出
されず、画素欠陥を生じるおそれがある。
蛍光面が形成された対向基板が、所定間隔で配置され、
ゲート電極により走査されたマイクロカソードの先端か
ら蛍光面に向けて電子が放出されることにより、平面表
示がなされる。上記公報に示すような平面表示パネルで
は、マイクロカソードの先端の曲率半径を揃えることが
重要であり、曲率半径にばらつきがあると、一部のマイ
クロカソードの先端が放電により破壊され、電子が放出
されず、画素欠陥を生じるおそれがある。
【０００４】そこで、特開平４−２４９８２７号公報の
ように、マイクロカソードの先端の曲率半径を揃える技
術が開発されている。
ように、マイクロカソードの先端の曲率半径を揃える技
術が開発されている。
【０００５】
【発明が解決しようとする課題】ところが、上記のよう
な構造のマイクロカソードを持つ平面表示パネルでは、
基本的には、先端が先細のマイクロカソードをアレイ状
に作製する必要があるため、マイクロカソードの形成プ
ロセスが煩雑である。そのため、個々のマイクロカソー
ドの先端の曲率半径を揃えることや、ゲート電極（引出
し電極）との相対位置を均一に配置することが依然とし
て困難であり、引出し電圧のばらつきが生じ、マイクロ
カソード先端の破壊による寿命の短縮化の問題が依然と
して生じるおそれがあった。
な構造のマイクロカソードを持つ平面表示パネルでは、
基本的には、先端が先細のマイクロカソードをアレイ状
に作製する必要があるため、マイクロカソードの形成プ
ロセスが煩雑である。そのため、個々のマイクロカソー
ドの先端の曲率半径を揃えることや、ゲート電極（引出
し電極）との相対位置を均一に配置することが依然とし
て困難であり、引出し電圧のばらつきが生じ、マイクロ
カソード先端の破壊による寿命の短縮化の問題が依然と
して生じるおそれがあった。
【０００６】本発明は、このような実状に鑑みてなさ
れ、簡単な製造プロセスで、エミッタ電極およびゲート
電極を作製することができ、エミッタ電極とゲート電極
との相対位置関係を均一にすることができ、しかも先端
先細のエミッタ電極を形成する必要がない平面表示パネ
ルの構造を提供することを目的とする。
れ、簡単な製造プロセスで、エミッタ電極およびゲート
電極を作製することができ、エミッタ電極とゲート電極
との相対位置関係を均一にすることができ、しかも先端
先細のエミッタ電極を形成する必要がない平面表示パネ
ルの構造を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る平面表示パネルは、電子を放出するエ
ミッタ電極と、前記エミッタ電極からの電子の放出を制
御するゲート電極と、前記エミッタ電極およびゲート電
極が形成される駆動基板と、前記駆動基板に対して所定
間隔離れて略平行に配置される蛍光面を持つ対向基板と
を有する平面表示パネルであって、前記エミッタ電極と
前記ゲート電極とが、前記駆動基板の表面に、前記蛍光
面と略平行な方向に所定間隔離れて配置してあり、前記
エミッタ電極が、幹電極と、その幹電極の両側から枝別
れする複数のエミッタ枝電極とから成り、前記エミッタ
枝電極の先端の幅が、基端の幅と略等しい幅であり、前
記エミッタ枝電極の突出長さが０．１〜５μm であり、
幅が０．１〜１μm であり、前記エミッタ電極とゲート
電極との間の電界強度が０．１Ｖ／オングストローム以
上となるように、前記エミッタ電極とゲート電極との間
隔と、エミッタ電極の厚みが決定してある。
に、本発明に係る平面表示パネルは、電子を放出するエ
ミッタ電極と、前記エミッタ電極からの電子の放出を制
御するゲート電極と、前記エミッタ電極およびゲート電
極が形成される駆動基板と、前記駆動基板に対して所定
間隔離れて略平行に配置される蛍光面を持つ対向基板と
を有する平面表示パネルであって、前記エミッタ電極と
前記ゲート電極とが、前記駆動基板の表面に、前記蛍光
面と略平行な方向に所定間隔離れて配置してあり、前記
エミッタ電極が、幹電極と、その幹電極の両側から枝別
れする複数のエミッタ枝電極とから成り、前記エミッタ
枝電極の先端の幅が、基端の幅と略等しい幅であり、前
記エミッタ枝電極の突出長さが０．１〜５μm であり、
幅が０．１〜１μm であり、前記エミッタ電極とゲート
電極との間の電界強度が０．１Ｖ／オングストローム以
上となるように、前記エミッタ電極とゲート電極との間
隔と、エミッタ電極の厚みが決定してある。
【０００８】なお、電界強度が０．１Ｖ／オングストロ
ーム以下では、電子の放出が安定せず、平面表示パネル
として用いることが困難である。
ーム以下では、電子の放出が安定せず、平面表示パネル
として用いることが困難である。
【０００９】前記エミッタ電極の厚みが、１００オング
ストローム以下であることが好ましい。エミッタ電極の
厚みの下限は、理論的には、原子一個のオーダーの厚み
である。
ストローム以下であることが好ましい。エミッタ電極の
厚みの下限は、理論的には、原子一個のオーダーの厚み
である。
【００１０】前記エミッタ電極とゲート電極との間に位
置する駆動基板の表面には、トレンチを形成しても良
い。
置する駆動基板の表面には、トレンチを形成しても良
い。
【００１１】
【作用】本発明に係る平面表示パネルでは、エミッタ電
極とゲート電極とが、駆動基板の表面に、前記蛍光面と
略平行な方向に所定間隔離れて配置してあり、エミッタ
電極の厚みを、エミッタ電極から電子が放出し得る厚み
に設定する。エミッタ電極に負電圧を印加し、ゲート電
極に０を含む正電圧を印加し、蛍光面のアノード電極に
正の高電圧を印加することで、エミッタ電極のゲート電
極側先端部に強い電界が生じる。その結果、エミッタ電
極の先端からゲート電極に向けて電子が放出され、ゲー
ト電極に向かう途中で、より高電位のアノード電極側に
向かって進路が曲げられ、蛍光面に当り光を出す。
極とゲート電極とが、駆動基板の表面に、前記蛍光面と
略平行な方向に所定間隔離れて配置してあり、エミッタ
電極の厚みを、エミッタ電極から電子が放出し得る厚み
に設定する。エミッタ電極に負電圧を印加し、ゲート電
極に０を含む正電圧を印加し、蛍光面のアノード電極に
正の高電圧を印加することで、エミッタ電極のゲート電
極側先端部に強い電界が生じる。その結果、エミッタ電
極の先端からゲート電極に向けて電子が放出され、ゲー
ト電極に向かう途中で、より高電位のアノード電極側に
向かって進路が曲げられ、蛍光面に当り光を出す。
【００１２】本発明に係る平面表示パネルでは、エミッ
タ電極とゲート電極とを同一の層で形成することによ
り、従来構造の先端先細のマイクロカソード（エミッタ
電極）を有する平面表示パネルの製造プロセスに比較
し、製造プロセスを簡略化することができる。
タ電極とゲート電極とを同一の層で形成することによ
り、従来構造の先端先細のマイクロカソード（エミッタ
電極）を有する平面表示パネルの製造プロセスに比較
し、製造プロセスを簡略化することができる。
【００１３】エミッタ電極の膜厚が均一になるように成
膜することで、エミッタ電極の引出し電圧のばらつきを
抑制することができる。すなわち、エミッタ電極の膜厚
を、電界放出に必要な厚さ（数１００オングストローム
以下）に制御し、しかもその膜厚のばらつきを所定範囲
（±５％）内に抑えることで、引出し電圧の均一性と、
エミッタ電極の長寿命化を実現することができる。
膜することで、エミッタ電極の引出し電圧のばらつきを
抑制することができる。すなわち、エミッタ電極の膜厚
を、電界放出に必要な厚さ（数１００オングストローム
以下）に制御し、しかもその膜厚のばらつきを所定範囲
（±５％）内に抑えることで、引出し電圧の均一性と、
エミッタ電極の長寿命化を実現することができる。
【００１４】また、エミッタ電極の引出し電圧を、エミ
ッタ電極の膜厚のコントロールで調整することができ
る。エミッタ電極の膜厚のコントロールで調整すること
で、電界強度が従来のもの同じと仮定した場合に、引出
し電圧を低く設定することができる。
ッタ電極の膜厚のコントロールで調整することができ
る。エミッタ電極の膜厚のコントロールで調整すること
で、電界強度が従来のもの同じと仮定した場合に、引出
し電圧を低く設定することができる。
【００１５】さらに、エミッタ電極のゲート電極側先端
の幅を、基端の幅と略等しい幅にすることで、エミッタ
電極から放出されてゲート電極へ向かう電子の軌跡が一
定となり、画素欠陥のおそれが少なくなる。
の幅を、基端の幅と略等しい幅にすることで、エミッタ
電極から放出されてゲート電極へ向かう電子の軌跡が一
定となり、画素欠陥のおそれが少なくなる。
【００１６】
【実施例】以下、本発明に係る平面表示パネルを、図面
に示す実施例に基づき、詳細に説明する。図１は本発明
の一実施例に係る平面表示パネルの要部断面を示す説明
図、図２は図１に示す駆動基板の表面に形成されたエミ
ッタ電極およびゲート電極のパターンを示す平面図、図
３は本発明の他の実施例に係るエミッタ電極およびゲー
ト電極のパターンを示す平面図、図４は本発明のさらに
その他の実施例に係る平面表示パネルに用いる駆動基板
の要部断面図、図５はエミッタ電極の先端における電界
強度を示す説明図である。
に示す実施例に基づき、詳細に説明する。図１は本発明
の一実施例に係る平面表示パネルの要部断面を示す説明
図、図２は図１に示す駆動基板の表面に形成されたエミ
ッタ電極およびゲート電極のパターンを示す平面図、図
３は本発明の他の実施例に係るエミッタ電極およびゲー
ト電極のパターンを示す平面図、図４は本発明のさらに
その他の実施例に係る平面表示パネルに用いる駆動基板
の要部断面図、図５はエミッタ電極の先端における電界
強度を示す説明図である。
【００１７】図１，２に示す本実施例に係る平面表示パ
ネル２は、駆動基板４と対向基板６とを有する。駆動基
板４は、たとえば単結晶シリコンウェーハなどで構成さ
れ、その表面に、絶縁膜８が成膜してある。絶縁膜８
は、酸化シリコン膜などで構成され、シリコン製基板４
の表面を熱酸化あるいはＣＶＤ法により成膜される。絶
縁膜８の膜厚は、特に限定されないが、たとえば１０〜
１０3 ｎｍの膜厚である。
ネル２は、駆動基板４と対向基板６とを有する。駆動基
板４は、たとえば単結晶シリコンウェーハなどで構成さ
れ、その表面に、絶縁膜８が成膜してある。絶縁膜８
は、酸化シリコン膜などで構成され、シリコン製基板４
の表面を熱酸化あるいはＣＶＤ法により成膜される。絶
縁膜８の膜厚は、特に限定されないが、たとえば１０〜
１０3 ｎｍの膜厚である。
【００１８】本実施例では、この絶縁膜８の上に、エミ
ッタ電極１０およびゲート電極１２が、同一層をエッチ
ング加工することにより、図２に示すパターンで形成さ
れる。エミッタ電極１０およびゲート電極１２は、たと
えばモリブデン（Ｍｏ）、タングステンシリサイド（Ｗ
−Ｓｉ）、モリブデンシリサイド（Ｍｏ−Ｓｉ）などで
構成され、電子ビーム蒸着法またはスパッタリング法な
どで絶縁膜８の上に成膜される。
ッタ電極１０およびゲート電極１２が、同一層をエッチ
ング加工することにより、図２に示すパターンで形成さ
れる。エミッタ電極１０およびゲート電極１２は、たと
えばモリブデン（Ｍｏ）、タングステンシリサイド（Ｗ
−Ｓｉ）、モリブデンシリサイド（Ｍｏ−Ｓｉ）などで
構成され、電子ビーム蒸着法またはスパッタリング法な
どで絶縁膜８の上に成膜される。
【００１９】本実施例では、ゲート電極１２は、図２に
示すように、所定間隔で略平行に列方向に伸びるよう
に、直線状に形成される。エミッタ電極１０は、これら
ゲート電極１２の間に配置され、ゲート電極１２に略平
行な幹電極１６と、その幹電極１６から両側に枝別れす
るエミッタ枝電極１８とを有する。
示すように、所定間隔で略平行に列方向に伸びるよう
に、直線状に形成される。エミッタ電極１０は、これら
ゲート電極１２の間に配置され、ゲート電極１２に略平
行な幹電極１６と、その幹電極１６から両側に枝別れす
るエミッタ枝電極１８とを有する。
【００２０】エミッタ枝電極１８の突出長さａは、０．
１〜５μm であり、そのエミッタ枝電極１８の幅ｂは、
０．１〜１μm である。また、ゲート電極１２の幅ｃ
は、好ましくは０．１〜１μm である。さらに、エミッ
タ電極であるエミッタ枝電極１８の幅ｂは、その先端部
と基端部とで略同一である。エミッタ電極であるエミッ
タ枝電極１８の先端とゲート電極１２との間隔ｔは、エ
ミッタ電極１０の厚みｈ（図１参照）との関係で、電界
強度が０．１Ｖ／オングストローム以上と成るように決
定され、具体的には、１±０．５μm であることが好ま
しい。また、エミッタ電極１０の厚みｈは、ゲート電極
１２の厚みと同様であるが、電界強度が０．１Ｖ／オン
グストローム以上と成るように決定され、具体的には、
１００オングストローム以下程度である。電界強度が、
０．１Ｖ／オングストローム以下では、電子の放出が安
定せず、平面表示パネルとして用いることが困難であ
る。
１〜５μm であり、そのエミッタ枝電極１８の幅ｂは、
０．１〜１μm である。また、ゲート電極１２の幅ｃ
は、好ましくは０．１〜１μm である。さらに、エミッ
タ電極であるエミッタ枝電極１８の幅ｂは、その先端部
と基端部とで略同一である。エミッタ電極であるエミッ
タ枝電極１８の先端とゲート電極１２との間隔ｔは、エ
ミッタ電極１０の厚みｈ（図１参照）との関係で、電界
強度が０．１Ｖ／オングストローム以上と成るように決
定され、具体的には、１±０．５μm であることが好ま
しい。また、エミッタ電極１０の厚みｈは、ゲート電極
１２の厚みと同様であるが、電界強度が０．１Ｖ／オン
グストローム以上と成るように決定され、具体的には、
１００オングストローム以下程度である。電界強度が、
０．１Ｖ／オングストローム以下では、電子の放出が安
定せず、平面表示パネルとして用いることが困難であ
る。
【００２１】エミッタ電極１０の各エミッタ枝電極１
８，１８間の列方向間隔ｄは、エミッタ枝電極１８，１
８の電界の影響が相互に影響し合わないように決定さ
れ、たとえば０．５〜５μm である。図２に示すパター
ンのゲート電極１２およびエミッタ電極１０は、同一層
を、一枚のマスクを用いたフォトリソグラフィー法に基
づき、エッチング加工することにより容易に得ることが
でき、その製造プロセスがきわめて容易である。
８，１８間の列方向間隔ｄは、エミッタ枝電極１８，１
８の電界の影響が相互に影響し合わないように決定さ
れ、たとえば０．５〜５μm である。図２に示すパター
ンのゲート電極１２およびエミッタ電極１０は、同一層
を、一枚のマスクを用いたフォトリソグラフィー法に基
づき、エッチング加工することにより容易に得ることが
でき、その製造プロセスがきわめて容易である。
【００２２】図１に示すように、本実施例では、駆動基
板４に対して、所定間隔離れて、対向基板６が配置して
ある。対向基板６は、たとえばガラスなどで構成された
透明基板で構成され、その駆動基板側表面には、電子線
が照射されることにより光る蛍光面１４が形成してあ
る。蛍光面１４には、アノード電圧が印加される。
板４に対して、所定間隔離れて、対向基板６が配置して
ある。対向基板６は、たとえばガラスなどで構成された
透明基板で構成され、その駆動基板側表面には、電子線
が照射されることにより光る蛍光面１４が形成してあ
る。蛍光面１４には、アノード電圧が印加される。
【００２３】駆動基板４と対向基板６との間隔は、特に
限定されないが、たとえば３００μm 程度である。これ
らの駆動基板４と対向基板６との間は、１０-3〜１０-4
Torr程度の真空にしてあることが好ましい。電子の放出
を安定させるためである。
限定されないが、たとえば３００μm 程度である。これ
らの駆動基板４と対向基板６との間は、１０-3〜１０-4
Torr程度の真空にしてあることが好ましい。電子の放出
を安定させるためである。
【００２４】本実施例に係る平面表示パネル２では、エ
ミッタ電極１０に−５０Ｖ程度の負電圧を印加し、ゲー
ト電極１２に０Ｖを印加し、蛍光面１４のアノード電極
に＋２ｋＶの電圧を印加することで、エミッタ電極１０
のエミッタ枝電極１８の先端に、強い電界が生じる。本
実施例において、エミッタ電極１０のエミッタ枝電極１
８の先端に生じる電界強度を、図５に示す。図５に示す
ように、本実施例では、エミッタ枝電極１８の先端に生
じる電界強度は、０．１Ｖ／オングストローム以上とな
ることが確認された。
ミッタ電極１０に−５０Ｖ程度の負電圧を印加し、ゲー
ト電極１２に０Ｖを印加し、蛍光面１４のアノード電極
に＋２ｋＶの電圧を印加することで、エミッタ電極１０
のエミッタ枝電極１８の先端に、強い電界が生じる。本
実施例において、エミッタ電極１０のエミッタ枝電極１
８の先端に生じる電界強度を、図５に示す。図５に示す
ように、本実施例では、エミッタ枝電極１８の先端に生
じる電界強度は、０．１Ｖ／オングストローム以上とな
ることが確認された。
【００２５】そのため、エミッタ枝電極１８の先端から
ゲート電極１２に向けて電子が放出され、ゲート電極１
２へ向かう途中で、より高電位のアノード電極（蛍光面
１４）側に向けて、図１の符号５，７に示す軌跡のよう
に、電子の進路が曲げられ、蛍光面１４に当たり光を出
す。
ゲート電極１２に向けて電子が放出され、ゲート電極１
２へ向かう途中で、より高電位のアノード電極（蛍光面
１４）側に向けて、図１の符号５，７に示す軌跡のよう
に、電子の進路が曲げられ、蛍光面１４に当たり光を出
す。
【００２６】なお、電子が放出されるエミッタ電極１０
の列選択は、特定列のエミッタ電極１０にのみ前記負電
圧を印加すればよい。また、電子が放出されるエミッタ
電極１０の行選択は、図示省略してある別層の電極で制
御する。本実施例に係る平面表示パネル２では、エミッ
タ電極１０とゲート電極１２とを同一の層で形成するこ
とにより、従来構造の先端先細のマイクロカソード（エ
ミッタ電極）を有する平面表示パネルの製造プロセスに
比較し、製造プロセスを簡略化することができる。
の列選択は、特定列のエミッタ電極１０にのみ前記負電
圧を印加すればよい。また、電子が放出されるエミッタ
電極１０の行選択は、図示省略してある別層の電極で制
御する。本実施例に係る平面表示パネル２では、エミッ
タ電極１０とゲート電極１２とを同一の層で形成するこ
とにより、従来構造の先端先細のマイクロカソード（エ
ミッタ電極）を有する平面表示パネルの製造プロセスに
比較し、製造プロセスを簡略化することができる。
【００２７】エミッタ電極１０の膜厚が均一になるよう
に成膜することで、エミッタ電極１０の引出し電圧のば
らつきを抑制することができる。すなわち、エミッタ電
極１０の膜厚を、電界放出に必要な厚さ（数１００オン
グストローム以下）に制御し、しかもその膜厚のばらつ
きを所定範囲（±５％）内に抑えることで、引出し電圧
の均一性と、エミッタ電極の長寿命化を実現することが
できる。
に成膜することで、エミッタ電極１０の引出し電圧のば
らつきを抑制することができる。すなわち、エミッタ電
極１０の膜厚を、電界放出に必要な厚さ（数１００オン
グストローム以下）に制御し、しかもその膜厚のばらつ
きを所定範囲（±５％）内に抑えることで、引出し電圧
の均一性と、エミッタ電極の長寿命化を実現することが
できる。
【００２８】また、エミッタ電極１０の引出し電圧を、
エミッタ電極１０の膜厚ｈのコントロールで調整するこ
とができる。エミッタ電極１０の膜厚のコントロールで
調整することで、電界強度が従来のもの同じと仮定した
場合に、引出し電圧を低く設定することができる。
エミッタ電極１０の膜厚ｈのコントロールで調整するこ
とができる。エミッタ電極１０の膜厚のコントロールで
調整することで、電界強度が従来のもの同じと仮定した
場合に、引出し電圧を低く設定することができる。
【００２９】さらに、エミッタ電極１０のエミッタ枝電
極１８先端の幅を、基端の幅と略等しい幅にすること
で、エミッタ枝電極１８の先端から放出されてゲート電
極１２へ向かう電子の軌跡が一定となり、画素欠陥のお
それが少なくなる。次に、本発明の他の実施例について
説明する。
極１８先端の幅を、基端の幅と略等しい幅にすること
で、エミッタ枝電極１８の先端から放出されてゲート電
極１２へ向かう電子の軌跡が一定となり、画素欠陥のお
それが少なくなる。次に、本発明の他の実施例について
説明する。
【００３０】図３に示す実施例に係る平面表示パネル２
ａでは、ゲート電極１２ａを、ゲート幹電極１９と、そ
の幹電極１９の両側から枝別れするゲート枝電極２０と
で構成し、ゲート枝電極２０が、エミッタ電極１０の隣
接する各エミッタ枝電極１８間に位置するように配置す
る。
ａでは、ゲート電極１２ａを、ゲート幹電極１９と、そ
の幹電極１９の両側から枝別れするゲート枝電極２０と
で構成し、ゲート枝電極２０が、エミッタ電極１０の隣
接する各エミッタ枝電極１８間に位置するように配置す
る。
【００３１】この実施例では、隣接する各エミッタ枝電
極１８の間に、ゲート枝電極２０が配置されるので、隣
接するエミッタ枝電極１８の先端の電界の影響が、相互
に影響することを有効に防止することができる。また、
本実施例では、エミッタ枝電極１８の先端からゲート電
極１２ａの幹電極１９へ向かう電子のみでなく、エミッ
タ枝電極１８の先端からゲート枝電極２０へ向かう電子
も、最終的に図１に示す蛍光面１４へ照射するので、輝
度の向上が期待できる。
極１８の間に、ゲート枝電極２０が配置されるので、隣
接するエミッタ枝電極１８の先端の電界の影響が、相互
に影響することを有効に防止することができる。また、
本実施例では、エミッタ枝電極１８の先端からゲート電
極１２ａの幹電極１９へ向かう電子のみでなく、エミッ
タ枝電極１８の先端からゲート枝電極２０へ向かう電子
も、最終的に図１に示す蛍光面１４へ照射するので、輝
度の向上が期待できる。
【００３２】図３に示す実施例のその他の構成および作
用は、図１，２に示す実施例と同様なので、その説明は
省略する。図４は、本発明のさらにその他の実施例を示
す。図４に示す実施例では、エミッタ電極１０およびゲ
ート電極１２または１２ａが形成された駆動基板４の表
面に、これら電極１０，１２（または１２ａ）間の位置
で、自己整合的に、トレンチ２２が形成してある。これ
らトレンチ２２は、エミッタ電極１０のエミッタ枝電極
１８の先端がトレンチ２２に対して、オーバーハング量
ｅの距離で突出するように形成される。オーバーハング
量ｅは、特に限定されないが、１００〜５０００オング
ストロームが好ましい。
用は、図１，２に示す実施例と同様なので、その説明は
省略する。図４は、本発明のさらにその他の実施例を示
す。図４に示す実施例では、エミッタ電極１０およびゲ
ート電極１２または１２ａが形成された駆動基板４の表
面に、これら電極１０，１２（または１２ａ）間の位置
で、自己整合的に、トレンチ２２が形成してある。これ
らトレンチ２２は、エミッタ電極１０のエミッタ枝電極
１８の先端がトレンチ２２に対して、オーバーハング量
ｅの距離で突出するように形成される。オーバーハング
量ｅは、特に限定されないが、１００〜５０００オング
ストロームが好ましい。
【００３３】このようなトレンチ２２を形成すること
で、エミッタ電極１０とゲート電極１２（１２ａ）との
間の動作電位を高める目的に対応し得るように、縁面距
離をかせぐことができる。すなわち、平面表示パネルの
製造の過程で、ゲート電極１２（１２ａ）に０Ｖ、全て
のエミッタ電極１０に＋１ｋＶ程度の逆バイアスを印加
することで、エミッタ枝電極１８の先端部から電界蒸発
現象を生じさせ、その先端部の微視的な突起を除去し、
エミッタ枝電極１８の先端部の形状を均一化することも
できる。
で、エミッタ電極１０とゲート電極１２（１２ａ）との
間の動作電位を高める目的に対応し得るように、縁面距
離をかせぐことができる。すなわち、平面表示パネルの
製造の過程で、ゲート電極１２（１２ａ）に０Ｖ、全て
のエミッタ電極１０に＋１ｋＶ程度の逆バイアスを印加
することで、エミッタ枝電極１８の先端部から電界蒸発
現象を生じさせ、その先端部の微視的な突起を除去し、
エミッタ枝電極１８の先端部の形状を均一化することも
できる。
【００３４】なお、本発明は、上述した実施例に限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。
【００３５】
【発明の効果】以上説明してきたように、本発明に係る
平面表示パネルによれば、エミッタ電極とゲート電極と
を同一の層で形成することにより、従来構造の先端先細
のマイクロカソード（エミッタ電極）を有する平面表示
パネルの製造プロセスに比較し、製造プロセスを簡略化
することができる。
平面表示パネルによれば、エミッタ電極とゲート電極と
を同一の層で形成することにより、従来構造の先端先細
のマイクロカソード（エミッタ電極）を有する平面表示
パネルの製造プロセスに比較し、製造プロセスを簡略化
することができる。
【００３６】エミッタ電極の膜厚が均一になるように成
膜することで、エミッタ電極の引出し電圧のばらつきを
抑制することができる。また、エミッタ電極の引出し電
圧を、エミッタ電極の膜厚のコントロールで調整するこ
とができる。エミッタ電極の膜厚のコントロールで調整
することで、電界強度が従来のものと同じと仮定した場
合に、引出し電圧を低く設定することができる。
膜することで、エミッタ電極の引出し電圧のばらつきを
抑制することができる。また、エミッタ電極の引出し電
圧を、エミッタ電極の膜厚のコントロールで調整するこ
とができる。エミッタ電極の膜厚のコントロールで調整
することで、電界強度が従来のものと同じと仮定した場
合に、引出し電圧を低く設定することができる。
【００３７】さらに、エミッタ電極のゲート電極側先端
の幅を、基端の幅と略等しい幅にすることで、エミッタ
電極から放出されてゲート電極へ向かう電子の軌跡が一
定となり、画素欠陥のおそれが少なくなる。
の幅を、基端の幅と略等しい幅にすることで、エミッタ
電極から放出されてゲート電極へ向かう電子の軌跡が一
定となり、画素欠陥のおそれが少なくなる。
【図１】図１は本発明の一実施例に係る平面表示パネル
の要部断面を示す説明図である。
の要部断面を示す説明図である。
【図２】図２は図１に示す駆動基板の表面に形成された
エミッタ電極およびゲート電極のパターンを示す平面図
である。
エミッタ電極およびゲート電極のパターンを示す平面図
である。
【図３】図３は本発明の他の実施例に係るエミッタ電極
およびゲート電極のパターンを示す平面図である。
およびゲート電極のパターンを示す平面図である。
【図４】図４は本発明のさらにその他の実施例に係る平
面表示パネルに用いる駆動基板の要部断面図である。
面表示パネルに用いる駆動基板の要部断面図である。
【図５】図５はエミッタ電極の先端における電界強度を
示す説明図である。
示す説明図である。
２，２ａ… 平面表示パネル
４… 駆動基板
６… 対向基板
８… 絶縁膜
１０… エミッタ電極
１２，１２ａ… ゲート電極
１４… 蛍光面
１６… 幹電極
１８… エミッタ枝電極
２０… ゲート枝電極
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01J 31/12
Claims (3)
- 【請求項１】 電子を放出するエミッタ電極と、前記エ
ミッタ電極からの電子の放出を制御するゲート電極と、
前記エミッタ電極およびゲート電極が形成される駆動基
板と、前記駆動基板に対して所定間隔離れて略平行に配
置される蛍光面を持つ対向基板とを有する平面表示パネ
ルであって、 前記エミッタ電極と前記ゲート電極とが、前記駆動基板
の表面に、前記蛍光面と略平行な方向に所定間隔離れて
配置してあり、 前記エミッタ電極が、幹電極と、その幹電極の両側から
枝別れする複数のエミッタ枝電極とから成り、 前記エミッタ枝電極の先端の幅が、基端の幅と略等しい
幅であり、 前記エミッタ枝電極の突出長さが０．１〜５μm であ
り、幅が０．１〜１μm であり、 前記エミッタ電極とゲート電極との間の電界強度が０．
１Ｖ／オングストローム以上となるように、前記エミッ
タ電極とゲート電極との間隔と、エミッタ電極の厚みが
決定してある 平面表示パネル。 - 【請求項２】 前記エミッタ電極の厚みが、１００オン
グストローム以下である請求項１に記載の平面表示パネ
ル。 - 【請求項３】 前記エミッタ電極とゲート電極との間に
位置する駆動基板の表面には、トレンチが形成してある
請求項１または２に記載の平面表示パネル。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32863094A JP3532275B2 (ja) | 1994-12-28 | 1994-12-28 | 平面表示パネル |
| US08/574,859 US5982091A (en) | 1994-12-28 | 1995-12-19 | Flat display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32863094A JP3532275B2 (ja) | 1994-12-28 | 1994-12-28 | 平面表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08185814A JPH08185814A (ja) | 1996-07-16 |
| JP3532275B2 true JP3532275B2 (ja) | 2004-05-31 |
Family
ID=18212419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32863094A Expired - Fee Related JP3532275B2 (ja) | 1994-12-28 | 1994-12-28 | 平面表示パネル |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5982091A (ja) |
| JP (1) | JP3532275B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1167063A (ja) * | 1997-08-08 | 1999-03-09 | Pioneer Electron Corp | 電子放出素子及びこれを用いた表示装置 |
| FR2798508B1 (fr) * | 1999-09-09 | 2001-10-05 | Commissariat Energie Atomique | Dispositif permettant de produire un champ electrique module au niveau d'une electrode et son application aux ecrans plats a emission de champ |
| JP3658342B2 (ja) * | 2000-05-30 | 2005-06-08 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置、並びにテレビジョン放送表示装置 |
| JP3639808B2 (ja) * | 2000-09-01 | 2005-04-20 | キヤノン株式会社 | 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法 |
| JP3610325B2 (ja) * | 2000-09-01 | 2005-01-12 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置の製造方法 |
| JP3639809B2 (ja) | 2000-09-01 | 2005-04-20 | キヤノン株式会社 | 電子放出素子，電子放出装置，発光装置及び画像表示装置 |
| JP3658346B2 (ja) * | 2000-09-01 | 2005-06-08 | キヤノン株式会社 | 電子放出素子、電子源および画像形成装置、並びに電子放出素子の製造方法 |
| JP3634781B2 (ja) | 2000-09-22 | 2005-03-30 | キヤノン株式会社 | 電子放出装置、電子源、画像形成装置及びテレビジョン放送表示装置 |
| JP3768908B2 (ja) * | 2001-03-27 | 2006-04-19 | キヤノン株式会社 | 電子放出素子、電子源、画像形成装置 |
| US6911768B2 (en) | 2001-04-30 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Tunneling emitter with nanohole openings |
| US6753544B2 (en) * | 2001-04-30 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Silicon-based dielectric tunneling emitter |
| US6781146B2 (en) | 2001-04-30 | 2004-08-24 | Hewlett-Packard Development Company, L.P. | Annealed tunneling emitter |
| US6882100B2 (en) * | 2001-04-30 | 2005-04-19 | Hewlett-Packard Development Company, L.P. | Dielectric light device |
| JP3703415B2 (ja) * | 2001-09-07 | 2005-10-05 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置、並びに電子放出素子及び電子源の製造方法 |
| JP3605105B2 (ja) * | 2001-09-10 | 2004-12-22 | キヤノン株式会社 | 電子放出素子、電子源、発光装置、画像形成装置および基板の各製造方法 |
| JP3768937B2 (ja) * | 2001-09-10 | 2006-04-19 | キヤノン株式会社 | 電子放出素子、電子源及び画像表示装置の製造方法 |
| JP3710436B2 (ja) * | 2001-09-10 | 2005-10-26 | キヤノン株式会社 | 電子放出素子、電子源及び画像表示装置の製造方法 |
| US6558968B1 (en) | 2001-10-31 | 2003-05-06 | Hewlett-Packard Development Company | Method of making an emitter with variable density photoresist layer |
| KR100982328B1 (ko) * | 2004-02-25 | 2010-09-15 | 삼성에스디아이 주식회사 | 전계 방출 표시 소자 |
| US20060232187A1 (en) * | 2005-04-19 | 2006-10-19 | Industrial Technology Research Institute | Field emission light source and method for operating the same |
| CN1885474B (zh) * | 2005-06-24 | 2011-01-26 | 清华大学 | 场发射阴极装置及场发射显示器 |
| KR20070010660A (ko) * | 2005-07-19 | 2007-01-24 | 삼성에스디아이 주식회사 | 전자 방출 소자 및 이를 구비한 평판 디스플레이 장치 |
| KR20070011804A (ko) * | 2005-07-21 | 2007-01-25 | 삼성에스디아이 주식회사 | 전자 방출 소자 및 이를 구비한 평판 디스플레이 장치 |
| KR20070070649A (ko) | 2005-12-29 | 2007-07-04 | 삼성에스디아이 주식회사 | 전자 방출 소자, 이를 구비한 백라이트 유닛, 이를 구비한평판 디스플레이 장치 및 전자 방출 소자의 구동 방법 |
| TWI314334B (en) * | 2006-01-18 | 2009-09-01 | Ind Tech Res Inst | Field emission flat lamp and cathode plate thereof |
| US20080012468A1 (en) * | 2006-07-13 | 2008-01-17 | Samsung Sdi Co., Ltd. | Light emission device and display device |
| CN108615781A (zh) * | 2018-03-20 | 2018-10-02 | 南京合智电力科技有限公司 | 一种新型电子发射器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4904895A (en) * | 1987-05-06 | 1990-02-27 | Canon Kabushiki Kaisha | Electron emission device |
| JP2574500B2 (ja) * | 1990-03-01 | 1997-01-22 | 松下電器産業株式会社 | プレーナ型冷陰極の製造方法 |
| JP2656851B2 (ja) * | 1990-09-27 | 1997-09-24 | 工業技術院長 | 画像表示装置 |
| US5173635A (en) * | 1990-11-30 | 1992-12-22 | Motorola, Inc. | Bi-directional field emission device |
-
1994
- 1994-12-28 JP JP32863094A patent/JP3532275B2/ja not_active Expired - Fee Related
-
1995
- 1995-12-19 US US08/574,859 patent/US5982091A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5982091A (en) | 1999-11-09 |
| JPH08185814A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3532275B2 (ja) | 平面表示パネル | |
| EP0685869B1 (en) | Cold cathode using metal layer for electron emission control | |
| US6445124B1 (en) | Field emission device | |
| US7473154B2 (en) | Method for manufacturing carbon nanotube field emission display | |
| US7541732B2 (en) | Electron emission with electron emission regions on cathode electrodes | |
| JP2003100199A (ja) | 電子放出素子、電子源及び画像形成装置 | |
| KR100618531B1 (ko) | 전자방출소자, 전자원 및 다이폴층을 가진 화상표시장치 | |
| EP0645794B1 (en) | Focusing and steering electrodes for electron sources | |
| KR20050086238A (ko) | 전계 방출 표시장치 | |
| US7667380B2 (en) | Electron emission device using thick-film insulating structure | |
| JP2669749B2 (ja) | 電界放出素子 | |
| US7498732B2 (en) | Electron emission device with a grid electrode and electron emission display having the same | |
| US7545091B2 (en) | Electron emission device | |
| US7348720B2 (en) | Electron emission device and electron emission display including the same | |
| KR100237273B1 (ko) | 전계 방사형 냉음극 | |
| US20060043873A1 (en) | Electron emission device | |
| US7786658B1 (en) | Electron-emitting device and image display apparatus using the same | |
| US7652419B2 (en) | Electron emission device and electron emission display using the same | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 | |
| JP2006286618A (ja) | 電子放出素子 | |
| KR100278745B1 (ko) | 가속전극을 갖는 전계방출 표시소자 및 그 제조방법 | |
| EP1696452A1 (en) | Electron emission device and method for manufacturing the same | |
| KR101072998B1 (ko) | 전자 방출 표시 디바이스 | |
| JP2001035359A (ja) | 電子放出源の製造方法および電子放出源ならびにディスプレイ装置 | |
| KR100254674B1 (ko) | 전계방출표시소자용 저항층 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |