WO2025192053A1 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
WO2025192053A1
WO2025192053A1 PCT/JP2025/002318 JP2025002318W WO2025192053A1 WO 2025192053 A1 WO2025192053 A1 WO 2025192053A1 JP 2025002318 W JP2025002318 W JP 2025002318W WO 2025192053 A1 WO2025192053 A1 WO 2025192053A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor plate
bonding
main electrode
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2025/002318
Other languages
English (en)
French (fr)
Inventor
宏行 松島
隆弘 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Astemo Ltd
Original Assignee
Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Astemo Ltd filed Critical Astemo Ltd
Publication of WO2025192053A1 publication Critical patent/WO2025192053A1/ja
Anticipated expiration legal-status Critical
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Definitions

  • the present invention relates to a semiconductor device.
  • Patent Document 1 discloses a semiconductor packaging structure in which multiple wire bonds are formed as the main current path.
  • the objective is to provide a semiconductor device that achieves improved reliability of source sense wires that do not normally use multiple wires.
  • FIG. 1(a) is a plan view of the semiconductor device 100
  • Fig. 1(b) is a plan view of the semiconductor device 100 in which a second conductor plate 130 and a source sense wire 141 are illustrated in Fig. 1(a)
  • Fig. 1(c) is a cross-sectional view taken along line A-A' in Fig. 1(b)
  • Fig. 2(a) is a plan view of the semiconductor chip 110
  • Fig. 2(b) is a cross-sectional view taken along line B-B' in Fig. 2(a).
  • the semiconductor device 100 has a semiconductor chip 110 (semiconductor element), a first conductor plate 120, a second conductor plate 130, a gate wire 140 (first control bonding wire), a source sense wire 141 (second control bonding wire), a gate conductor plate 150, and a source sense conductor plate 151.
  • a semiconductor chip 110 semiconductor element
  • first conductor plate 120 first conductor plate 120
  • second conductor plate 130 second conductor plate 130
  • a gate wire 140 first control bonding wire
  • source sense wire 141 second control bonding wire
  • gate conductor plate 150 a source sense conductor plate 150
  • source sense conductor plate 151 a source sense conductor plate 151.
  • At least one semiconductor chip 110 is provided in the semiconductor device 100. Furthermore, when multiple semiconductor chips 110 are provided in the semiconductor device 100, the semiconductor chips 110 are at the same potential.
  • the semiconductor chips 110 are electrically connected by the gate conductor plate 150 and the gate wire 140.
  • the first conductor plate 120 is arranged and electrically connected to one surface of the semiconductor chip 110 by a conductive bonding member (not shown).
  • the second conductor plate 130 is arranged and electrically connected to the other surface of the semiconductor chip 110 by a conductive bonding member (not shown).
  • the second conductor plate 130 is also electrically connected to the source sense conductor plate 151 by a source sense wire 141.
  • the portion of the surface 131 of the second conductor plate 130 to which the source sense wire 141 is bonded is referred to as the first bonding portion 141a.
  • the semiconductor chip 110 has a semiconductor substrate 111.
  • a first main electrode 112 is formed on one surface of the semiconductor substrate 111, and a second main electrode 114 and a first control electrode 113 are formed on the other surface.
  • the first main electrode 112 is joined to the first conductor plate 120 via a conductive joining member.
  • the second main electrode 114 is joined to the protrusion 130a of the second conductor plate 130 via a conductive joining member.
  • the first control electrode 113 is electrically connected to the gate wire 140.
  • the first main electrode 112 and first control electrode 113 overlap each other in the stacking direction.
  • the semiconductor substrate 111 is formed from, for example, Si, SiC, GAN, GA203, Al203, diamond, etc.
  • the first main electrode 112 and first control electrode 113 are formed by laminating Ni, Ti, W, Al, Ag, Au, etc., with the outermost surface made of, for example, Ni, Cu, Ag, or Au.
  • the gate wire 140 and source sense wire 141 are made of, for example, Al, Cu, or a compound containing these.
  • the first conductor plate 120, second conductor plate 130, gate conductor plate 150, and source sense conductor plate 151 are formed, for example, from Ni-plated Cu, and are electrically insulated from each other.
  • the conductive joining material that joins the electrodes of the semiconductor chip 110 to the conductor plates is, for example, solder or a sintered material.
  • the protrusion 130a of the second conductor plate 130 has a bonding surface with an area equal to or smaller than that of the second main electrode 114. This configuration of the protrusion 130a allows a predetermined insulation distance to be established between the peripheral region of the semiconductor chip 110 and the second conductor plate 130, thereby suppressing insulation breakdown of the semiconductor chip 110 due to discharge.
  • the first bonding portion 141a does not overlap the first main electrode 112 of the semiconductor chip 110 in the stacking direction. In this way, by extending a portion of the second conductor plate 130 from the semiconductor chip 110 to the outer portion in the planar direction, this extended area is not the highest temperature on the second conductor plate 130, and therefore bonding the source sense wire 141 to this area reduces the impact of heat on the source sense wire 141. This improves the reliability of the source sense wire 141.
  • one bonding portion 141a is provided at any location on the surface of the second conductor plate 130. Furthermore, the number of bonding portions 141a is not limited to one, and multiple bonding portions 141a may be provided. Furthermore, since there is a degree of freedom in determining the length of the source sense wire 141, it may also be used for short circuit detection using inductance sensing.
  • FIG. 3A is a plan view of the semiconductor device 100
  • FIG. 3B is a cross-sectional view taken along the line B-B' of FIG. 3A.
  • the semiconductor device 100 may be configured such that the first conductor plate 120 is not provided below the bonding portion 141a in the stacking direction.
  • a support material 260 and a sheet 261 that compensates for the height error between the support material 260 and the second conductor plate 130 can be provided below the bonding portion 141a during the manufacturing process of the semiconductor device 100.
  • the support material 260 may be, for example, carbon, ceramics such as Al2O3, or a metal such as Cu.
  • the sheet 261 may be, for example, a rubber vibration-damping material.
  • Fig. 4(a) is a plan view of the semiconductor device 100
  • Fig. 4(b) is a plan view of the semiconductor device 100 in which the second conductor plate 130 and the source sense wire 141 are illustrated in Fig. 4(a)
  • Fig. 4(c) is a cross-sectional view taken along CC' in Fig. 4(b).
  • a second main electrode 114, a first control electrode 113, and a source sense electrode 315 which is a second control electrode electrically connected to the second main electrode 114 and has the same potential as the second main electrode 114 are provided on a semiconductor substrate 111 of the semiconductor chip 110.
  • the convex portion 130a of the second conductor plate 130 has a first convex shape for connecting the source sense electrode 315 and the second conductor plate 130, and a second convex shape for connecting the first main electrode 112 and the second conductor plate 130.
  • the first convex shape has an area equal to or smaller than the area of the second main electrode 114.
  • the second convex shape has an area equal to or smaller than the area of the source sense electrode 315. This increases the heat dissipation path and heat dissipation area from the top surface of the semiconductor chip 110, thereby reducing thermal resistance.
  • Fig. 5(a) is a plan view of the semiconductor device 100
  • Fig. 5(b) is a cross-sectional view taken along the line DD' of Fig. 5(a).
  • the second conductor plate 130 has a stepped portion 130b that forms a surface that is lower than a surface 131 of the second conductor plate 130 in the stacking direction.
  • a first bonding portion 141a is provided on the surface of the stepped portion 130b.
  • the source sense wire 141 bonded to the bonding portion 141a has a height in the stacking direction that is lower than the surface 131 of the second conductor plate 130.
  • the stepped portion 130b has at least an area range 130c that does not allow interference with the bonding tool of a bonding device (not shown).
  • Fig. 6(a) is a plan view of the semiconductor device 100
  • Fig. 6(b) is a plan view of the semiconductor device 100 in Fig. 6(a) with the second conductor plate 130 and source sense wire 141 illustrated
  • Fig. 6(c) is a cross-sectional view taken along the line E-E' of Fig. 6(b).
  • the semiconductor device 100 has a stepped portion 130b that is lower than the other surfaces of the second conductor plate 130, and a bonding portion 141a is formed on the stepped portion 130b.
  • a supporting conductor plate 508 (third conductor plate), which is a conductor plate that serves as a support member for the second conductor plate 130, is provided below the stepped portion 130b in the stacking direction.
  • the supporting conductor plate 508 is made of, for example, Ni-plated Cu.
  • the supporting conductor plate 508 and the second conductor plate 130 may be joined by a conductive joining material, such as solder or a sintered material.
  • the supporting conductor plate 508 is electrically independent from components other than the second conductor plate 130.
  • the stepped portion 130b like the third variant, has an area 130c ( Figure 5) where the bonding tool of the bonding device does not interfere. This increases the bonding strength of the wire. After the wire has been joined to the first bonding portion 141a, the supporting conductor plate 508 may be left as is or removed before the manufacturing of the semiconductor device 100 is completed.
  • the second conductor plate 130 is not provided only in the region that overlaps with the first control electrode 113 of the semiconductor chip 110 in the stacking direction.
  • the gate wire 140 and the source sense wire 141 can be bonded at the same time in the manufacturing process of the semiconductor device 100, making it easier to manufacture the semiconductor device 100.
  • the semiconductor device 100 is provided with conductor plates above the first control electrode 113 ( FIG. 7 ) and in the remaining portion in the stacking direction.
  • the second conductor plate 130 is connected to the second main electrode 114 ( FIG. 1 ).
  • a surface electrode 731 (fourth conductor plate), which is a conductor plate electrically connected to the first control electrode 113 and electrically independent from the second conductor plate 130, is provided above the first control electrode 113 in the stacking direction.
  • the second conductor plate 130 has a first connection region 130d, which is a region in the stacking direction where the semiconductor chip 110 is not provided.
  • the surface electrode 731 also has a second connection region 731a, which is a region that does not overlap with the first main electrode 112 of the semiconductor chip 110 in the stacking direction.
  • a gate wire 140 is bonded to the first connection region 130d.
  • a source sense wire 141 is bonded to the second connection region 731a.
  • the first bonding portion 141a of the first connection region 130d, to which the source sense wire 141 is bonded, does not overlap with the surface electrode 731 in the stacking direction. Furthermore, the second bonding portion 731b of the second connection region 731a, to which the gate wire 140 is bonded, does not overlap with the first main electrode 112 in the stacking direction.
  • the second conductor plate 130 and the surface electrode 731 have the same height in the stacking direction.
  • the first connection region 130d and the second connection region 731a have a lower temperature than other parts of the conductor plate, and the gate wire 140 and source sense wire 141 connected to them are less affected by heat, which contributes to improving the reliability of each wire.
  • the semiconductor device 100 is sandwiched between cooling members 483 on both sides in the stacking direction, thereby forming a cooling mechanism for cooling the semiconductor chip 110.
  • the cooling member 483 is made of, for example, Cu or Al, and has a comb-shaped portion through which the refrigerant and air flow, allowing the air and refrigerant to flow through gaps in the comb-shaped portion and cooling the semiconductor device 100.
  • the sealant 480 is formed, for example, from silicone gel or transfer molding.
  • the insulating material 481 is provided to insulate the cooling member 483 from the power module portion of the semiconductor device 100.
  • the insulating material 481 is made of, for example, ceramic or resin material.
  • the intermediate material 482 is provided to improve adhesion between the cooling member 483 and the power module portion of the semiconductor device 100.
  • the intermediate material 482 is formed, for example, from metal, resin material, carbon sheet, a compound of these, or a laminate of these.
  • the first conductor plate 120 has a protrusion 120a that is not sealed in the sealing material 480 but protrudes outside the sealing material 480.
  • the source sense conductor plate 151 has a protrusion 151a that is not sealed in the sealing material 480 but protrudes outside the sealing material 480. Providing such protrusions 120a and 151a facilitates electrical connection with other components (not shown). Note that the portion not sealed in the sealing material 480 is not limited to protrusions 120a and 151a; for example, the portion where the second conductor plate 130 is connected to other components may also be configured not to be sealed in the sealing material 480.
  • the first control electrode 113 and the first main electrode 112 overlap each other in the stacking direction, and the second control bonding wire 141 is bonded to a first bonding portion 141a provided on the surface of the second conductor plate 130, and the first bonding portion 141a does not overlap with the first main electrode 112 in the stacking direction.
  • the first bonding portion 141a does not overlap the first conductor plate 120 in the stacking direction. This ensures sufficient strength when bonding the source sense wire 141.
  • the semiconductor element 110 has a second control electrode 315 electrically connected to the second main electrode 114, and the second conductor plate 130 is joined to the second control electrode 315. This increases the heat dissipation area and reduces thermal resistance.
  • the second conductor plate 130 has a step portion 130b that forms a surface that is lower than the surface of the second conductor plate 130 in the stacking direction, the first bonding portion 141a is provided on the surface of the step portion 130b, and the height 141b of the second control bonding wire 141 in the stacking direction is lower than the surface of the second conductor plate 130. In this way, the surface of the second conductor plate 130 can be directly cooled, thereby reducing thermal resistance.
  • a third conductor plate 508 is provided at the bottom of the step portion 130b in the stacking direction. This increases the wire bonding strength.
  • the first control electrode 113 and the second conductor plate 130 do not overlap each other in the stacking direction. This makes it easier to manufacture the semiconductor device 100.
  • a fourth conductor plate 731 is provided which is connected to the first control electrode 113.
  • a second bonding portion 731b to which the first control bonding wire 140 is joined is provided on the fourth conductor plate 731.
  • the first bonding portion 141a does not overlap the fourth conductor plate 731 in the stacking direction, and the second bonding portion 731b does not overlap the first main electrode 112 in the stacking direction. This improves the reliability of the wire.
  • the present invention is not limited to the above-described embodiments, and various modifications and other configurations can be combined without departing from the spirit of the invention. Furthermore, the present invention is not limited to those that include all of the configurations described in the above embodiments, and also includes those in which some of the configurations are omitted.

Landscapes

  • Wire Bonding (AREA)

Abstract

一方の面に第１主電極を有し、他方の面に第２主電極および第１制御電極を有する半導体素子と、前記半導体素子において前記一方の面側に配置され、かつ導電性の接合部材を介して前記第１主電極と接合される第１導体板と、前記半導体素子の前記他方の面側に配置され、かつ前記導電性の接合部材を介して前記第２主電極と接合される第２導体板と、前記第１制御電極と電気的に接続される第１制御用ボンディングワイヤと、前記第２導体板と接合される第２制御用ボンディングワイヤと、を備え、前記第１制御電極と前記第１主電極は、積層方向において互いに重なり合い、前記第２制御用ボンディングワイヤは、前記第２導体板の表面上に設けられる第１ボンディング部に接合され、前記第１ボンディング部は、前記積層方向において前記第１主電極と重ならない半導体装置。

Description

半導体装置
　本発明は、半導体装置に関する。
　半導体装置は、両面冷却構造であっても高温領域にワイヤがボンディングされる場合、ワイヤへの熱的信頼性に懸念が生じる。そのため、ワイヤの熱的信頼性を確保するために、ワイヤの構成を改善する必要がある。ワイヤの構成として、例えば下記の特許文献１には、主電流経路として複数のワイヤボンディングが形成されている半導体実装構造が開示されている。
特開２０１５－１２６０６６号公報
　特許文献１に記載の構成を鑑みて、複数本数の構成を通常用いないソースセンスワイヤの信頼性向上を実現した半導体装置を提供することが目的である。
　一方の面に第１主電極を有し、他方の面に第２主電極および第１制御電極を有する半導体素子と、前記半導体素子において前記一方の面側に配置され、かつ導電性の接合部材を介して前記第１主電極と接合される第１導体板と、前記半導体素子の前記他方の面側に配置され、かつ前記導電性の接合部材を介して前記第２主電極と接合される第２導体板と、前記第１制御電極と電気的に接続される第１制御用ボンディングワイヤと、前記第２導体板と接合される第２制御用ボンディングワイヤと、を備え、前記第１制御電極と前記第１主電極は、積層方向において互いに重なり合い、前記第２制御用ボンディングワイヤは、前記第２導体板の表面上に設けられる第１ボンディング部に接合され、前記第１ボンディング部は、前記積層方向において前記第１主電極と重ならない半導体装置。
　ソースセンスワイヤの信頼性向上を実現した半導体装置を提供できる。
本発明の一実施形態に係る、半導体装置の平面図および断面図 本発明の一実施形態に係る、半導体チップの平面図および断面図 第１変形例 第２変形例 第３変形例 第４変形例 第５変形例 第６変形例 本発明の一実施形態に係る、両面冷却構造を説明する図
　以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。
　図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
（一実施形態および全体構成）
（図１、図２）
　図１（ａ）は半導体装置１００の平面図、図１（ｂ）は図１（ａ）に第２導体板１３０およびソースセンスワイヤ１４１を図示した半導体装置１００の平面図、図１（ｃ）は図１（ｂ）のＡ－Ａ’の断面図である。また、図２（ａ）は半導体チップ１１０の平面図、図２（ｂ）は図２（ａ）のＢ－Ｂ’断面図である。
　半導体装置１００は、半導体チップ１１０（半導体素子）、第１導体板１２０、第２導体板１３０、ゲートワイヤ１４０（第１制御用ボンディングワイヤ）、ソースセンスワイヤ１４１（第２制御用ボンディングワイヤ）、ゲート用導体板１５０、ソースセンス用導体板１５１を有する。半導体チップ１１０は、少なくとも１つが半導体装置１００に設けられている。また、半導体装置１００に半導体チップ１１０が複数設けられる場合、各半導体チップ１１０は互いに同電位である。各半導体チップ１１０は、ゲート用導体板１５０とゲートワイヤ１４０によって電気的に接続されている。
　第１導体板１２０は、図示しない導電性の接合部材によって半導体チップ１１０の一方の面と電気的に接続して配置されている。第２導体板１３０は、図示しない導電性の接合部材によって半導体チップ１１０の他方の面と電気的に接続して配置されている。また、第２導体板１３０は、ソースセンスワイヤ１４１によってソースセンス用導体板１５１と電気的に接続されている。なお、第２導体板１３０の表面１３１上において、ソースセンスワイヤ１４１が接合される部分を第１ボンディング部１４１ａとする。
　半導体チップ１１０は、半導体基板１１１を有する。半導体基板１１１には、一方の面に第１主電極１１２、他方の面に第２主電極１１４および第１制御電極１１３が形成されている。第１主電極１１２は、第１導体板１２０と導電性の接合部材を介して接合されている。第２主電極１１４は、第２導体板１３０が有する凸部１３０ａと導電性の接合部材を介して接合されている。第１制御電極１１３は、ゲートワイヤ１４０と電気的に接続されている。第１主電極１１２と第１制御電極１１３は、積層方向において互いに重なり合う。
　半導体基板１１１は、例えばＳｉ、ＳｉＣ、ＧＡＮ、ＧＡ２０３、Ａｌ２０３、 ダイヤモンドなどによって形成される。第１主電極１１２および第１制御電極１１３は、Ｎｉ、Ｔｉ、Ｗ、Ａｌ、Ａｇ、Ａｕなどが積層されて形成されており、その最表面は例えばＮｉ、Ｃｕ、Ａｇ、Ａｕからなる。ゲートワイヤ１４０とソースセンスワイヤ１４１は、例えば、Ａｌ、Ｃｕやそれらを含む化合物からなる。
　第１導体板１２０、第２導体板１３０、ゲート用導体板１５０、ソースセンス用導体板１５１は、例えばＮｉメッキされたＣｕによって形成されており、それぞれは互いに電気的に絶縁されている。半導体チップ１１０の電極と導体板を接合する導電性の接合部材は、例えばはんだや焼結材である。
　第２導体板１３０が有する凸部１３０ａは、第２主電極１１４と同面積か、または第２主電極１１４よりも小さい面積の接合面を有する。このような凸部１３０ａの構成により、半導体チップ１１０の周辺領域と第２導体板１３０との間に所定の絶縁距離を設けることができ、放電による半導体チップ１１０の絶縁破壊を抑制している。
　第１ボンディング部１４１ａは、積層方向において半導体チップ１１０の第１主電極１１２と重ならない。このように、第２導体板１３０はその一部を、平面方向で半導体チップ１１０から外側の部分まで延長することで、この延長した領域は第２導体板１３０において最高温度ではないことから、この領域にソースセンスワイヤ１４１をボンディングすると熱によるソースセンスワイヤ１４１への影響を低減できる。よって、ソースセンスワイヤ１４１の信頼性が向上する。
　なお、ボンディング部１４１ａは、第２導体板１３０の面においていずれかの箇所に１つ設けられていればよい。また、ボンディング部１４１ａは１つに限定されず、複数設けられていてもよい。また、ソースセンスワイヤ１４１は、長さの決定に自由度があるため、インダクタンスを利用したセンシングによる短絡検知に用いてもよい。
（第１変形例）
（図３）
　図３（ａ）は半導体装置１００の平面図、図３（ｂ）は図３（ａ）のＢ－Ｂ’断面図である。半導体装置１００は、積層方向において、ボンディング部１４１ａの下部に第１導体板１２０が設けられていない構成であってもよい。このように、第１ボンディング部１４１ａが積層方向において第１導体板１２０と重ならないようにすることで、半導体装置１００の製造工程において、ボンディング部１４１ａの下部には、支持材２６０と、支持材２６０と第２導体板１３０との高さ誤差を埋めるシート２６１とを設けることができる。これにより、図示しないボンディング装置によってソースセンスワイヤ１４１を第２導体板１３０の第１ボンディング部１４１ａに接合することで、ワイヤ接合時に充分な強度を確保できる。なお、支持材２６０は、例えばカーボン、Ａｌ２０３などのセラミックス、Ｃｕなどの金属である。また、シート２６１は、例えば、ゴム製の防振材などである。
（第２変形例）
（図４）
　図４（ａ）は半導体装置１００の平面図、図４（ｂ）は図４（ａ）に第２導体板１３０およびソースセンスワイヤ１４１を図示した半導体装置１００の平面図、図４（ｃ）は図４（ｂ）のＣ－Ｃ’の断面図である。半導体チップ１１０の半導体基板１１１上において、第２主電極１１４および第１制御電極１１３と、第２主電極１１４と電気的に接続され同電位の第２制御電極であるソースセンス電極３１５と、が設けられている。
　第２導体板１３０の凸部１３０ａは、ソースセンス電極３１５と第２導体板１３０を接続するための第１凸形状と、第１主電極１１２と第２導体板１３０を接続するための第２凸形状とを有している。第１凸形状は、第２主電極１１４と同面積か、それ以下の面積である。第２凸形状は、ソースセンス電極３１５と同面積か、それ以下の面積である。このようにすることで、半導体チップ１１０の上面側からの放熱経路および放熱面積が増加するため、熱抵抗を下げることができる。
　ソースセンス電極３１５は、他の電極と同様、Ｎｉ、Ｔｉ、Ｗ、Ａｌ、Ａｇ、Ａｕなどが積層されて形成されており、その最表面は例えばＮｉ、Ｃｕ、Ａｇ、Ａｕからなる。なお、ソースセンス電極３１５は半導体基板１１１上に複数設けられていてもよく、これに伴いソースセンス電極３１５と接続する凸部１３０ａの第１凸形状も複数設けられていてもよい。
（第３変形例）
（図５）
　図５（ａ）は半導体装置１００の平面図、図５（ｂ）は図５（ａ）のＤ－Ｄ’断面図である。第２導体板１３０は、積層方向において、第２導体板１３０の表面１３１よりも低い表面を形成している段差部１３０ｂを有している。段差部１３０ｂの表面は、第１ボンディング部１４１ａが設けられている。また、ボンディング部１４１ａに接合するソースセンスワイヤ１４１は、積層方向における高さが第２導体板１３０の表面１３１よりも低い。
　これにより、第１ボンディング部１４１ａを避けて、第２導体板１３０の表面１３１を直接冷却できるため、熱抵抗を下げる効果がある。また、後述の図９に示すように、両面冷却時にソースセンスワイヤ１４１が絶縁材４８１に接触することを避けることができる。なお、段差部１３０ｂは、少なくとも図示しないボンディング装置によるボンディングツールが干渉しない面積範囲１３０ｃを有している。
（第４変形例）
（図６）
　図６（ａ）は半導体装置１００の平面図、図６（ｂ）は図６（ａ）に第２導体板１３０およびソースセンスワイヤ１４１を図示した半導体装置１００の平面図、図６（ｃ）は図６（ｂ）のＥ－Ｅ’断面図である。半導体装置１００は、第３変形例と同様に、第２導体板１３０には、他の面よりも低い段差部１３０ｂが設けられており、段差部１３０ｂ上にボンディング部１４１ａが形成されている。この段差部１３０ｂの積層方向下部には、第２導体板１３０の支持部材となる導体板である支持導体板５０８（第３導体板）が設けられている。
　支持導体板５０８は、例えばＮｉメッキされたＣｕからなる。支持導体板５０８と第２導体板１３０は、導電性の接合部材によって接合されていてもよく、接合部材は、例えばはんだや焼結材である。支持導体板５０８は、第２導体板１３０以外の部品とは電気的に独立している。また図示していないが、段差部１３０ｂは第３変形例と同様に、少なくともボンディング装置によるボンディングツールが干渉しない面積範囲１３０ｃ（図５）を有する。これにより、ワイヤの接合強度が増加する。なお、ワイヤの第１ボンディング部１４１ａへの接合完了後、半導体装置１００の製造完了までに支持導体板５０８はそのまま残されていてもよいし、取り除かれていてもよい。
（第５変形例）
（図７）
　半導体装置１００は、積層方向において、半導体チップ１１０の第１制御電極１１３と重なる領域にだけ第２導体板１３０を設けていない。このように、第１制御電極１１３と第２導体板１３０が積層方向において互いに重ならない構成にすることにより、半導体装置１００の製造工程において、ゲートワイヤ１４０とソースセンスワイヤ１４１を同じタイミングでボンディングすることができ、半導体装置１００の製造が容易となる。
（第６変形例）
（図８）
　半導体装置１００は、積層方向において、第１制御電極１１３（図７）の上部とそれ以外の部分とに分けて、導体板をそれぞれ設けている。第２導体板１３０は、第２主電極１１４（図１）と接続されている。また、第１制御電極１１３に電気的に接続され、第１制御電極１１３の積層方向上部において、第２導体板１３０とは電気的に独立している導体板である表面電極７３１（第４導体板）が設けられている。
　第２導体板１３０は、積層方向において半導体チップ１１０が設けられていない領域である第１接続領域１３０ｄを有している。また、表面電極７３１は、積層方向において半導体チップ１１０の第１主電極１１２と重ならない領域である第２接続領域７３１ａを有している。第１接続領域１３０ｄには、ゲートワイヤ１４０が接合されている。第２接続領域７３１ａには、ソースセンスワイヤ１４１が接合されている。
　ソースセンスワイヤ１４１が接合されている第１接続領域１３０ｄの第１ボンディング部１４１ａは、積層方向において、表面電極７３１とは重ならない。また、ゲートワイヤ１４０が接合されている第２接続領域７３１ａの第２ボンディング部７３１ｂは、積層方向において第１主電極１１２とは重ならない。なお、第２導体板１３０と表面電極７３１は、積層方向における高さは同じである。
　よって、第１接続領域１３０ｄおよび第２接続領域７３１ａは他の導体板の部位よりも温度が低く、これに接続されるゲートワイヤ１４０およびソースセンスワイヤ１４１は熱影響が低減されるため、それぞれのワイヤの信頼向上に貢献できる。
（両面冷却構造）
（図９）
　半導体装置１００は、積層方向において両面から冷却部材４８３で挟まれることにより、半導体チップ１１０を冷やすための冷却機構を形成している。冷却部材４８３は、例えば、Ｃｕ、Ａｌで形成されており、冷媒や空気が流通する部分が櫛状となっていることで、櫛状の隙間を空気や冷媒が流れ、半導体装置１００を冷却している。
　半導体装置１００はパワーモジュールとして使用するために、高電圧が印加された際の放電防止のために、パワーモジュール全体を覆うように絶縁性の封止材４８０で封止されている。封止材４８０は、例えば、シリコーンゲルや、トランスファーモールドによって形成されている。
　絶縁材４８１は冷却部材４８３と半導体装置１００のパワーモジュール部分とを互いに絶縁するために設けられている。絶縁材４８１は、例えば、セラミックスや樹脂材で形成される。
　中間材４８２は、冷却部材４８３と半導体装置１００のパワーモジュール部分との密着性向上のために設けられている。中間材４８２は、例えば、金属、樹脂材、カーボンシート、これらの化合物、または、これらを積層して形成されている。
　第１導体板１２０は、その一部が封止材４８０に封止されずに封止材４８０の外部に突出した突出部１２０ａを有する。同様に、ソースセンス用導体板１５１は、その一部が封止材４８０に封止されずに封止材４８０の外部に突出した突出部１５１ａを有する。このような突出部１２０ａおよび突出部１５１ａを有することで、図示しない他の部品との電気的な接続が容易である。なお、封止材４８０に封止されない部分は突出部１２０ａや突出部１５１ａだけでなく、例えば、第２導体板１３０と他の部品が接続される部分が封止材４８０に封止されない構成であってもよい。
　このような両面冷却構造を採用することで、半導体チップ１１０の熱が上下方向に移動して冷却部材４８３に向かって放熱されるため、ソースセンスワイヤ１４１はこのような放熱経路から遠い位置でボンディングされ高温とならないため、ソースセンスワイヤ１４１の信頼性が確保される。
　以上説明した本発明の実施形態によれば、以下の作用効果を奏する。
（１）半導体装置１００は、一方の面に第１主電極１１２を有し、他方の面に第２主電極１１４および第１制御電極１１３を有する半導体素子１１０と、半導体素子１１０において一方の面側に配置され、かつ導電性の接合部材を介して第１主電極１１２と接合される第１導体板１２０と、半導体素子１１０の他方の面側に配置され、かつ導電性の接合部材を介して第２主電極１１４と接合される第２導体板１３０と、第１制御電極１１３と電気的に接続される第１制御用ボンディングワイヤ１４０と、第２導体板１３０と接合される第２制御用ボンディングワイヤ１４１と、を備え、第１制御電極１１３と第１主電極１１２は、積層方向において互いに重なり合い、第２制御用ボンディングワイヤ１４１は、第２導体板１３０の表面上に設けられる第１ボンディング部１４１ａに接合され、第１ボンディング部１４１ａは、積層方向において第１主電極１１２と重ならない。このようにしたことで、ソースセンスワイヤ１４１の信頼性向上を実現した半導体装置１００を提供できる。
（２）第１ボンディング部１４１ａは、積層方向において第１導体板１２０と重ならない。このようにしたことで、ソースセンスワイヤ１４１のワイヤ接合時に充分な強度を確保できる。
（３）半導体素子１１０は、第２主電極１１４と電気的に接続された第２制御電極３１５を有し、第２導体板１３０は、第２制御電極３１５と接合される。このようにしたことで、放熱面積を増やして熱抵抗を下げることができる。
（４）第２導体板１３０は、積層方向において第２導体板１３０の表面よりも低い表面を形成する段差部１３０ｂを有し、第１ボンディング部１４１ａは、段差部１３０ｂの表面に設けられ、第２制御用ボンディングワイヤ１４１の積層方向における高さ１４１ｂは、第２導体板１３０の表面よりも低い。このようにしたことで、第２導体板１３０の表面を直接冷却できるため、熱抵抗を下げることができる。
（５）段差部１３０ｂの積層方向下部において、第３導体板５０８が設けられている。このようにしたことで、ワイヤ接合強度を増加させることができる。
（６）第１制御電極１１３と第２導体板１３０は、積層方向において互いに重ならない。このようにしたことで、半導体装置１００の製造が容易になる。
（７）第１制御電極１１３に接続される第４導体板７３１を備え、第４導体板７３１上には、第１制御用ボンディングワイヤ１４０が接合される第２ボンディング部７３１ｂが設けられ、第１ボンディング部１４１ａは、積層方向において第４導体板７３１と重ならず、第２ボンディング部７３１ｂは、積層方向において第１主電極１１２と重ならない。このようにしたことで、ワイヤの信頼性を向上させることができる。
　なお、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で様々な変形や他の構成を組み合わせることができる。また本発明は、上記の実施形態で説明した全ての構成を備えるものに限定されず、その構成の一部を削除したものも含まれる。
１００　半導体装置
１１０　半導体チップ
１１１　半導体基板
１１２　第１主電極
１１３　第１制御電極
１１４　第２主電極
１２０　第１導体板
　１２０ａ　第１突出部
１３０　第２導体板
　１３０ａ　凸部
　１３０ｂ　段差部
　１３０ｃ　段差部の範囲
　１３０ｄ　第１接続領域
１３１　第２導体板表面
１４０　ゲートワイヤ
１４１　ソースセンスワイヤ
　１４１ａ　第１ボンディング部
　１４１ｂ　ソースセンスワイヤの高さの位置
１５０　ゲート用導体板
１５１　ソースセンス用導体板
２６０　支持材
２６１　シート
３１５　ソースセンス電極（第２制御電極）
４８０　封止材
４８１　絶縁材
４８２　中間材
４８３　冷却部材
５０８　支持導体板
７３１　上面電極
　７３１ａ　第２接続領域
　７３１ｂ　第２ボンディング部

Claims (7)

  1. 　一方の面に第１主電極を有し、他方の面に第２主電極および第１制御電極を有する半導体素子と、
    　前記半導体素子において前記一方の面側に配置され、かつ導電性の接合部材を介して前記第１主電極と接合される第１導体板と、前記半導体素子の前記他方の面側に配置され、かつ前記導電性の接合部材を介して前記第２主電極と接合される第２導体板と、
    　前記第１制御電極と電気的に接続される第１制御用ボンディングワイヤと、
    　前記第２導体板と接合される第２制御用ボンディングワイヤと、を備え、
    　前記第１制御電極と前記第１主電極は、積層方向において互いに重なり合い、
    　前記第２制御用ボンディングワイヤは、前記第２導体板の表面上に設けられる第１ボンディング部に接合され、
    　前記第１ボンディング部は、前記積層方向において前記第１主電極と重ならない
    　半導体装置。
  2. 　請求項１に記載の半導体装置において、
    　前記第１ボンディング部は、前記積層方向において前記第１導体板と重ならない
    　半導体装置。
  3. 　請求項１に記載の半導体装置において、
    　前記半導体素子は、前記第２主電極と電気的に接続された第２制御電極を有し、
    　前記第２導体板は、前記第２制御電極と接合される
    　半導体装置。
  4. 　請求項１に記載の半導体装置において、
    　前記第２導体板は、前記積層方向において前記第２導体板の表面よりも低い表面を形成する段差部を有し、
    　前記第１ボンディング部は、前記段差部の表面に設けられ、
    　前記第２制御用ボンディングワイヤの前記積層方向における高さは、前記第２導体板の表面よりも低い
    　半導体装置。
  5. 　請求項４に記載の半導体装置において、
    　前記段差部の前記積層方向下部において、第３導体板が設けられている
    　半導体装置。
  6. 　請求項１に記載の半導体装置において、
    　前記第１制御電極と前記第２導体板は、前記積層方向において互いに重ならない
    　半導体装置。
  7. 　請求項６に記載の半導体装置において、
    　前記第１制御電極に接続される第４導体板を備え、
    　前記第４導体板上には、前記第１制御用ボンディングワイヤが接合される第２ボンディング部が設けられ、
    　前記第１ボンディング部は、前記積層方向において前記第４導体板と重ならず、
    　前記第２ボンディング部は、前記積層方向において前記第１主電極と重ならない
    　半導体装置。
PCT/JP2025/002318 2024-03-11 2025-01-24 半導体装置 Pending WO2025192053A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2024037587A JP2025138474A (ja) 2024-03-11 2024-03-11 半導体装置
JP2024-037587 2024-03-11

Publications (1)

Publication Number Publication Date
WO2025192053A1 true WO2025192053A1 (ja) 2025-09-18

Family

ID=97063208

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2025/002318 Pending WO2025192053A1 (ja) 2024-03-11 2025-01-24 半導体装置

Country Status (2)

Country Link
JP (1) JP2025138474A (ja)
WO (1) WO2025192053A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014067897A (ja) * 2012-09-26 2014-04-17 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
JP2019071399A (ja) * 2016-11-21 2019-05-09 ローム株式会社 パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置
JP2022086687A (ja) * 2020-11-30 2022-06-09 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2022162190A (ja) * 2021-04-12 2022-10-24 三菱電機株式会社 半導体装置
JP2022162191A (ja) * 2021-04-12 2022-10-24 三菱電機株式会社 電力用半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014067897A (ja) * 2012-09-26 2014-04-17 Hitachi Automotive Systems Ltd パワー半導体モジュール
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
JP2019071399A (ja) * 2016-11-21 2019-05-09 ローム株式会社 パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置
JP2022086687A (ja) * 2020-11-30 2022-06-09 新電元工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2022162190A (ja) * 2021-04-12 2022-10-24 三菱電機株式会社 半導体装置
JP2022162191A (ja) * 2021-04-12 2022-10-24 三菱電機株式会社 電力用半導体モジュール

Also Published As

Publication number Publication date
JP2025138474A (ja) 2025-09-25

Similar Documents

Publication Publication Date Title
US9966344B2 (en) Semiconductor device with separated main terminals
JP6988345B2 (ja) 半導体装置
US11908778B2 (en) Semiconductor module
JP7451521B2 (ja) 半導体装置及び半導体装置の製造方法
CN104285294A (zh) 半导体装置及该半导体装置的制造方法
US10825751B2 (en) Semiconductor device
CN111354709B (zh) 半导体装置及其制造方法
JP2020136516A (ja) 半導体モジュールとそれを用いた電力変換装置
CN113228265A (zh) 半导体组件的电路构造
JPWO2014034411A1 (ja) 電力用半導体装置
JP7790601B2 (ja) 半導体モジュール
US12113002B2 (en) Plurality of transistors attached to a heat sink with a periphery notch
US11201099B2 (en) Semiconductor device and method of manufacturing the same
WO2023140050A1 (ja) 半導体装置
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2023156806A (ja) 半導体モジュール
JP2019083292A (ja) 半導体装置
JP2025138474A (ja) 半導体装置
WO2024116851A1 (ja) 半導体装置および電力変換ユニット
JP2021136364A (ja) 半導体モジュール
CN115206905B (zh) 半导体装置和使用该半导体装置的半导体模块
CN111599781A (zh) 半导体装置
WO2024024372A1 (ja) 半導体装置、電力変換ユニットおよび半導体装置の製造方法
JP7192886B2 (ja) 半導体装置
WO2017086248A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 25771636

Country of ref document: EP

Kind code of ref document: A1